TWI406416B - 顯示器之佈線及包括該佈線之薄膜電晶體陣列面板及製造該陣列面板之方法 - Google Patents

顯示器之佈線及包括該佈線之薄膜電晶體陣列面板及製造該陣列面板之方法 Download PDF

Info

Publication number
TWI406416B
TWI406416B TW095118099A TW95118099A TWI406416B TW I406416 B TWI406416 B TW I406416B TW 095118099 A TW095118099 A TW 095118099A TW 95118099 A TW95118099 A TW 95118099A TW I406416 B TWI406416 B TW I406416B
Authority
TW
Taiwan
Prior art keywords
layer
line
forming
conductive oxide
ito
Prior art date
Application number
TW095118099A
Other languages
English (en)
Other versions
TW200703662A (en
Inventor
Won Suk Shin
Yang Ho Bae
Hong Sick Park
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200703662A publication Critical patent/TW200703662A/zh
Application granted granted Critical
Publication of TWI406416B publication Critical patent/TWI406416B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

顯示器之佈線及包括該佈線之薄膜電晶體陣列面板及製造該陣列面板之方法 發明領域
本申請案主張提出申請於2005年5月27日之韓國專利申請案第2005－0044802號之優先權，該韓國專利申請案之全部內容併入此處作為參考。
本發明係關於一種用於顯示器之佈線，一種包括該佈線之薄膜電晶體(TFT)陣列面板及其製造方法。
 發明背景
液晶顯示器(LCDs)係最廣為使用的平面面板顯示器之一。一LCD包括一被置於兩個設有電場產生電極之面板間的液晶(LC)層。該LCD藉由施加電壓至該電場產生電極以在LC層中產生電場而顯示影像。液晶層之電場決定了液晶層中液晶分子的位向進而調整了入射光的偏振。像素電極形成在薄膜電晶體陣列面板上。藉由施加不同的電壓至每個像素電極可顯示影像。薄膜電晶體(TFTs)可作為開關元件以將影像訊號從資料線傳輸至像素電極來回應施加於閘線的掃描訊號。TFT也可作為用來控制主動式矩陣有機發光顯示器(AM－OLED)之個別發光元件的開關元件。
朝向大尺寸LCD及AM－OLED顯示器的趨勢要求閘線與資料線的長度變得更長，因而使得這些線展現出較高的電阻從而引起訊號遲延的問題。為解決此問題，閘線與資料線需要由具有低電阻的材料所組成，其中最低電阻的材料是銀(Ag)。不幸地，銀很難黏附於玻璃基材及由無機或有機物質組成的層上，所以必須鍍上其他的導電材料。然而，這造成了不良的蝕刻外形。
 發明概要
為了利用Ag佈線之低電阻的好處及改良其黏著性與蝕刻外形，本發明提供一種用於顯示器之佈線，其包括一第一導電層，其包括一第一多晶形導電氧化物；一第二導電層，其包括銀(Ag)；及一第三導電層，其包括從一非晶形導電氧化物所形成之一第二多晶形導電氧化物。本發明更提供一種薄膜電晶體陣列面板，其包括一基材；形成在該基材上之一第一訊號線及一第二訊號線，該第一訊號線及該第二訊號線彼此相交；一連接至該第一訊號線及該第二訊號線之薄膜電晶體；及一連接至該薄膜電晶體之像素電極，其中該第一訊號線及該第二訊號線之至少一者包括一第一導電層、一第二導電層及一第三導電層，該第一導電層包括一第一多晶形導電氧化物，該第二導電層包括銀(Ag)且該第三導電層包括一從一非晶形導電氧化物形成之第二多晶形導電氧化物。
本發明更提供一種製造薄膜電晶體陣列面板的方法，包括：在一基材上形成一第一訊號線；在該第一訊號線上依序形成一閘絕緣層及一半導體層；在該閘絕緣層及該半導體層上形成一第二訊號線；及形成連接至該第二訊號層的一像素電極，其中該第一訊號線之形成及該第二線之形成的至少一者，包括形成一第一導電氧化層，形成一含有銀(Ag)的導電層及在較該第一導電氧化層為低的溫度下形成該第二導電氧化層。
圖式簡單說明
第1圖係依據本發明一實施例之TFT陣列面板的設計圖；第2及3圖係第1圖所示之TFT陣列面板分別地沿著線II－II及線III－III橫切的截面圖；第4、7、10及13圖係依序地顯示依據本發明一實施例之TFT陣列面板之製造方法的中間步驟的設計圖；第5及6圖係第4圖所示之TFT陣列面板沿著線V－V及線VI－VI橫切的截面圖；第8及9圖係第7圖所示之TFT陣列面板沿著線VIII－VIII及線IX－IX橫切的截面圖；第11及12圖係第10圖所示之TFT陣列面板沿著線XI－XI及線XII－XII橫切的截面圖；第14及15圖係第13圖所示之TFT陣列面板沿著線XIV－XIV及線XV－XV橫切的截面圖；第16A圖係佈線的橫截面照片，其中多晶型ITO、銀(Ag)及多晶型ITO被依序地沉積；及第16B圖係佈線的橫截面照片，其中多晶型ITO、銀(Ag)及非晶形ITO被依序地沉積。
 較佳實施例之詳細說明
藉由參考附隨圖式，本發明之較佳實施例將於以下完整地描述。然而，本發明可以多個不同的型式具體化，不應認為本發明僅限於所述的這些實施例。反倒是，這些實施例的提供僅是使揭露內容更完整更全面以將本發明之涵蓋範圍完全地提供予熟習此藝者。於圖式中，層、膜及區域的厚度為清楚之故均予放大，相似的標號指稱相似的元件。應了解者，當一元件，諸如層、膜、區域或基板被指稱係在另一元件「上」，其可以是直接在該另一元件上或是兩者之間還存有多個元件。
一種依據本發明一實施例之TFT陣列面板將參考第1至3圖詳細地描述。
第1圖係依據本發明一實施例之TFT陣列面板的設計圖，第2及3圖係第1圖所示之TFT陣列面板分別地沿著線II－II及線III－III橫切的截面圖。
多數閘線121及多數儲存電極線131形成在一由諸如透明玻璃或塑膠材料所組成的絕緣基材110上。閘線121傳送閘訊號且以大致橫向的方向延伸。每個閘線121包括向下突伸之多數閘極124與具有用以連接另一層或外部驅動電路之大區域的一端部129。一用於產生閘訊號之閘驅動件(未圖示)可被安裝在貼著基材110的撓性印刷電路膜，該驅動件亦可直接在基材110上製造或與基材110一體成形。當該閘驅動件與基材110一體成形時，閘線121可被延伸而直接連接至該閘驅動件。
用於接收指定電壓的儲存電極線131包括一幾乎平行閘線121延伸的幹線及多數的成對儲存電極133a與133b。每個儲存電極線131位在兩相鄰的閘線121之間且該幹線靠近兩閘線121中較下方者。每個儲存電極133a與133b包括一連接至幹線之固定端子及一在相對側的自由端子。儲存電極133b的固定端子具有一大區域，且儲存電極133b之自由端子被分為直線部及鉤狀部。然而，儲存電極線131的形狀與位置可以有各種變化。
閘線121及儲存電極線131具有由一導電氧化物諸如ITO所組成之下層133ap、133bp、131p、124p與129p(此後稱作「下ITO層」)，導電層133aq、133bq、131q、124q與129q含有Ag(此後稱作「Ag－含有層」)，且上層133ar、133br、131r、124r與129r係由一導電氧化物諸如ITO或IZO所組成(此後稱作「上ITO層」)。Ag－含有層133aq、133bq、131q、124q與129q具有低電阻以降低訊號遲延。下ITO層133ap、133bp、131p、124p與129p及上ITO層133ar、133br、131r、124r與129r提高了Ag－含有層133aq、133bq、131q、124q與129q對基材110或對上層的黏著性，基材110與上層係分別位在Ag－含有層133aq、133bq、131q、124q與129q之上及之下。Ag－含有層133aq、133bq、131q、124q與129q係較下ITO層133ap、133bp、131p、124p與129p與上ITO層133ar、133br、131r、124r與129r為厚。
下ITO層133ap、133bp、131p、124p與129p及上ITO層133ar、133br、131r、124r與129r彼此在不同溫度狀況下形成。下ITO層133ap、133bp、131p、124p與129p於超過約150℃，較佳地係介於約200℃至350℃之間的溫度下形成為晶形ITO。另一方面，上ITO層133ar、133br、131r、124r與129r於約25℃至150℃之間，較佳地係室溫的溫度下形成為非晶形ITO。藉由使得下ITO層133ap、133bp、131p、124p與129p及上ITO層133ar、133br、131r、124r與129r彼此形成溫度之不同，下ITO層133ap、133bp、131p、124p與129p，Ag－含有層133aq、133bq、131q、124q與129q及上ITO層133ar、133br、131r、124r與129r的蝕刻外形可被改善。
一導電氧化物(如ITO或IZO)是否具有晶體結構係依據其形成溫度而定，而且蝕刻速度亦依此而定。通常，一非晶形結構之蝕刻速度係高於一多晶形結構。所以當ITO層被形成於Ag－含有層之上或之下以增進黏著性時，藉由形成帶有可快速被蝕刻之非晶形ITO的上ITO層以及形成帶有蝕刻相對較慢之多晶型ITO的下ITO層，可形成具有一輕度傾斜角的外形。
第16A及16B圖係在相同與不同溫度下分別形成之下ITO層及上ITO層的橫截面照片。第16A圖顯示當一下ITO層p及一上ITO層r在一高溫約300℃下被形成在基材110上之Ag－含有層q之上及之下時，一圓形外形被形成。該圓形外形被形成係因為下ITO層p及上ITO層r的蝕刻速度是相同的。
相反地，第16B圖係於不同溫度下在基材110上之Ag－含有層q之下方及上方形成之ITO層的橫截面照片，其中下ITO層p被形成於約300℃之高溫下而上ITO層r被形成於室溫。此處，由於p與r兩層蝕刻速度的不同，一良好的外形被形成。閘線121及儲存電極線131的橫向側邊相對於基材110之表面傾斜且其較佳傾斜角的範圍係從約30度至80度。
由諸如氮化矽(SiNx)或氧化矽(SiOx)等材料組成的閘絕緣層140被形成在閘線121、儲存電極線131及基材110上。由諸如氫化非晶形矽(簡寫為「a－Si」)或聚矽等材料組成之多數半導體帶151被形成在閘絕緣層140上。每個半導體帶151大致朝著縱向方向延伸且具有朝向閘極124分支出去的多數突伸154。每個半導體帶151的寬度於靠近閘線121及儲存電極線131處變得更寬以蓋住閘線121與儲存電極線131的廣大區域。多數歐姆接觸帶161及小島165形成在半導體帶151上。歐姆接觸161及165可由諸如n＋氫化a－Si之材料所組成，該n＋氫化a－Si係重度摻雜著諸如磷(P)或矽化物等n型雜質。每一歐姆接觸帶161具有多數突伸163且突伸163與歐姆接觸小島165都成對地位在半導體帶151之突伸154上。半導體帶151與歐姆接觸161及165的橫向側邊也相對於基材110之一表面而傾斜且其傾斜角的範圍從約30度至約80度。
多數資料線171及多數汲電極175被形成在歐姆接觸161及165與閘絕緣層140上。用以傳送資料電壓之資料線171大致朝著縱向方向延伸且與閘線121相交。每個資料線171也與儲存電極線131相交且位於相鄰的儲存電極133a與133b之間。每個資料線171包括向閘極124分支而出的多數源電極173以及具有用於與另一層或外部驅動電路相連接之大區域的一端部179。用以產生資料訊號的資料驅動件(未圖示)可被安裝在貼著基材110的撓性印刷電路膜(未圖示)上、直接在基材110上製造或與基材110一體成形。當該資料驅動件與基材110一體成形時，資料線121可被延伸而直接連接至該資料驅動件。
每個汲電極175與資料線171分離且關於閘極124與源電極173相對。每個汲電極175含有一個具有大區域的端部且該端部為柱狀。該具有大區域的端部與儲存電極線131重疊且柱狀端部被U形彎曲之源電極173部分地圍繞。
一閘極124、一源電極173與一汲電極175加上半導體帶151之一突伸154形成一具有形成在突伸154內之通道的TFT，該突伸154係置於源電極173與汲電極175之間。資料線171與汲電極175具有由一導電氧化物諸如ITO組成的下層171p、173p、175p及179p(此後稱作「下ITO層」)，導電層171q、173q、175q及179q含有Ag(此後稱作「Ag－含有層」)，且上層171r、173r、175r及179r係由一導電氧化物諸如ITO或IZO所組成(此後稱作「上ITO層」)。Ag－含有層171q、173q、175q及179q具有低電阻以降低訊號遲延。下ITO層171p、173p、175p及179p與上ITO層171r、173r、175r及179r提高了Ag－含有層171q、173q、175q及179q對下層或上層的黏著性，下層或上層係分別位在Ag－含有層171q、173q、175q及179q之上及之下。Ag－含有層171q、173q、175q及179q係較下ITO層171p、173p、175p及179p與上ITO層171r、173r、175r及179r為厚。
此處，下ITO層171p、173p、175p及179p與上ITO層171r、173r、175r及179r彼此於不同溫度狀況下形成。下ITO層171p、173p、175p及179p於超過約150℃，較佳地係介於約200℃至350℃之間的溫度下形成為晶形ITO。另一方面，上ITO層171r、173r、175r及179r於約25℃至150℃之間，較佳地係室溫的溫度下形成為非晶形ITO。
如上所述，藉由使得下ITO層171p、173p、175p及179p與上ITO層171r、173r、175r彼此形成溫度之不同，下ITO層171p、173p、175p及179p，Ag－含有層171q、173q、175q及179q與上ITO層171r、173r、175r的蝕刻外形可被改善。
一導電氧化物(如ITO或IZO)是否具有晶體結構係依據其形成溫度而定，而且蝕刻速度亦依此而定。通常，一非晶形結構之蝕刻速度係高於一多晶形結構。所以當ITO層被形成於Ag－含有層之上或之下以增進黏著性時，藉由形成帶有可快速被蝕刻之非晶形ITO的上ITO層以及形成帶有蝕刻相對較慢之多晶型ITO的下ITO層，可形成具有一輕度傾斜角的外形。
資料線171及汲電極175的橫向側邊也相對於基材110之表面傾斜且其較佳傾斜角的範圍係從約30度至80度。
歐姆接觸161及165僅被置於在下面的半導體帶151及在上面的資料線171與資料線171上之汲電極175之間且降低其間的接觸電阻。大部分的半導體帶151係較資料線171為窄，但如上所提及者，加寬半導體帶151的寬度至靠近半導體帶151及閘線121彼此相遇處以使表面的外形平滑且防止資料線171的斷線。半導體帶151被部分地暴露於源電極173與汲電極175之間的地方以及未被資料線171與汲電極17蓋住的其他地方鈍化層180被形成在資料線171、汲電極175及半導體帶151之突伸154的暴露部上。鈍化層180由諸如無機絕緣體(如二氧化矽或二氧化矽)、有機絕緣體或低介電絕緣體等材料所組成。有機絕緣體及低介電絕緣體之介電常數較佳地係低於4.0，而低介電絕緣體之例子為藉由電漿增強化學蒸氣沉積法(PECVD)所形成之a－Si：C：O與a－Si：O：F。鈍化層180可由具有光敏性之有機絕緣體所組成且其表面可以係平坦的。然而，鈍化層180可為包括一下無機層及一上有機層的雙層結構以保護半導體帶151之突伸154的暴露部以及利用有機層之大致絕緣的特性。
鈍化層180具有分別暴露資料線171之端部179及汲電極175之部分的多數接觸洞182與185。鈍化層180及閘絕緣層140具有暴露閘線121之端部129的多數接觸洞181與暴露靠近儲存電極133b固定端子之儲存電極線131部分的多數接觸洞184。
可由透明導體(如ITO或IZO)或反射性金屬(如Al、Ag或其等合金)所組成之多數像素電極191、多數天橋84及多數接觸輔助件81與82被形成在鈍化層180上。像素電極191經由接觸洞185與汲電極175物理性及電性連接且從汲電極175接收資料電壓。資料電壓所施加的像素電極191與普通電壓所施加的相對面板(未圖示)之普通電極(未圖示)產生一電場，使得置於該兩電極之間的液晶層(未圖示)內的液晶分子的方向因而決定。像素電極191與普通電極形成了電容器(此後稱作「液晶電容器」)以在TFT被關閉之後儲存及保留接收的電壓。
像素電極191與包括儲存電極133a及133b之儲存電極線131相重疊。為增進電壓儲存能力提供了另一電容器，其與液晶電容器平行連接且稱作「儲存電容器」。像素電極191及與像素電極191電性連接的汲電極175與儲存電極線131相重疊以形成一稱作「儲存電容器」的電容器，其可增強液晶電容器的電壓儲存能力。接觸輔助件81與82經由接觸洞181與182係分別地連接至閘線121之端部129及資料線171之端部179。接觸輔助件81與82分別地補充了閘線121之端部129與外部裝置之間及資料線171之端部179與外部裝置之間的黏著性。
天橋84橫過閘線121且經由接觸洞184連接至儲存電極線131之暴露部及儲存電極133b之自由端子之暴露的端部，該接觸洞184之位置彼此相對且閘線121位於其中間。包括儲存電極133a及133b之儲存電極線131加上天橋84可被用於修補閘線121、資料線171或TFTs的缺陷。
現在，製造第1至3圖所示之TFT陣列面板之方法將參考第4至15圖詳細說明於下。
第4、7、10及13圖係依序地顯示依據本發明一實施例之TFT陣列面板之製造方法的中間步驟的設計圖。第5及6圖係第4圖所示之TFT陣列面板沿著線V－V及線VI－VI橫切的截面圖。第8及9圖係第7圖所示之TFT陣列面板沿著線VIII－VIII及線IX－IX橫切的截面圖。第11及12圖係第10圖所示之TFT陣列面板沿著線XI－XI及線XII－XII橫切的截面圖。第14及15圖係第13圖所示之TFT陣列面板沿著線XIV－XIV及線XV－XV橫切的截面圖。
首先，一下ITO層、一Ag－含有層及一上ITO層被依序地沉積在由諸如透明玻璃或塑膠的材料所組成的絕緣基材110上。此處，ITO層及Ag－含有層藉由噴濺被形成。首先，電力施加於ITO標的但沒有電力施加於Ag標的以沉積一ITO層於基材110上。此處，噴濺的溫度係超過約150℃，且較佳地約200至350℃。當於此等溫度範圍內實行噴濺時，一多晶型ITO層會被形成。在施加於ITO標的之電力被關閉後，電力施加於Ag標的以在下ITO層沉積一Ag－含有層。
在施加於Ag標的之電力被關閉後，電力再被施加於ITO標的以在Ag－含有層上沉積一ITO層。此處，噴濺之溫度係介於約25及150℃之間，且較佳地係室溫。當噴濺被實施在這個溫度範圍時，一非晶形ITO層被形成。更且，於噴濺時，氫氣(H2)或水蒸氣(H2O)可被一起施加以增加噴濺效率。氮氣(N2)也可於噴濺時一起施加以形成ITO氮化物。此處，藉由在Ag－含有層與ITO層之介面處有氮化物形成而防止Ag擴散進入ITO層，所以可防止電阻的增加。
接著，如第4至6圖所示，下ITO層、Ag層及上ITO層被同時地濕蝕刻以形成具有閘極124及端部129的閘線121及具有儲存電極133a與133b的儲存電極線131。此處，蝕刻劑可為過氧化氫(H2 O2 )蝕刻劑或含有磷酸(H2 PO3 )、硝酸(HNO3 )、醋酸(CH3 COOH)及其餘為適當比例之去離子水的蝕刻劑。
接著，SiNx、內在的a－Si及摻雜以雜質的a－Si被依序地沉積在閘線121、儲存電極線131及基材110上。此處，因為沉積溫度超過約250℃，所以包括在閘線121及儲存電極線131中的每個上ITO層被形成為多晶型ITO。
然後，摻雜以雜質的a－Si及內在的a－Si被蝕刻以形成一閘絕緣層140、包括由內在的a－Si組成之多數突伸154的半導體帶151及包括由摻雜以雜質之a－Si組成之多數歐姆接觸圖案164的歐姆接觸帶161。
接著，一下ITO層、一Ag－含有層及一上ITO層被依序地形成在歐姆接觸帶161及閘絕緣層140上。此處，藉由與閘線121及儲存電極線131一起噴濺，下ITO層、Ag－含有層及上ITO層被形成。接著，如第10至12圖所示，下ITO層、Ag－含有層及上ITO層被同時地濕蝕刻以形成具有源電極173及端部179的資料線171與汲電極175。
接著，歐姆接觸圖案164未被源電極173及汲電極175所覆蓋之暴露部被移除以完成具有多數突伸163及多數歐姆接觸小島165之多數歐姆接觸帶161，且暴露出下方半導體帶151之突伸154。隨後進行氧氣(O2 )電漿處理以安定突伸154的暴露表面。接著，如第13至15圖所示，藉由電漿增強化學蒸氣沉積(PECVD)法，一具有大致鈍化性質及光敏性的有機物質、一無機物質諸如SiNx 或一低介電絕緣物質被沉積以形成鈍化層180。因為沉積係在高於約250℃的溫度下被實施，所以包括在資料線171及汲電極175之中的上ITO層被結晶化以形成多晶型ITO。
光阻然後被塗覆在鈍化層180上且暴露於通過光罩的光線下，藉此該暴露的光阻被顯影以形成多數的接觸洞181、182、184及185。接著，如第1至3圖所示，一透明導電層諸如ITO藉由噴濺被沉積在鈍化層180上，然後圖案化以形成像素電極191、接觸輔助件81與82及天橋84。在本實施例中，閘線及資料線兩者被形成以具有一下ITO層、一Ag－含有層及一上ITO層，但這種排列僅可施加於其中之一者。如上所述，藉由在不同形成狀況下於Ag－含有層下方及上方形成導電氧化層，低電阻、與上及下層之黏著性及外形均可獲得改善。
雖然本發明之較佳實施例已被詳細地描述於上，然而必須清楚地了解此處所教示的基本發明概念對於習於藝者而言可有諸多的變異及/或修飾，這些變異及/或修飾仍然落入附加之申請專利範圍所界定之本發明的精神與範圍內。
81．．．接觸輔助件
82．．．接觸輔助件
84．．．天橋
110．．．基材
121．．．閘線
124．．．閘極
129．．．端部
131．．．儲存電極線
133a,133b．．．儲存電極
140．．．閘絕緣層
151．．．半導體帶
154．．．突伸
161．．．歐姆接觸帶
163．．．突伸
164．．．歐姆接觸圖案
165．．．歐姆接觸小島
171．．．資料線
173．．．源電極
175．．．汲電極
179．．．端部
180．．．鈍化層
181,182,184,185．．．接觸洞
191．．．像素電極
124p,129p,131p,133ap,133bp,171p,173p,175p,179p．．．下ITO層
124q,129q,131q,133aq,133bq,171q,173q,175q,179q．．．Ag－含有層
124r,129r,131r,133ar,133br,171r,173r,175r,179r．．．上ITO層
第1圖係依據本發明一實施例之TFT陣列面板的設計圖；第2及3圖係第1圖所示之TFT陣列面板分別地沿著線II－II及線III－III橫切的截面圖；第4、7、10及13圖係依序地顯示依據本發明一實施例之TFT陣列面板之製造方法的中間步驟的設計圖；第5及6圖係第4圖所示之TFT陣列面板沿著線V－V及線VI－VI橫切的截面圖；第8及9圖係第7圖所示之TFT陣列面板沿著線VIII－VIII及線IX－IX橫切的截面圖；第11及12圖係第10圖所示之TFT陣列面板沿著線XI－XI及線XII－XII橫切的截面圖；第14及15圖係第13圖所示之TFT陣列面板沿著線XIV－XIV及線XV－XV橫切的截面圖；第16A圖係佈線的橫截面照片，其中多晶型ITO、銀(Ag)及多晶型ITO被依序地沉積；及第16B圖係佈線的橫截面照片，其中多晶型ITO、銀(Ag)及非晶形ITO被依序地沉積。
110．．．基材
124．．．閘極
131．．．儲存電極線
133a,133b．．．儲存電極
140．．．閘絕緣層
151．．．半導體帶
154．．．突伸
161．．．歐姆接觸帶
163．．．突伸
165．．．多數歐姆接觸小島
171．．．資料線
173．．．源電極
175．．．汲電極
180．．．鈍化層
185．．．接觸洞
191．．．像素電極
124p,131p,133ap,133bp,171p,173p,175p．．．下ITO層
124q,131q,133aq,133bq,171q,173q,175q．．．Ag－含有層
124r,131r,133ar,133br,171r,173r,175r．．．上ITO層

Claims (8)

  1. 一種製造薄膜電晶體陣列面板之方法，包括：在一基材上形成一第一訊號線；在該第一訊號線上依序形成一閘絕緣層及一半導體層；在該閘絕緣層及該半導體層上形成一第二訊號線；及形成連接至該第二訊號線的一像素電極，其中該第一訊號線之形成及該第二訊號線之形成的至少一者，包括形成一第一導電氧化層，形成一含有銀(Ag)的導電層及在較該第一導電氧化層為低的溫度下形成該第二導電氧化層。
  2. 如申請專利範圍第1項之方法，其中該第一導電氧化層的形成係於超過150℃的溫度下被實行。
  3. 如申請專利範圍第1項之方法，其中該第二導電氧化層的形成係於25至150℃的溫度下被實行。
  4. 如申請專利範圍第3項之方法，其中該第二導電氧化層的形成係於室溫下被實行。
  5. 如申請專利範圍第1項之方法，其中在該第二導電氧化層形成之後更包括一同時地蝕刻該第一導電氧化層、該含有銀(Ag)之導電層及該第二導電氧化層之步驟。
  6. 如申請專利範圍第5項之方法，其中該蝕刻係藉由濕蝕刻而實行。
  7. 如申請專利範圍第1項之方法，其中該第二導電氧化層之形成包括暴露該第二導電氧化層到至少一選擇自氧氣(O2 )、氫氣(H2 )及水蒸氣(H2 0)的氣體中。
  8. 如申請專利範圍第7項之方法，其中該第二導電氧化層之形成包括暴露該第二導電氧化層到含有氮的氣體中。
TW095118099A 2005-05-27 2006-05-22 顯示器之佈線及包括該佈線之薄膜電晶體陣列面板及製造該陣列面板之方法 TWI406416B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050044802A KR101152127B1 (ko) 2005-05-27 2005-05-27 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW200703662A TW200703662A (en) 2007-01-16
TWI406416B true TWI406416B (zh) 2013-08-21

Family

ID=37443493

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095118099A TWI406416B (zh) 2005-05-27 2006-05-22 顯示器之佈線及包括該佈線之薄膜電晶體陣列面板及製造該陣列面板之方法

Country Status (5)

Country Link
US (1) US20060269786A1 (zh)
JP (1) JP5230909B2 (zh)
KR (1) KR101152127B1 (zh)
CN (1) CN1869797B (zh)
TW (1) TWI406416B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008029060A2 (fr) * 2006-09-07 2008-03-13 Saint-Gobain Glass France Substrat pour dispositif electroluminescent organique, utilisation et procede de fabrication de ce substrat, ainsi que dispositif electroluminescent organique.
EP2408268A1 (fr) * 2006-11-17 2012-01-18 Saint-Gobain Glass France Electrode pour dispositif electroluminescent organique, sa gravure acide, ainsi que dispositif electroluminescent organique l'incorporant
FR2913146B1 (fr) * 2007-02-23 2009-05-01 Saint Gobain Electrode discontinue, dispositif electroluminescent organique l'incorporant, et leurs fabrications
FR2924274B1 (fr) 2007-11-22 2012-11-30 Saint Gobain Substrat porteur d'une electrode, dispositif electroluminescent organique l'incorporant, et sa fabrication
FR2925981B1 (fr) * 2007-12-27 2010-02-19 Saint Gobain Substrat porteur d'une electrode, dispositif electroluminescent organique l'incorporant.
FR2936358B1 (fr) 2008-09-24 2011-01-21 Saint Gobain Procede de fabrication d'un masque a ouvertures submillimetriques pour grille electroconductrice submillimetrique, masque a ouverture submillimetriques, grille electroconductrice submillimetrique.
FR2936362B1 (fr) 2008-09-25 2010-09-10 Saint Gobain Procede de fabrication d'une grille submillimetrique electroconductrice revetue d'une grille surgrille, grille submillimetrique electroconductrice revetue d'une surgrille
KR101182403B1 (ko) 2008-12-22 2012-09-13 한국전자통신연구원 투명 트랜지스터 및 그의 제조 방법
FR2944145B1 (fr) 2009-04-02 2011-08-26 Saint Gobain Procede de fabrication d'une structure a surface texturee pour dispositif a diode electroluminescente organique et structure a surface texturee
FR2955575B1 (fr) 2010-01-22 2012-02-24 Saint Gobain Substrat verrier revetu d'une couche haut indice sous un revetement electrode et dispositif electroluminescent organique comportant un tel substrat.
US20110227467A1 (en) * 2010-03-18 2011-09-22 Foot Traffic Media Group, LLC Media island
KR101692954B1 (ko) 2010-05-17 2017-01-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101815256B1 (ko) * 2011-06-28 2018-01-08 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20130007053A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
JP5827088B2 (ja) * 2011-09-27 2015-12-02 セイコーインスツル株式会社 電子部品の端子接続構造、パッケージ、圧電振動子、発振器、電子機器および電波時計
KR102022396B1 (ko) * 2013-02-20 2019-09-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN105842941B (zh) * 2015-01-13 2019-07-05 群创光电股份有限公司 显示面板
US20170162609A1 (en) * 2015-12-08 2017-06-08 Innolux Corporation Display panel and manufacturing method thereof
TWI588968B (zh) * 2015-12-08 2017-06-21 群創光電股份有限公司 顯示面板及其製造方法
CN106910779A (zh) * 2017-04-06 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法和显示装置
KR20190137458A (ko) * 2018-06-01 2019-12-11 삼성전자주식회사 Led를 이용한 디스플레이 모듈 제조방법
JP2022115708A (ja) * 2021-01-28 2022-08-09 凸版印刷株式会社 表示装置及び波長変換基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09281473A (ja) * 1996-04-09 1997-10-31 Matsushita Electric Ind Co Ltd 電極基板の製造方法および電極基板を用いた表示素子
US5989945A (en) * 1996-05-15 1999-11-23 Seiko Epson Corporation Thin film device provided with coating film, liquid crystal panel and electronic device, and method for making the thin film device
JP2002121435A (ja) * 2000-10-12 2002-04-23 Fuji Xerox Co Ltd インクジェット記録用再充填インク及びその再充填方法
US20040077185A1 (en) * 2000-10-10 2004-04-22 Koji Dairiki Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
US20050062409A1 (en) * 2003-09-19 2005-03-24 Shunpei Yamazaki Display device and manufacturing method of display device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6280861B1 (en) * 1996-05-29 2001-08-28 Idemitsu Kosan Co., Ltd. Organic EL device
KR20000041955A (ko) * 1998-12-24 2000-07-15 김영환 박막 트랜지스터 액정표시소자
KR100767354B1 (ko) * 2000-09-04 2007-10-16 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법
JP2002038262A (ja) * 2000-07-24 2002-02-06 Toshiba Corp 透明導電性膜の形成方法、アレイ基板および液晶表示装置
KR100720087B1 (ko) * 2000-07-31 2007-05-18 삼성전자주식회사 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법
US20040023244A1 (en) * 2001-06-21 2004-02-05 Griffin Jennifer A Receptors
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
US6833322B2 (en) * 2002-10-17 2004-12-21 Applied Materials, Inc. Apparatuses and methods for depositing an oxide film
JP4062171B2 (ja) * 2003-05-28 2008-03-19 ソニー株式会社 積層構造の製造方法
KR101282397B1 (ko) * 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09281473A (ja) * 1996-04-09 1997-10-31 Matsushita Electric Ind Co Ltd 電極基板の製造方法および電極基板を用いた表示素子
US5989945A (en) * 1996-05-15 1999-11-23 Seiko Epson Corporation Thin film device provided with coating film, liquid crystal panel and electronic device, and method for making the thin film device
US20040077185A1 (en) * 2000-10-10 2004-04-22 Koji Dairiki Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
JP2002121435A (ja) * 2000-10-12 2002-04-23 Fuji Xerox Co Ltd インクジェット記録用再充填インク及びその再充填方法
US20050062409A1 (en) * 2003-09-19 2005-03-24 Shunpei Yamazaki Display device and manufacturing method of display device

Also Published As

Publication number Publication date
KR20060122382A (ko) 2006-11-30
JP5230909B2 (ja) 2013-07-10
US20060269786A1 (en) 2006-11-30
CN1869797B (zh) 2010-09-01
TW200703662A (en) 2007-01-16
JP2006332674A (ja) 2006-12-07
KR101152127B1 (ko) 2012-06-15
CN1869797A (zh) 2006-11-29

Similar Documents

Publication Publication Date Title
TWI406416B (zh) 顯示器之佈線及包括該佈線之薄膜電晶體陣列面板及製造該陣列面板之方法
US9431426B2 (en) Thin film transistor array panel including layered line structure and method for manufacturing the same
TWI394279B (zh) 薄膜電晶體陣列面板及其製造方法
US7811868B2 (en) Method for manufacturing a signal line, thin film transistor panel, and method for manufacturing the thin film transistor panel
US20060283833A1 (en) Wiring for display device and thin film transistor array panel with the same, and manufacturing method thereof
US7999262B2 (en) Thin film transistor, method of fabricating the same, and method of fabricating liquid crystal display device having the same
US20120015487A1 (en) Thin film transistor array panel and method for manufacturing the same including forming a temperature dependent gate insulating layer
US7479415B2 (en) Fabrication method of polycrystalline silicon liquid crystal display device
US7582501B2 (en) Thin film transistor panel and manufacturing method thereof
KR101265331B1 (ko) 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법
KR20080073870A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080000691A (ko) 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법
KR100379566B1 (ko) 액정표시장치 제조방법
KR101054340B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101256674B1 (ko) 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법
KR20040040241A (ko) 액정표시장치 및 그 제조방법
KR20060056594A (ko) 폴리실리콘 박막트랜지스터 어레이 기판