KR20060056594A - 폴리실리콘 박막트랜지스터 어레이 기판 - Google Patents

폴리실리콘 박막트랜지스터 어레이 기판 Download PDF

Info

Publication number
KR20060056594A
KR20060056594A KR1020040095744A KR20040095744A KR20060056594A KR 20060056594 A KR20060056594 A KR 20060056594A KR 1020040095744 A KR1020040095744 A KR 1020040095744A KR 20040095744 A KR20040095744 A KR 20040095744A KR 20060056594 A KR20060056594 A KR 20060056594A
Authority
KR
South Korea
Prior art keywords
layer
source
thin film
gate
array substrate
Prior art date
Application number
KR1020040095744A
Other languages
English (en)
Other versions
KR101107683B1 (ko
Inventor
박수정
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040095744A priority Critical patent/KR101107683B1/ko
Publication of KR20060056594A publication Critical patent/KR20060056594A/ko
Application granted granted Critical
Publication of KR101107683B1 publication Critical patent/KR101107683B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 열전도율이 큰 SiC막을 소자열화방지막으로 하여 채널층 하부에 더 구비함으로써 채널층 부위의 열을 효과적으로 분산시켜 소자의 특성을 향상시키고자 하는 폴리실리콘 박막트랜지스터 어레이 기판에 관한 것으로, 기판 상에 형성된 소자열화방지막과, 상기 소자열화방지막 상에 형성되고 소스/드레인 영역 및 채널층으로 구성되는 액티브층과, 상기 액티브층을 포함한 전면에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 게이트 전극과, 상기 게이트 전극을 포함한 전면에 형성된 층간절연막과, 상기 층간절연막 상에서 상기 소스/드레인 영역에 콘택되는 소스/드레인 전극을 포함하여 구성되는 것을 특징으로 한다.
채널층, 열화, SiC

Description

폴리실리콘 박막트랜지스터 어레이 기판{poly-Si TFT array substrate}
도 1은 종래 기술에 의한 폴리실리콘 박막트랜지스터의 단면도.
도 2는 본 발명에 의한 폴리실리콘 박막트랜지스터의 단면도.
도 3a 내지 3f는 본 발명에 의한 폴리실리콘 박막트랜지스터의 공정단면도.
도 4는 본 발명에 의한 폴리실리콘 박막트랜지스터 어레이 기판의 단면도.
*도면의 주요 부분에 대한 부호의 설명
110 : 유리기판 111 : 버퍼층
112 : SiC막 113 : 액티브층
113a : 소스영역 113b : 드레인 영역
113c : 채널층 114 : 게이트절연막
115 : 게이트전극 116 : 층간절연막
117a : 소스 전극 117b : 드레인 전극
118 : 보호막 119 : 화소전극
본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로, 특 히 채널층 부위의 열을 효과적으로 분산시켜 소자의 특성을 향상시키고자 하는 폴리실리콘 박막트랜지스터 어레이 기판에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 저전압 구동, 풀 칼라 구현, 경박 단소 등의 특징으로 인하여 노트북, 개인 휴대 단말기, TV, 항공용 모니터 등에 널리 이용되는 평판표시장치로서의 액티브 매트릭스 액정표시소자가 가장 많이 사용되고 있다.
일반적인 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동 신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 일정 공간을 갖고 합착된 컬러필터 어레이 기판 및 박막트랜지스터 어레이 기판과, 상기 두 기판 사이에 주입된 액정층으로 구성된다.
이 때, 상기 박막트랜지스터 어레이 기판에는 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 배선과, 상기 각 게이트 배선과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 배선과, 상기 각 게이트 배선 및 데이터 배선이 교차되어 정의된 각 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과, 상기 게이트 배선의 신호에 의해 스위칭되어 상기 데이터 배선의 신호를 각 화소 전극에 전달하는 복수개의 박막트랜지스터(TFT : Thin Film Transistor)가 구비 된다.
여기서, 박막트랜지스터는 액티브층으로 어떤 실리콘을 사용하느냐에 따라, 비정질 실리콘(아몰퍼스 실리콘:a-Si)으로 이루어지는 액티브층을 사용하는 것과 결정상을 갖는 폴리 실리콘으로 이루어지는 액티브층을 사용하는 것으로 분류할 수 있다.
폴리 실리콘으로 이루어지는 액티브층은 비정질 실리콘으로 이루어지는 액티브층과 비교하여 캐리어의 이동도(mobility)가 10배에서 100배정도 더 높아, 기판 위에 구동회로를 만들 수 있으므로, 고해상도 패널의 스위칭소자로 유리하다. 하지만, 비정질 실리콘 박막트랜지스터에 비해 높은 구동전류로 동작하기 때문에 자기 열화효과(self- heating effect)는 문턱 전압의 변화나 이동도와 같은 소자의 특성에 큰 영향을 미친다.
이하, 첨부된 도면을 참고로 하여 종래 기술에 의한 폴리실리콘 박막트랜지스터 어레이 기판에 대해 구체적으로 살펴보면 다음과 같다.
도 1은 종래 기술에 의한 폴리실리콘 박막트랜지스터의 단면도이다.
먼저, 절연기판(10) 전면에 SiO2의 버퍼층(11)을 형성한 다음, 플라즈마 화학 기상 증착(PECVD:plasma enhance d chemical vapor deposition) 방법으로 폴리실리콘층을 형성하고 포토식각공정으로 패터닝하여 액티브층(13)을 형성한다. 이때, 폴리실리콘층을 더 얇은 두께로 형성하면 온-커런트(on-current)가 증가하고, 오프-커런트(off-current)가 감소하며, 누설전류(leakage current)가 감소하는 장 점을 가지게 된다.
계속해서, 상기 액티브층(13) 전면에 무기재료인 SiO2를 증착하여 게이트 절연막(14)을 형성하고, 그 위에 저저항 금속층을 증착하고 패터닝하여 게이트 전극(15) 및 게이트 배선(도시하지 않음)을 형성한다.
다음, 상기 게이트 전극(15)을 마스크로 하여 액티브층(13)에 고농도의 n형 불순물 이온을 도핑하여 소스/드레인 영역(13a,13b)을 형성한다. 이 때, 상기 게이트 전극(15)에 의해 불순물 이온이 도핑되지 않은 소스 영역(13a)과 드레인 영역(13b) 사이의 액티브층은 채널층(13c)이 된다.
즉, 액티브층 성막 가스를 포함하지 않는 도펀트 가스로 이루어지는 플라즈마를 사용하여, 액티브층(13) 표면에 도펀트 가스 이온을 흡착시켜 실리콘층의 댕글링 본드를 종결시킨다. 실리콘층에 댕글링 본드가 많으면 이후, 캐리어가 댕글링 본드에 붙잡혀 이동도가 크게 떨어지기 때문이다.
계속해서, 상기 게이트 전극(15)을 포함한 전면에 무기재료인 SiO2를 증착하여 층간절연막(16)을 형성하고, 상기 게이트 절연막(14) 및 층간절연막(16)을 식각하여 상기 소스/드레인 영역(13a,13b)이 노출되는 콘택홀을 형성한다.
이후, 상기 층간절연막(16) 상에 저저항 금속층을 증착하고 패터닝하여 상기 소스/드레인 영역(13a,13b)에 각각 콘택되는 소스/드레인 전극(17a,17b) 및 상기 게이트 배선에 교차하는 데이터 배선(도시하지 않음)을 형성한다.
이로써, 폴리실리콘을 이용한 액티브층(13), 게이트 전극(15), 소스/드레인 전극(17a,17b)으로 구성되는 폴리실리콘 박막트랜지스터가 완성된다.
이후, 도시하지는 않았으나, 상기 소스/드레인 전극(17a,17b)을 포함한 전면에 무기재료인 SiNx를 화학기상증착 방법으로 증착하여 보호막을 형성하고, 그 위에 상기 드레인 전극(17b)과 콘택되는 화소전극을 형성함으로써 폴리실리콘 박막트랜지스터 어레이 기판을 완성할 수도 있다.
그러나, 종래 기술에 의한 폴리실리콘 박막트랜지스터 어레이 기판은 다음과 같은 문제점이 있다.
유리기판 상에 폴리실리콘 박막트랜지스터를 제작하는 경우, 높은 전력조건(게이트와 드레인에 모두 높은 바이어스를 인가하는 조건)에서 스트레스를 인가하면 채널층(13c)의 온도가 상승하고 이온화 충돌에 의해 전자와 홀(electron-hole pair)이 생성된다. 또한 채널폭(소스/드레인 영역과 채널층의 경계면 길이)이 넓어지면 그에 따라 전류의 양이 증가하여 폴리실리콘 박막트랜지스터의 열적 신뢰성 문제가 심각해진다.
더욱이, 채널층 주변에 위치하는 유리기판(10)의 열전도율이 0.002W/mK이고 층간절연막(16, SiOx)의 열전도율이 0.14W/mK으로 열에 취약한 특성을 가지는바, 채널층(13c)에서 발생한 열을 분산시키는데 어려움이 있어 열화현상이 심화된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 제안된 것으로, 열전도율이 큰 SiC막을 소자열화방지막으로 하여 채널층 하부에 더 구비함으로써 채널층 부위의 열을 효과적으로 분산시켜 소자의 특성을 향상시키고자 하는 폴리실리콘 박막트 랜지스터 어레이 기판의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 폴리실리콘 박막트랜지스터 어레이 기판은 기판 상에 형성된 소자열화방지막과, 상기 소자열화방지막 상에 형성되고 소스/드레인 영역 및 채널층으로 구성되는 액티브층과, 상기 액티브층을 포함한 전면에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 게이트 전극과, 상기 게이트 전극을 포함한 전면에 형성된 층간절연막과, 상기 층간절연막 상에서 상기 소스/드레인 영역에 콘택되는 소스/드레인 전극을 포함하여 구성되는 것을 특징으로 한다.
이와같이, 본 발명은 채널층 하부에 열전도율이 높은 소자열화방지막을 증착함으로써 채널층에서 발생하는 열을 효과적으로 감소시켜 신뢰성을 향상시키고자 하는 것을 특징으로 한다. 이하에서는 열전도율이 높은 소자열화방지막으로 SiC막을 일예로 하여 설명하기로 한다.
첨부된 도면을 참조하여 본 발명에 의한 폴리실리콘 박막트랜지스터 어레이 기판을 상세히 설명하면 다음과 같다.
도 2는 본 발명에 의한 폴리실리콘 박막트랜지스터의 단면도이고, 도 3a 내지 3e는 본 발명에 의한 폴리실리콘 박막트랜지스터의 공정단면도이며, 도 4는 본 발명에 의한 폴리실리콘 박막트랜지스터 어레이 기판의 단면도이다.
본 발명에 의한 폴리실리콘 박막트랜지스터는, 도 2에 도시된 바와 같이, 유리기판(110)을 포함한 전면에 형성된 버퍼층(111) 및 SiC막(112)과, 상기 SiC막 (112) 상에서 일정 패턴으로 패터닝되어 소스/드레인 영역(113a,113b) 및 채널층(113c)으로 구성되는 액티브층(113)과, 상기 액티브층(113)을 포함한 전면에 형성되는 게이트 절연막(114)과, 상기 채널층(113c) 상부의 게이트 절연막(114) 상에 형성되는 게이트 전극(115)과, 상기 게이트 전극(115)을 포함한 전면에 형성되는 층간절연막(116)과, 상기 층간절연막(116)을 관통하여 상기 소스/드레인 영역에 접속하는 소스/드레인 전극(117a,117b)으로 구성되는바, 상기 채널층(113c)과 드레인 영역(113b)의 접합면에서 핫 케리어(hot carrier)에 의한 열화가 발생하는 경우 열전도율이 높은 SiC막(112)으로 열이 분산되어 소자의 열화가 방지된다.
공정과정을 참고로 하여 구체적으로 살펴보면, 도 3a에 도시된 바와 같이, 상기 유리기판(110) 상에 실리콘산화물(SiO2)을 화학기상증착법 등으로 증착하여 버퍼층(111)을 형성한다. 이러한 버퍼층(111)은 후속 공정에서 유리기판(110)으로부터 이동전하(mobile charge)가 액티브층(113)으로 침투하는 것을 방지하고, 비정질 실리콘층의 결정화 과정에서의 고온으로부터 유리기판(110)을 보호하며, 유리기판(110)에 대한 반도체층의 접촉특성을 개선시키는 역할을 한다.
다음, 상기 버퍼층(111) 상에 SiF4와 C2H4를 소스가스로 하고 Ar을 캐리어 가스로 한 PECVD법에 의해 SiC로 이루어지는 무기절연막을 형성한다. 상기 SiC막(112)은 열전도율이 42W/Km로서 SiOx와 같은 무기절연물질보다 300배 정도 열전도율이 높으므로, 채널층(113c)과 드레인 영역(113b)의 접합면에서 발생하는 열을 쉽게 분산시킬 수 있다. 즉, 본 발명에 의한 SiC막(112)은 소자의 자기 열화 효과 (self-heating effect)를 방지하는 역할을 수행한다.
다음, 도 3b에 도시된 바와 같이, SiC막(112)이 형성되어 있는 기판 전면에 화학기상증착법 등으로 폴리실리콘층(113)을 형성한다.
이 때, 폴리 실리콘층을 형성하는 방법은 폴리 실리콘을 직접 증착하는 방법과, 비정질 실리콘(Amorphous Silicon)을 증착한 후 다결정으로 결정화하는 방법이 있다.
계속하여, 상기 폴리실리콘층(113) 상에 감광특성의 포토 레지스트(120)를 도포하고 노광 및 현상시킨 뒤, 현상된 포토레지스트(120)를 마스크로 하여, 도 3c에 도시된 바와 같이, 상기 폴리실리콘층(113)을 패터닝한다. 이후 상기 폴리실리콘층(113)은 액티브층으로 칭한다.
이후, 잔재해 있는 포토레지스트(120)를 완전히 스트립한 후, 도 3d에 도시된 바와 같이, 액티브층(113)을 포함한 전면에 무기재료인 SiOx 또는 SiNx를 증착하여 게이트 절연막(114)을 형성하고, 그 위에 신호지연의 방지를 위해서 낮은 비저항을 가지는 저저항 금속층 일예로, 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등을 증착하고 HF, BOE, NH4F 또는 이들의 혼합용액으로 습식식각하여 게이트 전극(115)을 형성한다.
상기 게이트 전극(115)은 상기 반도체층(113)의 소정 부위에 오버랩되도록 형성하며, 상기 게이트 전극(115)이 오버랩되는 액티브층이 채널층이 된다.
계속해서, 상기 게이트 전극(115)을 마스크로 하여 상기 액티브층(113)에 고농도의 n형 또는 p형 불순물 이온을 도핑하여 소스/드레인 영역(113a,113b)을 형성한다. 전술한 바와 같이, 상기 게이트 전극(115a)이 오버랩되어 불순물 이온이 도핑되지 않은 소스 영역(113a)과 드레인 영역(113b) 사이의 반도체층은 채널층(113c)이 된다.
다음, 도 3e에 도시된 바와 같이, 상기 게이트 전극(115)을 포함한 전면에 화학기상 증착법으로 무기재료인 SiOx 또는 SiNx를 증착하여 층간절연막(116)을 형성한다.
그리고, 상기 소스/드레인 영역(113a,113b)이 노출되도록 상기 게이트 절연막(114) 및 층간절연막(116)을 식각하여 콘택홀을 형성하고, 그 위에 저저항 금속층 일예로, 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등을 증착하고 HF, BOE, NH4F 또는 이들의 혼합용액으로 습식식각하여 상기 소스/드레인 영역(113a,113b)에 각각 콘택되는 소스/드레인 전극(117a,117b)을 형성한다.
이로써, 폴리실리콘을 액티브층(113), 게이트 절연막(114), 게이트 전극(115), 층간절연막(116), 소스/드레인 전극(117a,117b)의 적층막으로 이루어지는 탑-게이트 형의 폴리실리콘 박막트랜지스터가 완성되며, 상기 액티브층의 채널층 하부의 SiC막에 의해 소자의 열화가 방지된다.
한편, 이러한 폴리실리콘 박막트랜지스터는 액정표시소자의 TFT 어레이 기판 에도 적용가능한데, 상기 게이트 전극과 동시에 형성되는 게이트 배선 및 상기 소스/드레인 전극과 동시에 형성되는 데이터 배선이 더 구비된다. 이 때, 상기 폴리실리콘 박막트랜지스터는 서로 수직 교차하여 화소를 정의하는 상기 게이트 배선 및 데이터 배선의 교차지점에 위치하도록 형성한다.
여기서, 상기 드레인 전극(117b)은, 도 4에 도시된 바와 같이, 화소전극(119)에 접속되는데, 상기 화소전극(119)은 화소의 대부분의 면적을 차지하는 크기로 형성된다. 그리고, 상기 박막트랜지스터와 화소전극(119) 사이에는 무기재료인 SiNx, SiO2를 화학기상증착 방법으로 증착하거나 또는 유기재료인 BCB(Benzocyclobutene), 아크릴계 수지(acryl resin)를 도포하여 보호막(118)을 더 형성한다.
이상으로, 채널층 하부에 위치하는 SiC막에 의해 소자 열화가 방지되는 폴리실리콘 박막트랜지스터 어레이 기판이 완성된다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
즉, 발명의 상세한 설명에서는 폴리실리콘 박막트랜지스터를 구비한 액정표시소자에 한정하여 실시예를 설명하였으나, 이에 한정하지 않고 폴리실리콘 박막트랜지스터를 구비하는 반도체 장치, 디스플레이 장치 등에도 적용가능하다.
상기와 같은 본 발명에 의한 폴리실리콘 박막트랜지스터 어레이 기판은 다음과 같은 효과가 있다.
즉, 열전도율이 큰 SiC막을 채널층 하부에 더 구비하여 채널층과 드레인 영역의 접합면에서 발생하는 열을 상기 SiC막으로 분산시킴으로써, 채널층 부위의 열화를 효과적으로 방지할 수 있다. 따라서, 신뢰성이 높은 폴리실리콘 박막트랜지스터를 포함하는 소자의 제작이 가능하게 되었다.

Claims (6)

  1. 기판 상에 형성된 소자열화방지막;
    상기 소자열화방지막 상에 형성되고 소스/드레인 영역 및 채널층으로 구성되는 액티브층;
    상기 액티브층을 포함한 전면에 형성된 게이트 절연막;
    상기 게이트 절연막 상에 형성된 게이트 전극;
    상기 게이트 전극을 포함한 전면에 형성된 층간절연막;
    상기 층간절연막 상에서 상기 소스/드레인 영역에 콘택되는 소스/드레인 전극을 포함하여 구성되는 것을 특징으로 하는 폴리실리콘 박막트랜지스터 어레이 기판.
  2. 제 1 항에 있어서,
    상기 소자열화방지막은 SiC막인 것을 특징으로 하는 폴리실리콘 박막트랜지스터 어레이 기판.
  3. 제 1 항에 있어서,
    상기 기판과 소자열화방지막 사이의 전면에 버퍼층을 더 구비하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터 어레이 기판.
  4. 제 1 항에 있어서,
    상기 액티브층은 폴리실리콘층으로 형성되는 것을 특징으로 하는 폴리실리콘 박막트랜지스터 어레이 기판.
  5. 제 1 항에 있어서,
    상기 게이트 전극과 동시에 형성되는 게이트 배선;
    상기 소스/드레인 전극과 동시에 형성되는 데이터 배선;
    상기 소스/드레인 전극을 포함한 전면에 형성되는 보호막;
    상기 보호막을 관통하여 드레인 전극에 콘택되는 화소전극을 더 포함함을 특징으로 하는 폴리실리콘 박막트랜지스터 어레이 기판.
  6. 제 5 항에 있어서,
    상기 액티브층, 게이트 전극, 소스/드레인 전극으로 이루어진 폴리실리콘 박막트랜지스터는 상기 게이트 배선과 데이터 배선의 교차지점에 형성하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터 어레이 기판.
KR1020040095744A 2004-11-22 2004-11-22 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법 KR101107683B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040095744A KR101107683B1 (ko) 2004-11-22 2004-11-22 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040095744A KR101107683B1 (ko) 2004-11-22 2004-11-22 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20060056594A true KR20060056594A (ko) 2006-05-25
KR101107683B1 KR101107683B1 (ko) 2012-01-25

Family

ID=37152290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040095744A KR101107683B1 (ko) 2004-11-22 2004-11-22 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101107683B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3506054B2 (ja) * 1999-07-23 2004-03-15 日本電気株式会社 半導体装置及び半導体装置の製造方法
JP2003131588A (ja) * 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd エレクトロルミネッセンス表示装置及びその製造方法
KR20040090302A (ko) * 2003-04-17 2004-10-22 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 형성방법

Also Published As

Publication number Publication date
KR101107683B1 (ko) 2012-01-25

Similar Documents

Publication Publication Date Title
US8329523B2 (en) Array substrate for dislay device and method of fabricating the same
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
US7833846B1 (en) Array substrate and method of fabricating the same
US20100133541A1 (en) Thin film transistor array substrate, its manufacturing method, and liquid crystal display device
US8362526B2 (en) Liquid crystal display device and fabricating method thereof
US7344926B2 (en) Liquid crystal display device and method of manufacturing the same
KR20100063493A (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP2008003319A (ja) Ｔｆｔアレイ基板及びその製造方法
US20190243194A1 (en) Active matrix substrate and method for manufacturing same
US20190296050A1 (en) Active matrix substrate and method for manufacturing same
KR100493382B1 (ko) 액정표시장치의 제조방법
EP2096673B1 (en) Method of manufacturing display device
US7471350B2 (en) Array substrate for liquid crystal display and fabrication method thereof
US20110084278A1 (en) Thin film transistor and method for fabricating the same
US9508828B2 (en) Array substrate and method of fabricating the same
US20110114962A1 (en) Array substrate for display device and method of fabricating the same
KR101136296B1 (ko) 폴리 실리콘형 박막 트랜지스터와 그를 가지는 폴리실리콘형 박막트랜지스터 기판 및 그 제조 방법
KR101107683B1 (ko) 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법
KR100390457B1 (ko) 박막트랜지스터의 구조 및 제조 방법
JP2011171437A (ja) 表示装置
KR101266448B1 (ko) 박막 트랜지스터와 이를 포함하는 표시 기판 및 이의제조방법
KR101054340B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060104146A (ko) 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법
KR101035921B1 (ko) 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법
US20130056766A1 (en) Semiconductor device, and method for producing same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 9