CN1861838A - 避免反应室粒子污染的化学气相沉积方法 - Google Patents
避免反应室粒子污染的化学气相沉积方法 Download PDFInfo
- Publication number
- CN1861838A CN1861838A CN 200510070460 CN200510070460A CN1861838A CN 1861838 A CN1861838 A CN 1861838A CN 200510070460 CN200510070460 CN 200510070460 CN 200510070460 A CN200510070460 A CN 200510070460A CN 1861838 A CN1861838 A CN 1861838A
- Authority
- CN
- China
- Prior art keywords
- reaction chamber
- oxidation
- radio frequency
- frequency power
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明提供一种避免反应室粒子污染的化学气相沉积方法。该方法以较高的低频射频功率以及较长的工艺时间进行一反应室排空的工艺以及一预热工艺(pre-heat process)。接着于反应室室壁形成一前氧化层(pre-oxide layer),同时于反应室中提供一高频射频功率。并持续于反应室中提供较高的低频射频功率以维持反应室的温度,最后进行一主要氧化层(main oxide layer)的沉积以于CVD反应室室壁上形成具有良好品质的前氧化层,从而有效解决现有技艺中反应室粒子污染的问题,进而提高晶片的成品率,并降低维护反应室的成本。
Description
技术领域
本发明涉及一种避免反应室粒子污染的化学气相沉积方法,特别是涉及一种避免反应室粒子污染的高密度等离子体化学气相沉积方法。
背景技术
在半导体工艺中,为了使芯片上各个电子元件之间拥有良好的隔离,以避免元件相互干扰而产生短路现象,一般采用区域氧化法(localized oxidationisolation,LOCOS)或是浅沟槽隔离(shallow trench isolation,STI)方法来进行元件的隔离与保护。由于LOCOS工艺中产生的场氧化层(field oxide)所占据芯片的面积太大,而且生成过程会伴随鸟嘴(bird’s beak)现象的发生,因此对于线宽250纳米(nm)以下的半导体工艺皆采用STI进行隔离。
请参照图1,在典型的STI工艺中,先于半导体晶片10的半导体基底4上覆盖一层氧化层12以作为缓冲层,避免下层基材4在后续工艺中受到热应力破坏。接着于氧化层12上形成一氮化硅层2,并于其上覆以图案化光致抗蚀剂层(未显示),用来暴露出部分的氮化硅层2以界定STI的位置,然后蚀刻该暴露部分的氮化硅层2,进行图案转移,从而形成图案化的氮化硅层2。接着,以此图案化的氮化硅层2以作为屏蔽,蚀刻未受氮化硅层2遮掩部分的半导体基底4,以形成沟槽8。最后进行氧化硅6的沉积,以填满沟槽8,并利用化学机械研磨(CMP)完成STI的工艺。
然而,随着工艺线宽不断缩小,若使用一般的化学气相沉积(chemicalvapor deposition,CVD),则在沉积过程中,沉积物可能累积于沟槽8开口,发生悬突(over hang)现象,进而导致诸如孔洞(void)或接合缝隙(seam)等覆盖不均匀及沟槽无法被填满的问题。因此,在目前的STI工艺中,通常采用高密度等离子体化学气相沉积(high-density plasma chemical vapor deposition,HDP-CVD),利用同时进行化学气相沉积与物理溅蚀的方式,以顺利于沟槽8中填满氧化硅6。
然而,在利用HDP-CVD进行氧化物沉积步骤时,反应室(chamber)内壁会因沉积反应的进行而形成一层氧化层薄膜,此氧化层薄膜可能在后续工艺中剥落造成污染。因此,目前通过先于反应室室壁上形成一定厚度及品质的前氧化层(pre-oxide layer)的方式,以避免工艺时,反应室室壁上的氧化层发生剥落的现象,并使后续工艺中所形成的氧化层薄膜得以持续附着于该前氧化层上,从而避免后续形成的氧化层薄膜因剥落所造成粒子污染。其中,该前氧化层的制作方法利用硅甲烷(silane,SiH4)与氧气(O2)的反应,从而于反应室室壁上形成一定厚度与品质的前氧化层。
在该前氧化层形成后,即可进行主要的HDP-CVD工艺,亦即,通过在反应室中通入硅甲烷以及氧气来进行沉积以填满浅沟槽,而此时亦会同时于反应室室壁上形成一氧化层薄膜。然而,由于反应室室壁上已覆有一预先沉积的前氧化层,因此该伴随沟槽填充程序产生的氧化层薄膜将可附着于该前氧化层上。是以,反应室室壁上所形成的该前氧化层的品质将影响后续工艺中氧化层的附着情况,因此制造品质优良的前氧化层为防止反应室受到污染的重要因素。
此外,由于反应室室壁上的氧化层将随着每一次的工艺而增厚,所以,当反应室室壁上的氧化层累积达到一定厚度时,必须进行一清洁程序除去反应室室壁上过厚的氧化层。一般而言,依据不同的工艺需求,大约每进行一到十片晶片的HDP-CVD工艺即需进行一次的清洁程序。
尽管上述方法在较大线宽的工艺中能有效避免粒子污染,但是在90纳米以下的工艺中,为了避免沟槽开口堵塞,必须使用更大的等离子体能量解离反应气体分子,以增加填洞能力(gapfill ability)。然而,在使用较大等离子体能量的情况下,较强烈的离子撞击将肇使反应室内壁的氧化层更加容易剥落,从而造成严重的粒子污染。此时,传统的HDP-CVD方法可能无法有效避免上述粒子污染。因此,目前便需要一种更为有效的方法以避免小线宽工艺中因氧化层剥落所产生的粒子污染。
发明内容
本发明提供一种避免反应室粒子污染的高密度等离子体化学气相沉积方法,以改善现有技艺中反应室粒子污染的问题。本发明还提供一种在HDP-CVD反应室室壁上形成较佳品质的前氧化层的方法,以使后续HDP-CVD工艺中产生的氧化层得附着其上,从而避免后续产生的氧化层自反应室室壁剥落而造成污染。
根据本发明的权利要求,其揭露一种避免反应室粒子污染的化学气相沉积方法。首先以较高的低频射频功率以及较长的工艺时间进行一钝化工艺以及一预热工艺。接着,于反应室室壁形成一前氧化层,并同时于反应室中提供一高频射频功率以引导反应室中带电粒子的方向,促进前氧化层的沉积。并持续于反应室中提供较高的低频射频功率以维持反应室的温度,最后再开始进行一主要氧化层沉积。此外,根据本发明所提供的方法,在进行多次主要氧化层的沉积后,可进行一清洁程序,以清除反应室室壁上过厚的氧化层。
本发明所提供的方法可形成品质优良的前氧化层,从而使后续工艺中产生的氧化物得以附着其上而不剥离造成粒子污染。换言之,本发明可有效解决现有CVD反应室中粒子污染的问题。
附图说明
图1为一现有浅沟槽隔离结构的剖面图。
图2为一本发明的具体实施例的流程图。
简单符号说明
2 氮化硅层 210 以较高的LFRF功率及较长的工艺
时间进行一钝化工艺
4 半导体基底 212 以较高的LFRF功率以及较长的工
艺时间进行一预热工艺
6 氧化硅 214 于反应室提供HFRF偏压,并于反
应室室壁上形成前氧化层
8 沟槽 216 于反应室中提供较高的LFRF功率
10 半导体晶片 218 进行主要氧化层的沉积
12 氧化层
具体实施方式
本发明提供一种改良的CVD方法,此种CVD方法可以提高前氧化层的品质,使其足以承受HDP-CVD的高功率工艺与强烈粒子撞击而不致自反应室室壁剥离,以减少反应室中的粒子污染。
请参照图2,图2为本发明的HDP-CVD方法的优选具体实施例的流程图一。如图2所示,本发明所提供的方法主要由钝化工艺(步骤210)、预热工艺(步骤212)、前氧化层(pre-oxide layer)沉积(步骤214)、提供低频射频功率(步骤216)、以及主氧化层(main oxide layer)沉积(步骤218)所构成。而本发明与现有HDP-CVD方法最大的不同在于,本发明所提供的方法在进行主氧化层沉积(步骤218)之前,便将反应室维持于高功率以及高温的状态,使得在反应室室壁上生成前氧化层时,反应室便持续处于类似主氧化层沉积下的高功率、高温状态下,以制备一厚度及品质较佳的前氧化层,并使此前氧化层稳定于该工艺环境中,从而避免室壁上的氧化物在进行主氧化层沉积时剥落。此外,本发明的方法更于反应中提供一偏压以引导反应室中的污染粒子,因此可更进一步避免反应室的污染。
请继续参照图2,现将详细说明本发明的一具体实施例实施方法。根据本发明的方法,首先于HDP-CVD反应室中进行一排空反应室的钝化工艺(步骤210)。该钝化工艺于反应室中通入氢气以移除反应室中的残余气体,从而净空反应室。例如,清洁工艺所使用的三氟化氮(NF3)等气体即可能残留于反应室中,因此需要一钝化程序清除之。然而,本发明所提供的钝化程序与现有技艺的钝化程序有所不同。根据本发明的钝化程序于一不小于主氧化层沉积(步骤218)所需的低频射频功率(low frequency radio frequency,LFRF)下进行,并持续一较长的工艺时间,以使反应室处于高温状态。亦即,必须于反应室中维持大于或等于主氧化层沉积所需的低频射频功率,并使反应室的温度达到大于或等于主氧化层沉积时所需的温度。例如,一般于90纳米(nm)的工艺在进行主氧化层沉积(步骤218)时,所使用的低频射频功率约为5000瓦(watt),故本发明可于钝化工艺中在反应室中提供6000瓦的低频射频功率。并持续进行钝化程序,直至反应室的温度大于或等于主氧化层沉积的温度,例如,持续钝化工艺240秒,以使反应室温度到达摄氏580度或更高。
接着,进行一反应室的预热工艺(步骤212)。该预热工艺于反应室中通入氩(Ar)、氦(He)、或氢气(H2)等钝气(inert gas)的状况下,提高反应室的温度,以利后续化学反应的进行。亦即,根据本发明所提供的方法,于预热反应室中提供功率大于或等于主氧化层沉积所需功率的低频射频功率,以及进行较长时间的加热,以使反应室的温度高于或等于主氧化层沉积的温度。例如,可于反应室中提供6000瓦的低频射频功率,并持续加温180秒,以使反应室温度达到摄氏580度或更高。
在完成预热工艺(步骤212)后,随即进行一前氧化层的沉积,以于反应室室壁上形成一前氧化层。如前所述,在沉积主氧化层时将会有部分的氧化物附着于反应室室壁上,这些附着于反应室室壁上的氧化物可能在后续工艺中剥落,造成污染。因此现有技艺预先沉积于反应室室壁上形成一定厚度与品质的氧化层(亦即该前氧化层),以使后续生成的氧化物得以附着,从而避免氧化物自反应室室壁上剥落。但是本发明与现有技艺的不同之处在于,本发明于进行前氧化层沉积时,亦同时于反应室中提供一高频射频功率(highfrequency radio frequency,HFRF),以引导反应室中带电粒子的移动方向,一方面可促进氧化层的沉积,另一方面又能避免氧化物粒子落于基座上造成污染。
例如,在反应室中维持高功率(例如6000瓦)的低频射频功率的情况下,先利用高频射频功率于反应室中提供2000瓦的偏压60秒后,再通入硅甲烷(silane)和氧气等反应气体并维持该偏压达170秒。如此将可在偏压的辅助下于反应室室壁表面形成一品质与厚度较佳的前氧化层,且由于反应室的环境与后续工艺相仿,因此该前氧化层将可承受后续工艺中的高功率、高温环境。此外,必须强调的是,该高频射频功率可由现有CVD反应室中用于提供等离子体轰击(bombard)偏压的电极提供,但是于本发明中该偏压将带正电的等离子体向下引导至晶片基座上,而将带有负电的氧化物向上引导至反应室室壁之上。总之,无须额外设置提供偏压的元件以进行本发明的方法,因此本发明更有易于实施的优点。
在完成前氧化层的沉积工艺(步骤214)后,再于反应室提供较高的低频射频功率以维持反应室的温度(步骤216),并进行一主要氧化层沉积(步骤218)。例如可于反应室中提供高功率(例如6000瓦)的低频射频功率约60秒,使反应室的环境达到较佳状态后,接着再进行主要的氧化层沉积,以完成HDP-CVD工艺。值得注意的是,本发明的方法可适用于各种浅沟隔离(STI)工艺、层间介电层(ILD)、金属内介电层(IMD)等的HDP-CVD工艺上。
由于在进行主氧化层沉积(步骤218)时,亦会同时将部分氧化物沉积于反应室室壁上,因此在重复多次主氧化层沉积工艺(步骤214)后,将于反应室室壁上形成较厚的氧化层。此时,本发明可再进行一清洁工艺,而于反应室中通入氟化物等清洁气体,以清除过厚的氧化层。例如,可在进行多次主氧化层沉积(步骤218)后,例如十次,便于反应室中通入三氟化氢以去除多余的氧化物。而多余的三氟化氢则可通过前述钝化工艺(步骤210)移除。换言之,无须在每一次主氧化层沉积(步骤218)前皆进行该钝化工艺(步骤210),仅须在反应室中有残留氟化物时进行该钝化工艺(步骤210)即可。
相较于传统的HDP-CVD方法,本发明可有效减少反应室中的粒子污染。例如,相对于一传统利用4000瓦低频射频功率的工艺,上述实施例可大幅减少反应室中的残余粒子数量,因此,可大幅延长反应室维护的周期。例如,依照上述的实施例,可在制造三千片以上的晶片后,再进行反应室的维护。换言之,利用本发明所提供的方法,不但可以减少反应室中的粒子污染,提高晶片的成品率,还可进一步降低反应室的维护成本,增加产能(throughput)。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (20)
1.一种避免反应室粒子污染的化学气相沉积方法,该方法至少包括以下步骤:
于该反应室中提供一第一低频射频功率,并通入钝气;
于该反应室中提供一第二低频射频功率,并进行一预热工艺,以使反应室达到一预定温度;以及
于该反应室中提供一偏压,并于该反应室的室壁上形成一前氧化层。
2.如权利要求1所述的方法,其中该化学气相沉积方法为一种高密度等离子化学气相沉积方法。
3.如权利要求1所述的方法,其中该化学气相沉积方法用于填充一半导体晶片上的凹陷,以进行一浅沟隔离工艺。
4.如权利要求1所述的方法,其中该钝气为氢气,且其用于排空反应室中的残余气体。
5.如权利要求1所述的方法,其中该第一低频射频功率的功率范围介于5000至15000瓦之间。
6.如权利要求1所述的方法,其中该第二低频射频功率的功率范围介于5000至15000瓦之间。
7.如权利要求1所述的方法,其中通过延长该第一射频功率或该第二射频功率的提供时间而使反应室温度到达该预定温度。
8.如权利要求1所述的方法,其中该偏压由功率范围介于1000至10000瓦之间的高频射频功率所提供。
9.如权利要求1所述的方法,其中于该反应室中提供一第三低频射频功率,并使反应室达到一工艺温度后,还包括一于反应室中提供一第四低频射频功率并进行一主氧化层沉积的步骤。
10.如权利要求9所述的方法,其中该第三低频射频功率的功率范围介于5000至15000瓦之间。
11.如权利要求9所述的方法,其中该第四低频射频的功率低于该第一、第二、或第三低频射频的功率。
12.如权利要求9所述的方法,其中进行该主氧化层沉积步骤时的该工艺温度低于该预定温度。
13.如权利要求1所述的方法,其中该前氧化层为一氧化硅层,其用于使该主氧化层沉积步骤中附随产生的氧化物附着,从而避免该等氧化物自该反应室室壁上剥落造成粒子污染。
14.如权利要求1所述的方法,其中该方法于该前氧化层上积聚一定厚度的氧化物之后,还包括一进行一清洁工艺的步骤,用以去除该反应室室壁上的该前氧化层。
15.一种于化学气相沉积反应室室壁上形成前氧化层的方法,其中该方法包含:
于该反应室中提供硅甲烷与氧气;以及
于反应室中提供一偏压。
16.如权利要求15所述的方法,其中该化学气相沉积方法为一种高密度等离子化学气相沉积方法。
17.如权利要求15所述的方法,其中该化学气相沉积方法用于填充一半导体晶片上的凹陷,以进行一浅沟隔离工艺。
18.如权利要求15所述的方法,其中该前氧化层用于使后续工艺中附随产生的氧化物附着,从而避免该等氧化物自反应室室壁上剥落造成粒子污染。
19.如权利要求15所述的方法,其中该偏压由功率范围介于1000至10000瓦之间的高频射频功率所提供。
20.如权利要求15所述的方法,其中该方法于该前氧化层上积聚一定厚度的氧化物之后,还包括一进行一清洁工艺的步骤,用以去除该反应室室壁上的该前氧化层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100704602A CN100572595C (zh) | 2005-05-09 | 2005-05-09 | 避免反应室粒子污染的化学气相沉积方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100704602A CN100572595C (zh) | 2005-05-09 | 2005-05-09 | 避免反应室粒子污染的化学气相沉积方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1861838A true CN1861838A (zh) | 2006-11-15 |
CN100572595C CN100572595C (zh) | 2009-12-23 |
Family
ID=37389362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100704602A Active CN100572595C (zh) | 2005-05-09 | 2005-05-09 | 避免反应室粒子污染的化学气相沉积方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100572595C (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102424954A (zh) * | 2011-08-15 | 2012-04-25 | 上海华力微电子有限公司 | 降低高密度等离子体化学气象淀积工艺的颗粒的清洗方案 |
CN102842500A (zh) * | 2011-06-22 | 2012-12-26 | 上海华虹Nec电子有限公司 | Hdp-cvd工艺淀积衬垫二氧化硅层的方法 |
CN103646916A (zh) * | 2013-11-28 | 2014-03-19 | 上海华力微电子有限公司 | 改善hdp psg工艺的方法及金属沉积前的介电质层制造方法 |
CN104073775A (zh) * | 2013-03-26 | 2014-10-01 | 中芯国际集成电路制造(上海)有限公司 | 一种对沉积薄膜反应腔室的处理方法及沉积薄膜的方法 |
CN104835775A (zh) * | 2014-02-08 | 2015-08-12 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟道隔离结构的制备方法 |
CN114242553A (zh) * | 2021-12-15 | 2022-03-25 | 华虹半导体(无锡)有限公司 | Hdpcvd工艺设备的处理方法 |
CN114752918A (zh) * | 2021-01-08 | 2022-07-15 | 江苏鲁汶仪器有限公司 | 一种腔室的清洗方法 |
US11817313B2 (en) | 2020-02-05 | 2023-11-14 | Applied Materials, Inc. | Methods for pressure ramped plasma purge |
-
2005
- 2005-05-09 CN CNB2005100704602A patent/CN100572595C/zh active Active
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102842500A (zh) * | 2011-06-22 | 2012-12-26 | 上海华虹Nec电子有限公司 | Hdp-cvd工艺淀积衬垫二氧化硅层的方法 |
CN102424954A (zh) * | 2011-08-15 | 2012-04-25 | 上海华力微电子有限公司 | 降低高密度等离子体化学气象淀积工艺的颗粒的清洗方案 |
CN102424954B (zh) * | 2011-08-15 | 2013-10-02 | 上海华力微电子有限公司 | 降低高密度等离子体化学气象淀积工艺的颗粒的清洗方案 |
CN104073775B (zh) * | 2013-03-26 | 2019-05-21 | 中芯国际集成电路制造(上海)有限公司 | 一种对沉积薄膜反应腔室的处理方法及沉积薄膜的方法 |
CN104073775A (zh) * | 2013-03-26 | 2014-10-01 | 中芯国际集成电路制造(上海)有限公司 | 一种对沉积薄膜反应腔室的处理方法及沉积薄膜的方法 |
CN103646916B (zh) * | 2013-11-28 | 2016-03-23 | 上海华力微电子有限公司 | 改善hdp psg工艺的方法及金属沉积前的介电质层制造方法 |
CN103646916A (zh) * | 2013-11-28 | 2014-03-19 | 上海华力微电子有限公司 | 改善hdp psg工艺的方法及金属沉积前的介电质层制造方法 |
CN104835775A (zh) * | 2014-02-08 | 2015-08-12 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟道隔离结构的制备方法 |
US11817313B2 (en) | 2020-02-05 | 2023-11-14 | Applied Materials, Inc. | Methods for pressure ramped plasma purge |
CN114752918A (zh) * | 2021-01-08 | 2022-07-15 | 江苏鲁汶仪器有限公司 | 一种腔室的清洗方法 |
CN114752918B (zh) * | 2021-01-08 | 2024-06-04 | 江苏鲁汶仪器股份有限公司 | 一种腔室的清洗方法 |
CN114242553A (zh) * | 2021-12-15 | 2022-03-25 | 华虹半导体(无锡)有限公司 | Hdpcvd工艺设备的处理方法 |
CN114242553B (zh) * | 2021-12-15 | 2024-05-24 | 华虹半导体(无锡)有限公司 | Hdpcvd工艺设备的处理方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100572595C (zh) | 2009-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110431661B (zh) | 用于用非晶硅膜对高深宽比沟槽进行间隙填充的两步工艺 | |
CN100572595C (zh) | 避免反应室粒子污染的化学气相沉积方法 | |
US6143128A (en) | Apparatus for preparing and metallizing high aspect ratio silicon semiconductor device contacts to reduce the resistivity thereof | |
US6283060B1 (en) | Plasma CVD apparatus | |
KR101548381B1 (ko) | 손상 없는 갭 충진을 활성화하는 보호 층 | |
TWI508181B (zh) | 高遷移率單塊p-i-n二極體 | |
EP0630990B1 (en) | Method of limiting sticking of body to a susceptor in a deposition treatment | |
KR100497778B1 (ko) | 유도결합 플라즈마 화학증착법 | |
KR100903484B1 (ko) | 실리콘 함유 절연막을 형성하는 cvd 방법 및 장치 | |
US8381677B2 (en) | Prevention of film deposition on PECVD process chamber wall | |
US6149730A (en) | Apparatus for forming films of a semiconductor device, a method of manufacturing a semiconductor device, and a method of forming thin films of a semiconductor | |
US20150179426A1 (en) | A-si seasoning effect to improve sin run-to-run uniformity | |
US20020068458A1 (en) | Method for integrated in-situ cleaning and susequent atomic layer deposition within a single processing chamber | |
US20050136660A1 (en) | Method of forming titanium film by CVD | |
WO2005101100A2 (en) | Method and apparatus for in-situ film stack processing | |
TW201437416A (zh) | 低收縮介電薄膜 | |
TW200814157A (en) | Overall defect reduction for PECVD films | |
US20090071404A1 (en) | Method of forming titanium film by CVD | |
US20220189777A1 (en) | Film formation method and film formation apparatus | |
US20030216006A1 (en) | Method of improving HDP fill process | |
KR20160083049A (ko) | 산화물-실리콘 스택을 위한 접착 개선들 | |
CN114908331B (zh) | 无定形碳薄膜的沉积方法 | |
JPH1064896A (ja) | キャリアガスとしてヘリウムを用いた誘電性フィルムの形成方法および該フィルムを形成するための装置 | |
WO2002000968A1 (en) | A method for manufacturing a susceptor, a susceptor thus obtained and its application | |
JP3961247B2 (ja) | プラズマ処理方法、プラズマ処理装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |