CN1860564A

CN1860564A - 电感元件及其制造方法

Info

Publication number: CN1860564A
Application number: CNA200580001119XA
Authority: CN
Inventors: 石本仁; 松谷伸哉
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-07-15
Filing date: 2005-07-01
Publication date: 2006-11-08
Anticipated expiration: 2025-07-01
Also published as: CN100568413C; US20070030108A1; JP2006032587A; US7403091B2; WO2006008939A1

Abstract

包括线圈(1)以及将第一金属层(4)、第一金属磁体层(5)、含铜的氧化物的中间层(6)和第二金属磁体层(7)层叠于基材(3)的至少一个面上的多层磁体层(2)的电感元件，第一和第二金属磁体层(5)和(7)含Fe、Ni或Co中的至少一种，且中间层(6)由电阻率此第一和第二金属磁体层(5)和(7)高的材料形成。由于此结构，可提供用于高频波段的量产性优异的小型薄型的电感元件。

Description

电感元件及其制造方法

技术领域

本发明涉及用于移动电话等的电源电路的电感元件以及其制造方法。

背景技术

以往的该种电感元件应小型化和薄形化的要求通常具有平面型的元件结构，且减小厚度的要求越来越高。

近而，为对应开关频率移位到高频范围有必要减小涡流，所以作为解决方法，公知的方法是形成磁体层和绝缘层的层叠结构。这些技术已在特开平9-55316号公报公开。

图9是所述公报公开的现有技术的电感元件的结构的示意图。在图9中，电感元件具有：由含Fe的磁体层和由电阻率高于该磁体的正电阻率元素氮化物构成的绝缘层所构成的层叠膜；以及把磁场施加到磁体层的线圈导体部。即，是由通过成膜工艺形成的磁体层111、AIN等的绝缘层112和平面线圈部113层叠的结构。

但是，为了保证电源电路所必需的电感值有必要增加磁体层的层数或者把每个磁体层的膜厚作得更厚。在现有技术的形成方法中，因为有必要采用使用诸如蒸镀和溅射等的真空设施的成膜工艺，所以设备投资高且从生产率方面也难以量产。

发明内容

为了解决现有技术的问题，本发明的目的是提供一种适宜以低廉设备量产小型薄型的电感元件及其制造方法。

本发明是一种电感元件，其包括线圈、第一金属层、第一金属磁体层、含铜的氧化物的中间层和第二金属磁体层层叠于基材的至少一个面的多层磁体层。而且第一和第二金属磁体层含Fe、Ni和Co中的至少一种，且中间层是由电阻率比第一和第二金属磁体层高的材料所构成。

附图说明

图1是本发明实施例1电感元件的立体图。

图2是本发明实施例1电感元件的多层磁体层的放大断面图。

图3是本发明实施例2电感元件的立体图。

图4是本发明实施例2电感元件的断面图。

图5是本发明实施例2电感元件的多层磁体层的放大断面图。

图6本发明实施例3电感元件的断面图。

图7是本发明实施例3电感元件的多层磁体层的放大断面图。

图8是本发明实施例4的多层磁体层的放大断面图。

图9是以往的电感元件的分解立体图。

附图编号说明

1、11 线圈

2、22、23、24 多层磁体层

3 基材

4 第一金属层

5 第一金属磁体层

6 中间层

7 第二金属磁体层

8 绝缘层

9 第二金属层

10a、10b 端子部

12 线圈绝缘部

13 第3金属层

15 通孔电极

16 通孔部

具体实施方式

(实施例1)

以下，参照附图说明本发明实施例1的电感元件及其制造方法。

图1是本发明实施例1电感元件。图2是图1所示电感元件的多层磁体层2的放大断面图。

在图1中，线圈1是由使用铜或银等高导电率材料的被覆导线等卷绕于多层磁体层2的表面形成的。绕的数目不限于图1所示的四匝。

另外，根据需要，可以采用绝缘树脂材料等被覆于多层磁体层2的表面的方式设绝缘层8。当把电感元件安装于安装基板的情况下，该绝缘层8防止电路短路。作为绝缘层8的材料，优选环氧树脂、硅树脂、丙烯酸树脂或这些的混合物等的有机树脂材料。还有，为了提高耐热性和机械强度还可以混入无机填充剂。

参照图2说明多层磁体层2的结构。

在图2中，具有导电性的第一金属层4形成于片状基材片3的至少一个面上。第一金属磁体层5层叠于该第一金属层4之上。进而，含有铜的氧化物的中间层6层叠于该第一金属磁体层5之上。然后，第二金属磁体层7层叠于中间层6之上。由此构成由这些层叠体形成的多层磁体层2。

设计成多层磁体层2的这一结构后，所有步骤就可以以镀敷工艺形成。这一点尤其可以通过设含铜的氧化物的中间层6而实现。含铜的氧化物的中间层6的特点是电阻率高于第一和第二金属磁体层5和7、且镀膜可形成于其表面。例如Cu₂O可以被用于中间层6。Cu₂O可通过电镀方法制膜。然后，第二金属磁体层7可用电镀制膜方法形成于该Cu₂O之上。这样，第一金属层4形成于第一金属磁体层5的下层，含氧化铜的中间层6形成于第二金属磁体层7的下层，这样，所有步骤里都能用镀敷工艺制膜。尤其是可以电镀工艺用于从磁特性的要求来看需要相当的膜厚的第一金属磁体层5和第二金属磁体层7的制膜，所以可以实现适于以廉价设备进行量产的生产工艺。

还有，优选第一金属层4和含氧化铜的中间层6的厚度设计为较薄。因此，任何一种制造方法对生产率的影响小。

以下说明形成多层磁体层2的方法。

首先，准备片状基材3。该基材3的材料可以适当选用满足电感元件的形状、强度、成本和可靠性要求的任何无机材料、有机材料或金属材料等。第一金属层4通过电镀或无电电镀等形成于该基材3的至少一个面上。还有，如果基材3是金属材料则基材3也可作为第一金属层4，所以结构可简化。另外第一金属层4是为了易于以电镀方法形成第一金属磁体层5而设的，所以优选导电性优异的Cu等的金属。进而，考虑到磁特性，优选具有磁性的Fe、Ni或Co。因此，当使用Cu等无磁性金属时，优选第一金属层4的厚度薄。

然后，第一金属磁体层5通过电镀形成于第一金属层4上。考虑到磁通密度和磁损，作为该第一金属磁体层5的材料优选含Fe、Ni和Co中的至少一种的金属磁性材料。

其后，含铜的氧化物的中间层6形成于第一金属磁体层5之上。中间层6设为使第一金属磁体层5与第二金属磁体层7相分隔。中间层6的电阻率比第一和第二金属磁体层5和7的电阻率高，从而可截断流经第一金属磁体层5与第二金属磁体层7的涡流。进而，通过使中间层6中含有铜的氧化物并在该铜的氧化物上优化镀液，就可以以电镀法形成第二金属磁体层7。所以至少在中间层6的表层有铜的氧化物即可。作为中间层6中所含的铜的氧化物，考虑制膜速度和膜质的均匀性，Cu₂O更合适。

优选中间层6的厚度较薄。例如，即使在扼流线圈等流过30A的电流中间层6的厚度只要有1μm就可完全发挥其作用。

具有这样结构的层叠体作为多层磁体层2，根据需要用硅树脂、环氧树脂等的绝缘层8被覆于多层磁体层2的表面以进行绝缘化处理。然后，如图1所示，用被覆铜线等形成线圈1使之可作为电感元件。

还有，以上以层叠在基材3上一个面的层叠构造说明了多层磁体层2的结构。也可以制成设于基材3的两面的多层磁体层2。可以从电磁性能、形状或成本等的观点适当地选择。例如，整个磁体层的厚度大则可以制成大电感量的电感元件，在磁体层的总厚度一定的情况下增加磁体层的层数则可制成高频性能好的电感元件。另外，使用任何方式层叠的多层磁体层2都可获得相同的效果。

另外，由于第一金属磁体层5或第二金属磁体层7的主要成分含Fe、Ni或Co中的至少一种所以可以实现对应大电流的高饱和磁通密度和高导磁率的多层磁体层2。作为这些金属磁性材料，可以使用Fe-Mn系列、Fe-Al系列、Fe-Si-Al系列等的磁合金。另外，多层磁体层2的第一或第二金属磁体层5和7的组成不必相同。只要主要成分含有Fe、Ni和Co中至少一种就可达到该效果。

另外，由于中间层6的电阻率值高于第一和第二金属磁体层5和7，所以可以有效发挥截止跨越第一金属磁体层5和第二金属磁体层7的涡流的效果。当中间层6与第一和第二金属磁体层5和7的电阻率值的比大于等于10³时，该效果更显著。

另外，由于中间层6中至少含有的铜的氧化物，所以提高了中间层6与第二金属磁体层7的附着性。例如，现发现即使在第二金属磁体层7的厚度为10至20μm的情况下仍可达到良好的附着性。

另外，相对多层磁体层2总厚度的中间层6所占的比例越大，则所述电感元件的电感值越小。因此，优选中间层6厚度薄于第一和第二金属磁体层5和7的厚度。

另外，以中间层6和第二金属磁体层7的层叠体为基片该层叠体层叠2层或2层以上，则可获得具有更大电感量且高频性能更优异的电感元件。

通过具有上述结构的电感元件，可通过镀敷工艺连续形成多层磁体层2。从而可以提供一种不用蒸镀或溅射装等的昂贵设备而适于以廉价设备作量产的小型薄型的电感元件。

另外，采用蒸镀或溅射的现有技术的薄膜工艺形成磁体层的情况下成膜速度低，考虑到附着强度难以形成很厚的磁体层。但是，本发明的构成却可以容易地形成10到20μm的金属磁体层，于是可以得到具有大电感值的电感元件。

以下说明该电感元件的制造方法。

图1和图2所示的电感元件的制造方法可以通过下列制造过程制造。

首先，准备例如厚度是20μm的聚酰亚胺膜作为基材3。通过无电电镀把厚度为0.5μm的Ni作为第一金属层4形成于基材3的一面。其次，通过电镀把厚度为20μm的Fe-Ni合金作为第一金属磁体层5形成于第一金属层4之上。其次，通过电解电镀把氧化亚铜作为中间层6形成于第一金属磁体层5之上。

其次，通过电镀在该中间层6之上形成作为第二金属磁体层7的厚度为20μm的Fe-Ni合金的步骤可以制造多层磁体层2。

还有，通过重复中间层6和第二金属磁体层7的成膜过程可制造多层化的多层磁体层2。

其后，根据需要，环氧树脂等作为绝缘层8被覆于多层磁体层2的表面后，通过径为200μm的铜线绕预定的匝数，就可以制造如图1所示的电感元件。

如上所述，所有的步骤里都不用蒸镀或溅射等需要昂贵设备的薄膜工艺，可以通过比较廉价的镀膜装制造。

如上所述，按照本发明的电感元件及其制造方法，可以提供一种在以廉价设备作大量方面占优势的小型薄型电感元件及其制造方法。

(实施例2)

以下，参照附图说明本发明实施例2的电感元件及其制造方法。

图3是本发明实施例2电感元件的立体图。图4是图3中4-4部分的断面图。另外，图5是本发明实施例2的电感元件的多层磁体层22的放大断面图。

在图3和图4中，线圈11设为内于线圈绝缘部12中。设该线圈绝缘部12是为了防止线圈11短路。

在由树脂膜等形成的线圈绝缘部12上，以镀敷工艺等例如铜或银等的高导电率材料通过图案形成线圈11。另外，线圈11上段的线从在电感元件一方的侧面的端子部10b开始向芯部螺旋状地绕制而形成。而且，在中心部线圈11上段的线通过通孔电极15转移到线圈11下段的线。线圈的下段的线向设在另一方的侧面的端子部10a成展开的螺旋状卷绕而形成。

在此，线圈11的上段线与线圈11的下段线的绕线方向相同。所以，线圈11上段线和下段线的磁通不会抵消，电流从线圈11上段线通过通孔电极15流向下段线，由此可实现大的电感值。

作为形成线圈11的其他方法，可铜线加工后或薄板状的金属板加工后埋设于线圈绝缘部12而形成线圈部。还有，线圈11的厚度(截面面积)因所用的电子设备而不同，但为了对应大电流，应该至少是10μm或更大的厚度。另外，线圈11可以不同于图4所示的两段，可以是一段或三段或更多。

如上所述，线圈11的上面和下面形成有多层磁体层22。通过在两个面上设多层磁体层22可实现更大的电感值。

绝缘层8的作用是保证绝缘性，所以至少被覆多层磁体层22的表层即可。在电感元件安装于安装电路板等的情况下，绝缘层8防止短路。另外，考虑到生产效率，绝缘层8优选由环氧树脂、硅树脂或丙烯酸树脂等的有机树脂材料构成。

通过此结构，可以抑制在多层磁体层22的厚度方向上所产生的涡流。因此，可以抑制来自电感元件的热量，从而可以增大电感值。通过线圈11作成平板状可以进一步实现电感元件的薄型化。另外，通过把线圈11制成多段，则即使薄形化也可充分实现电感值大的电感元件。

线圈11可以通过镀铜或银等形成。另外，线圈11具有四边形截面，因此可以得到具有高填充系数的薄型线圈11。

尤其是，通过所述布图技术可在平面上形成精细的电极图案，因此，可以得到比实施例1的结构更薄的电感元件。

以下参照图5说明本发明实施例2电感元件的多层磁体层22的结构。

图5中的层叠体的基本结构与实施例1的电感元件的多层磁体层2基本相同，不同点在于设有第二金属层9。借助例如NaBH₄等的还原剂中间层6中所含的铜的氧化物还原，可以还原中间层6的表面。然后，通过析出金属铜则可以便利且和廉价地形成第二金属层9。还有，作为还原剂可以使用例如DMAB、LiAlH₄等的还原剂。

通过设第二金属层9不仅提高第二金属磁体层7的均质性和成膜速度，而且可以提高中间层6与第二金属磁体层7之间的附着性。

还有，通过中间层6、第二金属层9和第二金属磁体层7的层叠体层叠两层或更多层来构成多层磁体层22，则可进一步增加电感值。进而，在基材3的两面上设层叠膜则能得到更大电感值的电感元件。还有，不论多层磁体层22如何层叠，只要结构相同都可达到同样的效果。

另外，在实施例2中，第一和第二金属磁体层5和7主要成分含有Fe，Ni和Co中的至少一种，则可以获得具有高饱和磁通密度和高导磁率的磁体层。另外，构成多层磁体层22的第一和第二金属磁体层5和7不必相同，只要主要成分包含Fe、Ni和Co中的至少一种则可以达到该效果。

以下说明如上构成的本发明实施例2的电感元件的制造方法。

可用以下制造过程制造本发明实施例2的电感元件的线圈11。首先，在聚酰亚胺膜等的基板上形成用于形成线圈11的下段的线圈布图的抗蚀膜。然后，在该基板上，通过镀敷工艺铜或银等的具有高导电率的金属以数十微米厚度形成线圈11的下段的线圈布图。其后，在形成了线圈11的下段的线圈布图的基板上，再次设抗蚀膜。而后通过刻蚀等在形成通孔电极15的位进行开孔加工。而后，形成用于形成线圈11的上段的线圈布图的抗蚀膜。然后，在形成有该抗蚀膜的基板上以镀敷工艺铜或银等的金属以数十微米的厚度形成线圈11的上段的线圈布图。然后，被覆上段的线圈布图。通过上述步骤可以制成如图4所示的片状线圈11。

其后，在如上所述而形成的片状线圈11上形成多层磁体层22。制造多层磁体层22的基本步骤与实施例1所示的步骤基本相同。差别是在中间层6之上设了第二金属层9。因此，到中间层6为止的制造步骤与实施例1的相同，所以在此省略说明。

形成图5所示的中间层6后通过用NaBH₄等的还原剂还原至少中间层6的表面而形成作为第二金属层9的金属铜。其后，用电镀工艺在第二金属层9之上形成第二金属磁体层7。通过如此设第二金属层9，不仅第二金属磁体层7的膜质形成均匀而且加快了成膜速度。另外，由于此结构，可以用尺寸大的基材3高效地制造本发明的电感元件。

进而，通过中间层6、第二金属层9和第二金属磁体层7的层叠体根据需要层叠成两层或更多层的步骤，可提供制造具有大电感值的电感元件的方法。另外，层叠膜形成于基材3两面上的多层磁体层22也可同样制造。

还有，第二金属层9也可以通过镀敷工艺形成。即使多层磁体层22以异于上述的方式层叠，只要结构相同都可达到同样的效果。

如上所述，通过本发明实施例2的电感元件的结构，可以提供这样的电感元件，即，即使工作在高频范围由涡流导致的损耗也小，且附着性高，即使形成为小型薄型化仍具有充分大的电感值，且在大量生产方面占优势。

(实施例3)

以下，参照附图说明本发明实施例3的电感元件及其制造方法。

图6是本发明实施例3的电感元件的断面图。图7是本发明实施例3的电感元件的多层磁体层的放大断面图。

由于图6和图7中的线圈11的结构和形成方法与实施例2的相同，所以在此省略说明。与实施例2的图4的差别是：在线圈11的芯部设通孔部16。另外，多层磁体层23设于该通孔部16的内壁。所以，分别设于线圈11的上下面的多层磁体层23通过设于通孔部16内壁的多层磁体层23连接。

由于此结构，不仅磁隙消失而且磁漏进一步减少。进而，可得到具有大电感量的电感元件。还有，图6中该通孔部16的间隙以绝缘层8填充。然而，也可以以磁体填充，磁特性进一步改善。

另外，绝缘层8设于多层磁体层23的表面。设绝缘层8是为了防止短路，优选无机材料、有机材料及它们的化合物。

另外，由于可以通过镀敷工艺一次性地形成多层磁体层23，所以提供了大量生产方面占优势的电感元件。例如，以溅射和蒸镀方式等难以多层磁体层23形成于径是1mm或更小、且深度是0.1mm或更深的通孔部16。然而，使用镀敷工艺则易于形成电感元件。

参照图7详细说明本发明实施例3的电感元件的多层磁体层23的结构。

在图7中，本发明实施例3的电感元件的多层磁体层23的基本结构与以实施例1说明的结构基本相同，因此在此只说明不同点。在实施例3的电感元件的多层磁体层23中，第三金属层13设于第一金属磁体层5之上。由于这一结构可提高第一金属磁体层5与中间层6的附着性。

现说明其作用。例如，在第一金属磁体层5上形成Fe-Ni合金膜时，会有极其少量的铁的氧化物析出于该第一金属磁体层5的表面。该铁的氧化物的产生有时会导致与形成于第一金属磁体层5之上的中间层6的附着性恶化。与此相对，通过镀敷工艺镍等作为第三金属层13形成时，铁的氧化物被还原成金属铁。提高了第一金属磁体层5与第三金属层13之间的附着性，还可提高与在其上形成的中间层6的附着性。

另外，通过第三金属层13与中间层6与第二金属磁体层7形成的层叠体层叠两层或更多层能增大电感值。

以下说明如上构成的电感元件的制造方法。

实施例3的电感元件的制造方法的基本步骤与实施例2的基本相同。因此只说明不同点。

在形成实施例2里的片状线圈11之后，通过穿孔器或激光加工等的方法的开孔加工通孔部16形成于线圈11的芯部。另外，多层磁体层23设于线圈11的上面和下面时，多层磁体层23也形成于通孔部16的内壁。通过多层磁体层23形成于通孔部16的内壁，可形成线圈11的上面和下面成为一体的多层磁体层23。

另外，在第一金属磁体层5之上的第三金属层13是在金属磁体层5之上由铜或镍等通过镀敷工艺制膜而形成。还有，其他制造方法与实施例2的相同。

如上所述，由实施例3的电感元件制造方法可制造出小型薄型且在附着性优异的电感元件。

(实施例4)

以下，参照附图说明本发明实施例4的电感元件及其制造方法。

图8是本发明实施例4电感元件的多层磁体层24的放大断面图。实施例4的电感元件的基本结构与实施例3的电感元件的基本相同，差别在于多层磁体层24的层叠体结构。在图8中，与图7的多层磁体层23的差异点在于在中间层6上还备第二金属层9。

由于此结构，可以得到第一金属磁体层5、中间层6和第二金属磁体层7之间的附着力优异的多层磁体层24，可以提供小型薄型且稳定性优异的电感元件。

另外，通过第三金属层13、中间层6、第二金属层9和第二金属磁体层7所形成的层叠体层叠成两层或更多层来构成多层磁体层24，能得到具有更大电感值的电感元件。

实施例2和3说明的制造过程作组合，便可以得到具有所述结构的电感元件的制造方法。

工业应用

如上所说明，本发明的电感元件即使在高频范围运行其涡流导致的损耗也较小，多层磁体层里的磁体层与中间层的附着性较高。而且，通过该量产性优异的电感元件的制造方法可制造可靠性高，即使小型薄型化也具有充足的电感量的电感元件。因此，本发明可应用于例如移动电话等的电话电路所使用的电感元件。

Claims

1.一种电感元件，包括：

线圈；以及

第一金属层、第一金属磁体层、含铜的氧化物的中间层和第二金属磁体层层叠在基材之上的多层磁体层，

所述第一和第二金属磁体层含Fe、Ni或Co中的至少一种，

所述中间层由电阻率高于所述第一和所述第二金属磁体层的材料形成。

2.根据权利要求1所述的电感元件，其中，

所述多层磁体层`所述中间层和所述第二金属磁体层的层叠体层叠两层或更多层。

3.根据权利要求1所述的电感元件，其中，

所述第一金属层含Fe、Ni或Co中的至少一种。

4.根据权利要求1所述的电感元件，其中，

所述多层磁体层在所述中间层与所述第二金属磁体层之间还包括第二金属层。

5.根据权利要求4所述的电感元件，其中，

所述多层磁体层所述中间层、所述第二金属层和所述第二金属磁体层的层叠体层叠两层或更多层。

6.根据权利要求4所述的电感元件，其中，

所述第一金属层和所述第二金属层含Fe、Ni或Co中的至少一种。

7.根据权利要求1所述的电感元件，其中，

所述多层磁体层在所述第一金属磁体层和所述中间层之间还包括第三金属层。

8.根据权利要求7所述的电感元件，其中，

所述多层磁体层所述第三金属层、所述中间层和所述第二金属磁体层的层叠体层叠两层或更多层。

9.根据权利要求7所述的电感元件，其中，

所述多层磁体层在所述中间层和所述第二金属磁体层之间还包括第二金属层。

10.根据权利要求9所述的电感元件，其中，

所述多层磁体层所述第三金属层、所述中间层、所述第二金属层和所述第二金属磁体层的层叠体层叠两层或更多层。

11.根据权利要求7至10中的任一权利要求所述的电感元件，其中，

所述第一金属层、所述第二金属层和所述第三金属层包含Fe、Ni或Co中的至少一种。

12.根据权利要求1、4、7或9中的任一权利要求所述的电感元件，其中，

还包括形成于所述线圈芯部的通孔部，

所述多层磁体层连续地设置于所述通孔部内壁和所述线圈的上面及下面。

13.根据权利要求1、4、7或9中的任一权利要求所述的电感元件，其中，

所述中间层所含铜的氧化物是Cu₂O。

14.根据权利要求1、4、7或9中的任一权利要求的电感元件，其中，

所述多层磁体层的最外面由绝缘层被覆。

15.根据权利要求1、4、7或9中的任一权利要求所述的电感元件，其中，

所述基材和所述第一金属层由同一金属制成。

16.一种制造电感元件的方法，包括：

形成多层体磁体层的步骤，该步骤中实施：在基材上形成第一金属层的步骤，在所述第一金属层之上形成第一金属磁体层的步骤，在所述第一金属磁体层之上形成含有铜的氧化物的中间层的步骤，在所述中间层之上形成第二金属磁体层的步骤；和

形成线圈的步骤。

17.根据权利要求16所述的电感元件制造方法，其中，

在所述中间层之上形成第二金属磁体层的步骤是在所述中间层之上形成第二金属层之后、在所述第二金属层之上形成第二金属磁体层的步骤。

18.根据权利要求16或17中的任一权利要求所述的电感元件制造方法，其中，

在所述第一金属磁体层之上形成含铜的氧化物的中间层的步骤是在所述第一金属磁体层之上形成第三金属层之后，在所述第三金属层之上形成所述中间层的步骤。

19.根据权利要求16所述的电感元件制造方法，其中，

在基材之上通过镀敷工艺形成第一金属层的方法是镀敷工艺。

20.根据权利要求16所述的电感元件制造方法，其中，

在第一金属层之上通过镀敷工艺形成第一金属磁体层的方法是镀敷工艺。

21.根据权利要求16所述的电感元件制造方法，其中，

在所述第一金属磁体层上形成含铜的氧化物的中间层的方法是镀敷工艺。

22.根据权利要求16所述的电感元件制造方法，其中，

在所述中间层之上形成第二金属磁体层的方法是镀敷工艺。

23.根据权利要求17所述的电感元件制造方法，其中，

在所述中间层之上形成所述第二金属层的方法是还原所述中间层的方法。