CN1855720A - 输出阻抗可变电路 - Google Patents

Abstract

本发明提供一种输出阻抗可变电路，能够按照挠性印刷布线基板(FPC)的电感值、电容值，从光电检测器IC(PDIC)的外部调整与FPC连接的PDIC的输出阻抗，以抑制峰化的产生而不使所需要的信号带宽变窄。被PDIC(1)利用光电转换而转换成电压的信号，从输出电路(3)的输出连接到场效应晶体管(FET)(4)的漏极，且FET(4)的源极与输出端子(7)相连接。输出端子(7)的信号通过由线圈(5)和电容(6)构成的FPC(2)的等效电路输入到主体的信号处理基板。FET(4)的栅极与可变电压源(VR)连接。虽然因FPC(2)的电感成分和电容成分而会产生峰化，但通过对可变电压源(VR)施加电压、将FET(4)的栅极电压值调整为最佳值，能够利用FET(4)的导通电阻来抑制峰化。

Description

输出阻抗可变电路

技术领域

本发明涉及用于在光学地记录/再现信息的装置中调整光电检测器IC的输出阻抗的输出阻抗可变电路。

背景技术

在光盘装置、光磁盘装置等光学地记录/再现信息的装置中，将来自盘的反射光转换为电信号的光拾取器(optical pickup)，主要由以下部分构成：使光会聚的透镜；将光信号转换为电压的作为半导体装置的光电检测器IC(PDIC：Photo Detector IC)；以及从PDIC连接到主体的信号处理基板的挠性印刷布线基板(FPC：Flexible PrintedCircuit Board)。

PDIC的输出经由FPC输入到主体的信号处理基板。这里，FPC可用由线圈和电容构成的等效电路来表示。因此，信号处理基板的输入频率特性中出现FPC的由线圈和电容构成的电路的传递特性所引起的峰化(peaking)。该峰化通过PDIC内部的寄生元件、公共阻抗等进入PDIC的内部电路，成为使PDIC的频率特性变化或使PDIC内部的运算放大器振荡的原因。

已知有为了使放大器的频率特性可变，而按照控制信号使峰化电路与该放大器电连接或断开的晶体管开关电路(参照专利文献1)。

[专利文献1]日本特开昭62-264721号公报

发明内容

为了防止峰化，考虑在PDIC的内部附加输出电阻。即，根据连接于PDIC的FPC的线圈和电容的值，对输出电阻的电阻值进行最佳设计，使得不出现峰化。

然而，当由于光拾取器的新开发等，FPC的长度发生变化时，FPC的电感值、电容值将发生变化，用以往的电阻值将再次发生峰化、或信号处理基板的输入频率特性下降，从而使信号带宽内的电平下降。

另外，如果将PDIC的输出电阻附加到FPC侧，则存在如下问题：光拾取器本身的成本增加，且由于FPC部件数量的增加而使光拾取器本身的尺寸变大。

本发明的目的在于，能够按照FPC的电感值、电容值，从PDIC的外部调整与FPC连接的PDIC的输出阻抗，使得抑制峰化的产生而不使所需要的信号带宽变窄。

为了达到上述目的，本发明的技术方案是一种在PDIC的输出电路与该PDIC的输出端子之间插入阻抗可变电路的结构。阻抗可变电路，既可以是调整场效应晶体管(FET：Field Effect Transistor)的导通电阻的电路，也可以是将分别内置了电阻的多个开关电路并联或串联连接而成的电路，另外还可以是调整1个或多个双极晶体管的发射极电阻的电路。

根据本发明，能够从PDIC的外部按照FPC的电感值、电容值将PDIC的输出阻抗调整为最佳值，以抑制峰化的产生而不使所需要的信号带宽变窄。

附图说明

图1是表示本发明的输出阻抗可变电路的实施例1的电路图。

图2是在图1的输出阻抗可变电路中改变了FET的导通电阻时的频率特性图。

图3是表示本发明的输出阻抗可变电路的实施例2的电路图。

图4是表示本发明的输出阻抗可变电路的实施例3的电路图。

图5是表示本发明的输出阻抗可变电路的实施例4的电路图。

图6是表示本发明的输出阻抗可变电路的实施例5的电路图。

图7是表示本发明的输出阻抗可变电路的实施例6的电路图。

具体实施方式

下面将根据附图详细说明本发明的实施例。

[实施例1]

图1表示本发明的输出阻抗可变电路的实施例1。在图1中，标号1表示PDIC整体，标号2表示FPC等效电路，标号3表示PDIC1内部的输出电路，标号4表示FET，标号5表示将FPC2的电感成分集总常数化(lumped constant)后的线圈，标号6表示将FPC2的电容成分集总常数化后的电容，标号7表示PDIC1的输出端子，标号VR表示可变电压源，标号OUT表示FPC2的输出端子。

用图1的PDIC1进行光/电压转换。被转换成电压的信号从输出电路3的输出连接到FET4的漏极，FET4的源极与输出端子7相连接。输出端子7的信号通过由线圈5和电容6构成的FPC2输入到主体的信号处理基板。FET4的栅极与可变电压源VR相连接。由FPC2的电感成分的线圈5和作为电容成分的电容6，在FPC2中产生峰化。设线圈5的电感值为L，电容6的电容值为C时，峰化的频率f为：

$f=1/\left(2\mathrm{\π}\sqrt{(L\×C)}\right)$

因此，对可变电压源VR施加电压，并对FET4的栅极施加电压，使FET4导通。此时FET4的漏极与源极间产生FET4的导通电阻，利用该导通电阻能够减少由线圈5和电容6产生的峰化量。这可理解为是因为FET4的导通电阻和电容6组成了滤波电路。调整FET4的栅极电压使FET4的导通电阻为最佳值，从而能够抑制峰化的产生而不使信号带宽变窄。

图2是关于图1所示的结构的频率特性的仿真结果的一例，表示使图1的线圈5的电感值为300nH、电容6的电容值为30pF，使FET4的导通电阻为0Ω、120Ω、240Ω时的频率特性。FET4的导通电阻为0Ω时产生了尖峰，而导通电阻为120Ω时尖峰消失。FET4的导通电阻为240Ω时频率特性降低，信号的带宽变窄了，可知120Ω是最佳值。当FPC2的长度变化时，只要调整可变电压源VR的电压值以使FET4的导通电阻为最佳值即可。

[实施例2]

图3表示本发明的输出阻抗可变电路的实施例2。在图3中，标号11、12表示FET，标号13、14表示电阻，标号15、16表示开关电路，标号SW1、SW2表示使FET11、FET12导通或截止的开关端子上的信号。

在输出电路3和输出端子7之间并联连接有开关电路15和开关电路16，所述开关电路15中在FET11的漏极与源极之间并联连接有电阻13，所述开关电路16中在FET12的漏极与源极之间并联连接有电阻14。对SW1和SW2进行操作使FET11、FET12导通或截止，从而能够消除由线圈5和电容6产生的峰化。

例如，设图3的线圈5的电感值为300nH，电容6的电容值为30pF，电阻13、14的电阻值为240Ω。为了消除FPC2的峰化，通过使SW1和SW2为“L”，FET11和FET12截止，输出电路3与输出端子7之间的合成阻抗成为将电阻13和电阻14并联连接后的电阻值，输出阻抗为120Ω。由此可知具有与实施例1同等的效果。当FPC2的长度改变时，只要改变两开关电路15、16中的要导通的FET的数量即可。

在图3中，说明了将两个开关电路15、16并联连接的情况，也可以将3个或3个以上的开关电路并联连接。

[实施例3]

图4表示本发明的输出阻抗可变电路的实施例3。在图4中，标号21、22表示FET，标号23、24表示电阻，标号25、26表示开关电路，标号SW3、SW4表示使FET21、FET22导通或截止的开关端子上的信号。

在输出电路3和输出端子7之间串联连接有开关电路25和开关电路26，所述开关电路25中在FET2 1的漏极与源极之间并联连接有电阻23，所述开关电路26中在FET22的漏极与源极之间并联连接有电阻24。对SW3和SW4进行操作使FET21、FET22导通或截止，从而能够消除由线圈5和电容6产生的峰化。

例如，设图4的线圈5的电感值为300nH，电容6的电容值为30pF，电阻23、24的电阻值为120Ω。为了消除FPC2的峰化，通过使SW3为“H”、SW4为“L”，FET21导通、FET22截止，输出电路3与输出端子7之间的合成阻抗为电阻24的电阻值，输出阻抗为120Ω。由此可知具有与实施例1同等的效果。当FPC2的长度改变时，只要改变两开关电路25、26中的要导通的FET的数量即可。

在图4中，说明了将两个开关电路25、26串联连接的情况，但也可以将3个或3个以上的开关电路串联连接。

[实施例4]

图5表示本发明的输出阻抗可变电路的实施例4。在图5中，标号3 1表示NPN晶体管，标号32表示可变电流源，标号33、34表示NPN晶体管，标号35、36、37表示电阻，标号Vcc表示电源电压源，标号VR表示可变电压源。

在PDIC1中，输出电路3的输出输入到NPN晶体管31的基极，该NPN晶体管31的发射极与可变电流源32和输出端子7连接。即，由NPN晶体管31和可变电流源32构成了射极输出电路。如果调整可变电流源32的电流值使得NPN晶体管31的发射极电阻成为最佳，则能够抑制FPC2的峰化。

具体来讲，用电阻37和电阻36的合成电阻值除从可变电压源VR的电压值减去NPN晶体管34的基极与发射极间电压VBE的值后的电压值，求取电流I0。由NPN晶体管33、34和电阻35、36构成电流镜电路，由电阻36与电阻35的电阻值的比确定电流I1，该电流I1成为NPN晶体管31的发射极电流。即，只要通过调节可变电压源VR的电压值来调整电流I1使得NPN晶体管31的发射极电阻成为最佳即可。

例如，设电阻35、36、37为1kΩ，NPN晶体管33、34的VBE为0.7V，VR为1.2V时，I0为：

I0＝(1.2V-0.7V)/(1KΩ+1kΩ)＝250μA。因为电阻35和电阻36分别为1kΩ，所以电流镜比为1∶1，I1也为250μA。结果，NPN晶体管31的发射极有250μA的电流流入，因此如果使线圈5的电感值为300nH，电容6的电容值为30pF，则NPN晶体管31的发射极电阻成为104Ω。由此可知具有与实施例1同等的效果。

当FPC2的线圈5和电容6的值变更、FPC2的峰化位置和峰化量发生了变化时，通过改变可变电压源VR的电压使NPN晶体管31的发射极电阻为最佳，能够消除峰化。

在图5中，由NPN晶体管31构成了射极输出电路，但用PNP晶体管也能取得同样的效果。

[实施例5]

图6表示本发明的输出阻抗可变电路的实施例5。在图6中，标号41、43表示NPN晶体管，标号42、44表示PNP晶体管，标号45、46表示可变电流源。

输出电路3的输出连接到NPN晶体管4 1的发射极和PNP晶体管42的发射极，NPN晶体管41的集电极、基极与可变电流源45和NPN晶体管43的基极连接。PNP晶体管42的集电极、基极与可变电流源46和PNP晶体管44的基极连接，NPN晶体管43的发射极和PNP晶体管44的发射极与输出端子7连接。调整可变电流源45、46的电流值使得NPN晶体管43的发射极电阻和PNP晶体管44的发射极电阻的合成电阻为最佳，从而能够抑制FPC2的峰化。

例如，设图6的线圈5的电感值为300nH，电容6的电容值为30pF，NPN晶体管41、43为相同的晶体管，PNP晶体管42、44为相同的晶体管，可变电流源45、46的电流值分别为125μA，则NPN晶体管43的发射极有125μA的电流流入，发射极电阻为208Ω，PNP晶体管44的发射极有125μA的电流流入，发射极电阻为208Ω。由此，端子7的输出阻抗为NPN晶体管43的发射极电阻和PNP晶体管44的发射极电阻的并联合成电阻，因此为104Ω。由此可知具有与实施例1等同的效果。

[实施例6]

图7表示本发明的输出阻抗可变电路的实施例6。在图7中，标号51、54表PNP晶体管，标号52、53表示NPN晶体管，标号55、56表示可变电流源。

输出电路3的输出连接到PNP晶体管51的基极和NPN晶体管52的基极，PNP晶体管51的发射极与可变电流源56和NPN晶体管53的基极连接，NPN晶体管52的发射极与可变电流源55和PNP晶体管54的基极连接。PNP晶体管54的发射极和NPN晶体管53的发射极，与输出端子7连接。调整可变电流源55、56的电流值使得NPN晶体管53的发射极电阻和PNP晶体管54的发射极电阻的合成电阻成为最佳，能够抑制FPC2的峰化。

例如，设图7的线圈5的电感值为300nH，电容6的电容值为30pF，PNP晶体管51、54为相同的晶体管，NPN晶体管52、53为相同的晶体管，可变电流源55、56的电流值分别为125μA，则NPN晶体管53的发射极有125μA的电流流入，发射极电阻为208Ω，PNP晶体管54的发射极有125μA的电流流入，发射极电阻为208Ω。由此，端子7的输出阻抗为NPN晶体管53的发射极电阻和PNP晶体管54的发射极电阻的并联合成电阻，因此为104Ω。由此可知具有与实施例1同等的效果。

本发明的输出阻抗可变电路，作为抑制由连接在PDIC上的任意的FPC的电感成分和电容成分产生的峰化的装置很有用。

Claims (7)

1.一种输出阻抗可变电路，用于在光学地记录/再现信息的装置中，调整具有连接于挠性印刷布线基板的输出端子的光电检测器IC的输出阻抗，以抑制峰化的产生而不使所需要的信号带宽变窄，所述输出阻抗可变电路的特征在于，包括：

上述光电检测器IC的输出电路；

设置在上述输出电路的输出与上述输出端子之间的阻抗可变电路。

2.根据权利要求1所述的输出阻抗可变电路，其特征在于：

上述阻抗可变电路包括场效应晶体管，该场效应晶体管具有与上述输出电路的输出连接的漏极、与上述输出端子连接的源极、以及与可变电压源连接的栅极，

通过上述场效应晶体管的栅极电压值，调整上述场效应晶体管的导通电阻。

3.根据权利要求1所述的输出阻抗可变电路，其特征在于：

上述阻抗可变电路具有多个相互并联连接的开关电路，

上述多个开关电路分别包括：

场效应晶体管，具有与上述输出电路的输出连接的漏极、与上述输出端子连接的源极、与单独的开关端子连接的栅极；和

并联连接在上述场效应晶体管的漏极与源极之间的电阻；

通过上述各开关端子上的信号，调整上述多个开关电路中导通的场效应晶体管的数量。

4.根据权利要求1所述的输出阻抗可变电路，其特征在于：

上述阻抗可变电路具有多个相互串联连接的开关电路，

上述多个开关电路分别包括：

场效应晶体管，具有依次串联连接在上述输出电路的输出与上述输出端子之间的漏极和源极、以及与单独的开关端子连接的栅极；和

并联连接在上述场效应晶体管的漏极与源极之间的电阻；

通过上述各开关端子上的信号，调整上述多个开关电路中导通的场效应晶体管的数量。

5.根据权利要求1所述的输出阻抗可变电路，其特征在于：

上述阻抗可变电路包括：

双极晶体管，具有与上述输出电路的输出连接的基极和与上述输出端子连接的发射极；和

可变电流源，与上述双极晶体管的发射极连接；

通过上述可变电流源的电流值，调整上述双极晶体管的发射极电阻。

6.根据权利要求1所述的输出阻抗可变电路，其特征在于：

上述阻抗可变电路包括：

第1NPN晶体管，具有与上述输出电路的输出连接的发射极、以及与第1可变电流源连接的集电极和基极；

第1PNP晶体管，具有与上述输出电路的输出连接的发射极、以及与第2可变电流源连接的集电极和基极；

第2NPN晶体管，具有与上述第1NPN晶体管的基极连接的基极、以及与上述输出端子连接的发射极；以及

第2PNP晶体管，具有与第1PNP晶体管的基极连接的基极、以及与上述输出端子连接的发射极；

通过上述第1和第2可变电流源的电流值，调整上述第2NPN晶体管和上述第2PNP晶体管的各个发射极电阻的合成电阻。

7.根据权利要求1所述的输出阻抗可变电路，其特征在于：

上述阻抗可变电路包括：

第1PNP晶体管，具有与上述输出电路的输出连接的基极、以及与第1可变电流源连接的发射极；

第1NPN晶体管，具有与上述输出电路的输出连接的基极、以及与第2可变电流源连接的发射极；

第2NPN晶体管，具有与第1PNP晶体管的发射极连接的基极、以及与上述输出端子连接的发射极；以及

第2PNP晶体管，具有与第1NPN晶体管的发射极连接的基极、以及与上述输出端子连接的发射极；

通过上述第1和第2可变电流源的电流值，调整上述第2NPN晶体管和上述第2PNP晶体管的各个发射极电阻的合成电阻。

Images