CN1848397A - 评价用晶片,评价方法及半导体装置制作方法 - Google Patents

评价用晶片,评价方法及半导体装置制作方法 Download PDF

Info

Publication number
CN1848397A
CN1848397A CNA2006100714581A CN200610071458A CN1848397A CN 1848397 A CN1848397 A CN 1848397A CN A2006100714581 A CNA2006100714581 A CN A2006100714581A CN 200610071458 A CN200610071458 A CN 200610071458A CN 1848397 A CN1848397 A CN 1848397A
Authority
CN
China
Prior art keywords
wafer
evaluation
injection rate
ion injection
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100714581A
Other languages
English (en)
Other versions
CN100479126C (zh
Inventor
小国干典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of CN1848397A publication Critical patent/CN1848397A/zh
Application granted granted Critical
Publication of CN100479126C publication Critical patent/CN100479126C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及评价用晶片，离子注入量分布评价方法，以及制作半导体装置方法。使用晶片2，在该晶片2的整个主表面，以等密度分布配置多个具有相同的杂质浓度的评价用晶体管形成区域4，在所述晶片2的评价用晶体管形成区域4进行阈值电压控制用杂质注入，作为成为评价对象的杂质注入，在各评价用晶体管形成区域4形成相同结构的评价用晶体管，测定所述评价用晶体管的阈值电压，根据所述评价用晶体管的阈值电压分布，评价所述晶片的主表面内的杂质浓度分布。不限制离子注入量，能详细评价半导体晶片面内的离子注入量分布。

Description

评价用晶片，评价方法及半导体装置制作方法
技术领域
本发明涉及评价用或检验用晶片(wafer)，更具体地说，涉及离子注入量分布评价用晶片，离子注入量分布评价方法，以及制作半导体装置方法，用于评价当向半导体晶片注入离子时所发生的面内离子注入量分布偏差。
背景技术
为了缩小半导体芯片尺寸，制作利用模拟特性的制品，减小对半导体晶片面内的微小区域的离子注入量偏差，很重要。作为测定半导体晶片面内的离子注入量分布(杂质浓度分布)的方法，可以列举例如利用片电阻的方法，例如特开平10-172917号公报(以下简记为“专利文献1”)。在该方法中，注入离子后，测定片电阻，根据该片电阻值，计算离子注入量。
但是，为了测定片电阻，注入密度必须为1.0×1012ions/cm2以上，当注入密度比1.0×1012ions/cm2小的场合，不能测定离子注入量。另外，使用该方法存在局限，所使用的片电阻测定器一般只能测定半导体晶片面内数百点，不能详细测定半导体晶片面内的离子注入量分布。
除了测定片电阻方法以外，还有利用在半导体晶片中传播的热波的方法，例如特开平5-74730号公报(以下简记为“专利文献2”)。
在该方法中，使用热波测定器，根据激光反射率的变化，测定激光照射产生的热波及电子孔穴离子波的衰减特性，能检测半导体中电气特性，热特性，以及半导体中的缺陷。通常，该利用热波的测定方法用于检验半导体基板的研磨，离子注入，干刻工艺所产生的缺陷。
当注入密度比1.0×1012ions/cm2小的场合，所述利用热波的方法也能测定离子注入量，但使用该方法存在局限，一般只能测定半导体晶片面内数百点，不能详细测定半导体晶片面内的离子注入量分布。
作为本发明的现有技术，还可以列举在注入装置侧设置用于推断注入量或均一性的检测器监视注入量或均一性的方法，例如可以参照特开昭53-116772号公报(以下简记为“专利文献3”)，特公平6-28141号公报(以下简记为“专利文献4”)。
发明内容
本发明就是为解决上述先有技术所存在的问题而提出来的，本发明的目的在于，提供离子注入量分布评价用晶片，离子注入量分布评价方法，以及制作半导体装置方法，不限制离子注入量，能详细评价半导体晶片面内的离子注入量分布。
为了实现上述目的，本发明提出以下方案：
(1)一种评价用晶片，包括：
一衬底(substrate)；
多个评价用晶体管，形成在所述衬底上，以等密度分布配置在所述晶片的整个面上。
(2)在(1)所述的评价用晶片中，其特征在于，所述评价用晶体管是MOS晶体管，检测该MOS晶体管的阈值电压。
(3)在(1)或(2)所述的评价用晶片中，其特征在于，每1cm2设置10个以上所述评价用晶体管。
(4)在(1)或(2)所述的评价用晶片中，其特征在于，每1cm2设置30个以上所述评价用晶体管。
(5)在(1)或(2)所述的评价用晶片中，其特征在于，每1cm2设置100个以上所述评价用晶体管。
(6)一种离子注入量分布评价方法，其特征在于，包括以下步骤：
提供评价用晶片，该晶片包括多个评价用晶体管，形成在一衬底上，以等密度分布配置在所述晶片的整个面上；
检测所述评价用晶体管的特性。
(7)在(6)所述的离子注入量分布评价方法中，其特征在于，所述评价用晶体管是MOS晶体管，检测该MOS晶体管的阈值电压。
(8)在(6)或(7)所述的离子注入量分布评价方法中，其特征在于，每1cm2设置10个以上所述评价用晶体管。
(9)在(6)或(7)所述的离子注入量分布评价方法中，其特征在于，每1cm2设置30个以上所述评价用晶体管。
(10)在(6)或(7)所述的离子注入量分布评价方法中，其特征在于，每1cm2设置100个以上所述评价用晶体管。
(11)在(6)或(7)所述的离子注入量分布评价方法中，其特征在于，沟道注入处理期间，使得所述评价用晶片回转。
(12)一种制作半导体装置方法，其特征在于，包括以下步骤：
提供评价用晶片，该晶片包括多个评价用晶体管，形成在一衬底上，以等密度分布配置在所述晶片的整个面上；
检测所述评价用晶体管的特性；
根据评价用晶体管特性分布的检测结果，以合适的注入量对制作中晶片各位置进行注入，使得各晶体管具有相同特性。
(13)在(12)所述的制作半导体装置方法中，其特征在于，所述评价用晶体管是MOS晶体管，检测该MOS晶体管的阈值电压。
(14)在(12)或(13)所述的制作半导体装置方法中，其特征在于，每1cm2设置10个以上所述评价用晶体管。
(15)在(12)或(13)所述的制作半导体装置方法中，其特征在于，每1cm2设置30个以上所述评价用晶体管。
(16)在(12)或(13)所述的制作半导体装置方法中，其特征在于，每1cm2设置100个以上所述评价用晶体管。
(17)在(13)所述的制作半导体装置方法中，其特征在于，根据评价用MOS晶体管的阈值电压分布的检测结果，合适的沟道注入量被注入到制作中晶片各位置，使得各MOS晶体管具有相同的阈值电压。
(18)在(13)所述的制作半导体装置方法中，其特征在于，沟道注入处理期间，使得所述评价用晶片回转。
按照本发明的评价用晶片，在晶片主表面整体，以等密度分布配置具有相同杂质浓度的多个评价用晶体管形成区域。
按照本发明的离子注入量分布评价方法，包括以下步骤：
使用晶片，例如本发明的晶片，在晶片主表面整体，以等密度分布配置具有相同杂质浓度的多个评价用晶体管形成区域；
对所述晶片的评价用晶体管形成区域，实行作为评价对象的离子注入，注入阈值电压控制用的杂质；
在各评价用晶体管形成区域形成相同结构的评价用晶体管；
测定评价用晶体管的阈值电压；
根据评价用晶体管的阈值电压分布，评价晶片的主表面内的杂质浓度分布。
因此，不使用片电阻器或热波测定器，不限制离子注入量，能评价晶片面内的离子注入量分布。并且，在晶片面内能配置多个评价用晶体管形成区域，因此，与使用片电阻器或热波测定器方法相比，能详细地评价离子注入量分布。
按照本发明的评价用晶片，离子注入量分布评价方法，以及制作半导体装置方法，若每1cm2设置10个以上所述评价用晶体管，则能测定晶片整个面的微细的离子注入量分布。若每1cm2设置30个以上所述评价用晶体管，则能更详细地测定离子注入量分布。若每1cm2设置100个以上所述评价用晶体管，则能更精密地测定离子注入量分布。
按照本发明的评价用晶片，离子注入量分布评价方法，以及制作半导体装置方法，可以变更晶片回转速度及杂质离子束扫描频率，进行测定，减小注入量分布偏差，将离子注入条件设定为合适的条件。
附图说明
图1是用于说明评价用晶片的一实施例的截面图。
图2表示在图1的评价用晶片中形成评价用晶体管的状态的截面图。
图3A-图3D表示用于说明离子注入量分布评价方法一实施例的工序截面图。
图4表示离子注入装置一例的概略构成图。
图5表示根据离子注入量分布评价方法测定的阈值电压分布图，其中，图5A表示评价用晶体管形成区域以13个/cm2密度配置，图5B表示评价用晶体管形成区域以31个/cm2密度配置，图5C表示评价用晶体管形成区域以124个/cm2密度配置。
图6表示图5的晶片中的测定位置和阈值电压关系图，其中，图6A与图5A的X-X位置对应，图6B与图5B的Y-Y位置对应，图6C与图5C的Z-Z位置对应。
图7表示使用热波测定器测定沟道掺杂注入的离子注入量分布的结果。
具体实施方式
下面，参照附图详细说明本发明实施例。在以下实施例中，虽然对构成要素，种类，组合，形状，相对配置等作了各种限定，但是，这些仅仅是例举，本发明并不局限于此。
本实施例表示的晶片不是实际用于制造半导体芯片的半导体晶片，而是用于评价半导体晶片主表面内的离子注入量分布偏差的离子注入试验用的评价用晶片。在本实施例中，作为评价对象的离子注入为晶体管的阈值电压控制用的杂质注入，以下简记为“沟道掺杂”(channel dope)。
图1是用于说明评价用晶片的一实施例的截面图。
在评价用晶片2的主表面整体，设有评价用晶体管形成区域4，以相同的杂质浓度形成，以例如13个/cm2密度配置。
在评价用晶片2的主表面整体，形成P阱(P-well)6，评价用晶体管形成区域4形成在所述P阱6中。P阱6可以在例如N型，电阻率为16～24Ω·cm的评价用晶片2的主表面整体上，在加速能50KeV，注入密度3.4×1012ions/cm2条件下注入硼形成。各评价用晶体管因LOCOS(local oxidation of silicon)氧化膜8以及在LOCOS氧化膜8下注入硼形成的场掺杂区域(field dope area)9，与其他评价用晶体管电绝缘。
图2表示在图1的评价用晶片2中形成评价用晶体管状态的截面图。
配置在评价用晶片2上的全部评价用晶体管形成区域4上形成具有相同结构的评价用晶体管。评价用晶体管由源极10a，漏极10b，沟道区域(channelarea)10c，栅极10e构成。所述源极10a及漏极10b形成在评价用晶体管形成区域4的P阱6上，互相隔开间隔形成，所述沟道区域10c形成在源极10a和漏极10b之间的接近所述P阱6表面的区域，所述栅极10e通过栅极氧化膜10d形成在沟道区域10c上。沟道区域10c是导入例如N型杂质磷，实际上降低P型杂质浓度，形成在源极10a和漏极10b之间的接近所述P阱6表面的区域。
在形成评价用晶体管的评价用晶片2的整个面上，形成由BPSG(boro-phospho silicate glass)膜等绝缘膜构成的层间绝缘膜12。在层间绝缘膜12的所定区域，与各评价用晶体管的源极10a，漏极10b，栅极10e对应，形成接触孔。在各接触孔内及层间绝缘膜12上形成金属层14a，14b，14c。金属层14a用于将所述源极10a的电位引出到外部，金属层14b用于将所述漏极10b的电位引出到外部，金属层14c用于将所述栅极10e的电位引出到外部。
参照图2和图3，说明使用图1所示评价用晶片进行离子注入量分布评价的方法。图3A-图3D表示用于说明离子注入量分布评价方法一实施例的工序截面图。
(1)在图1所示的评价用晶片2的主表面上形成例如500(埃)膜厚的栅极氧化膜10d。对评价用晶片2整个面实行沟道掺杂，作为评价对象的离子注入，形成沟道区域10c(参照图3A)。在本实施例中，以加速能为100KeV，注入密度为4.6×1011ions/cm2条件，注入作为N型杂质的磷。
上述沟道掺杂可以使用例如图4所示的离子注入装置实行。该离子注入装置设有保持评价用晶片2并使其回转的晶片台16，以及使得离子束20沿X，Y方向静电偏转的电极。当注入离子时，在使得评价用晶片2回转的状态下，使得离子束20沿X，Y方向静电偏转，在评价用晶片2表面扫描，对评价用晶片2表面整体照射离子束20，注入杂质离子。图4中，符号30表示X偏转板，符号40表示Y偏转板。
再回到图3继续说明离子注入量分布评价方法。
(2)在评价用晶片2整个面，以例如3500的膜厚形成聚硅酮膜。使用照相制版技术及蚀刻技术，制作布线图案，在各评价用晶体管形成区域4内的所定区域形成由聚硅酮构成的栅极10e(参照图3B)。
(3)对栅极10e及LOCOS氧化膜8进行掩模，向各评价用晶体管形成区域4的P阱6注入例如高浓度的磷，相对栅极10e自调整地形成源极10a和漏极10b(参照图3C)。
(4)在评价用晶片2的整个面上形成层间绝缘膜12，在与各评价用晶体管的源极10a，漏极10b，栅极10e对应的位置形成接触孔(参照图3D)。
(5)在接触孔内及层间绝缘膜12上形成金属层14a，14b，14c(参照图2)。
为了测定各评价用晶体管10的阈值电压，通过金属层14a，14b，分别对源极10a及漏极10b施加所定的一定电压，在施加该电压的状态下，通过金属层14c，对栅极10e施加栅压，测定各评价用晶体管10的阈值电压。在本实施例中，例如，使得源极10a接地，对漏极10b施加5V电压，在这种状态下，使得栅极10e的电压在0～2V范围变化，测定阈值电压。
由于阈值电压受沟道区域10c的杂质浓度影响很大，通过分别测定以等密度配置在评价用晶片整个面内的各评价用晶体管10的阈值电压，能评价沟道掺杂时的离子注入量分布。
图5表示根据离子注入量分布评价方法测定的阈值电压分布图，其中，图5A表示评价用晶体管形成区域以13个/cm2密度配置，图5B表示评价用晶体管形成区域以31个/cm2密度配置，图5C表示评价用晶体管形成区域以124个/cm2密度配置。
图6表示图5的晶片中的测定位置和阈值电压关系图，其中，图6A与图5A的X-X位置对应，图6B与图5B的Y-Y位置对应，图6C与图5C的Z-Z位置对应。在图6中，纵轴表示阈值电压(V)，横轴表示测定位置(mm)。
图7表示使用热波测定器测定离子注入量分布的结果。
与图7所示的使用热波测定器得到的离子注入量分布相比，图5详细地表示阈值电压分布，即离子注入量分布。由图5和图6可知，上述沟道掺杂时，评价用晶片2的回转速度和离子束的扫描频率局部同步，因此，评价用晶片2面内的离子注入量分布产生大的偏差。
根据该评价结果，通过调整评价用晶片2的回转速度和离子束的扫描频率，能减小评价用晶片2面内的离子注入量分布偏差。另外，根据需要，也可以调整离子注入时的加速能或注入密度。
这样，按照本发明的评价用晶片以及离子注入量分布评价方法，能详细评价半导体晶片面内的离子注入量。
再有，晶体管的阈值电压随沟道掺杂的离子注入量变化发生很大变化，因此，不限制离子注入量，能评价离子注入量分布。
由图5和图6可知，与图5A表示的测定密度(评价用晶体管形成区域的设置密度)为13个/cm2场合相比，图5B的以31个/cm2密度配置的方案能详细地测定阈值电压分布，进而能测定离子注入量分布；与图5B表示的测定密度为31个/cm2场合相比，图5C的以124个/cm2密度配置的方案能更详细地测定阈值电压分布，进而能测定离子注入量分布。
由图5A和图6A可以推断，若测定密度为10个/cm2以上，能评价离子注入量分布。由图5B和图6B可以推断，若测定密度为30个/cm2以上，能详细评价离子注入量分布。由图5C和图6C可以推断，若测定密度为100个/cm2以上，能更详细地评价离子注入量分布。
上面参照附图说明了本发明的实施例，但本发明并不局限于上述实施例。在本发明技术思想范围内可以作种种变更，它们都属于本发明的保护范围。
例如，在上述实施例中，表示测定密度为13个/cm2，31个/cm2，124个/cm2的例子，但是，在本发明的评价用晶片及离子注入量分布评价方法中，并不局限于上述数值，根据需要的离子注入量分布的详细程度，能变更测定密度。
再有，在上述实施例中，评价用晶片2的评价用晶体管形成区域4形成在P阱6上，但是，本发明并不局限于此，评价用晶体管形成区域4也可以形成在N沟中，或者也可以形成在半导体晶片本身上。另外，也可以使用P型晶片。
再有，在上述离子注入量分布评价方法实施例中，使用本发明的评价用晶片作为晶片，但是，本发明并不局限于此，本发明的离子注入量分布评价方法也可以使用形成在制品晶片中的晶体管作为评价用晶体管，评价阈值电压分布，以及沟道掺杂时的离子注入量分布。
再有，在上述离子注入量分布评价方法实施例中，使用磷作为沟道掺杂用的杂质，但是，本发明并不局限于此，也可以使用其他杂质例如硼或砷等，将其离子注入作为评价对象。
再有，在上述实施例中，成为本发明评价对象的离子注入是通过图4所示的离子注入装置实行离子注入的，但是，本发明并不局限于此，也可以使用例如能同时对多个晶片进行离子注入的离子注入装置实行离子注入。
再有，在上述实施例中，所述评价用晶体管是MOS晶体管，检测该MOS晶体管的阈值电压，但是，本发明并不局限于此，也可以使用其他型式的晶体管，也可以检测晶体管的其他特性。

Claims (18)

1.一种评价用晶片，包括：
一衬底；
多个评价用晶体管，形成在所述衬底上，以等密度分布配置在所述晶片的整个面上。
2.根据权利要求1所述的评价用晶片，其特征在于，所述评价用晶体管是MOS晶体管，检测该MOS晶体管的阈值电压。
3.根据权利要求1或2所述的评价用晶片，其特征在于，每1cm2设置10个以上所述评价用晶体管。
4.根据权利要求1或2所述的评价用晶片，其特征在于，每1cm2设置30个以上所述评价用晶体管。
5.根据权利要求1或2所述的评价用晶片，其特征在于，每1cm2设置100个以上所述评价用晶体管。
6.一种离子注入量分布评价方法，其特征在于，包括以下步骤：
提供评价用晶片，该晶片包括多个评价用晶体管，形成在一衬底上，以等密度分布配置在所述晶片的整个面上；
检测所述评价用晶体管的特性。
7.根据权利要求6所述的离子注入量分布评价方法，其特征在于，所述评价用晶体管是MOS晶体管，检测该MOS晶体管的阈值电压。
8.根据权利要求6或7所述的离子注入量分布评价方法，其特征在于，每1cm2设置10个以上所述评价用晶体管。
9.根据权利要求6或7所述的离子注入量分布评价方法，其特征在于，每1cm2设置30个以上所述评价用晶体管。
10.根据权利要求6或7所述的离子注入量分布评价方法，其特征在于，每1cm2设置100个以上所述评价用晶体管。
11.根据权利要求6或7所述的离子注入量分布评价方法，其特征在于，沟道注入处理期间，使得所述评价用晶片回转。
12.一种制作半导体装置方法，其特征在于，包括以下步骤：
提供评价用晶片，该晶片包括多个评价用晶体管，形成在一衬底上，以等密度分布配置在所述晶片的整个面上；
检测所述评价用晶体管的特性；
根据评价用晶体管特性分布的检测结果，以合适的注入量对制作中晶片各位置进行注入，使得各晶体管具有相同特性。
13.根据权利要求12所述的制作半导体装置方法，其特征在于，所述评价用晶体管是MOS晶体管，检测该MOS晶体管的阈值电压。
14.根据权利要求12或13所述的制作半导体装置方法，其特征在于，每1cm2设置10个以上所述评价用晶体管。
15.根据权利要求12或13所述的制作半导体装置方法，其特征在于，每1cm2设置30个以上所述评价用晶体管。
16.根据权利要求12或13所述的制作半导体装置方法，其特征在于，每1cm2设置100个以上所述评价用晶体管。
17.根据权利要求13所述的制作半导体装置方法，其特征在于，根据评价用MOS晶体管的阈值电压分布的检测结果，合适的沟道注入量被注入到制作中晶片各位置，使得各MOS晶体管具有相同的阈值电压。
18.根据权利要求13所述的制作半导体装置方法，其特征在于，沟道注入处理期间，使得所述评价用晶片回转。
CNB2006100714581A 2005-03-28 2006-03-28 离子注入量分布评价方法及半导体装置制作方法 Expired - Fee Related CN100479126C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005091022A JP3732220B1 (ja) 2005-03-28 2005-03-28 イオン注入量分布評価方法
JP091022/05 2005-03-28

Publications (2)

Publication Number Publication Date
CN1848397A true CN1848397A (zh) 2006-10-18
CN100479126C CN100479126C (zh) 2009-04-15

Family

ID=35781154

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100714581A Expired - Fee Related CN100479126C (zh) 2005-03-28 2006-03-28 离子注入量分布评价方法及半导体装置制作方法

Country Status (3)

Country Link
US (1) US20060214164A1 (zh)
JP (1) JP3732220B1 (zh)
CN (1) CN100479126C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839858A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 离子注入机的工艺能力的监控方法和离子注入方法
CN113228269A (zh) * 2020-08-31 2021-08-06 深圳市大疆创新科技有限公司 半导体元件、半导体元件的测试方法和设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136187B2 (en) 2013-07-12 2015-09-15 Samsung Electronics Co., Ltd. Method of adjusting a threshold voltage of a transistor in the forming of a semiconductor device including the transistor
RU174463U1 (ru) * 2017-03-17 2017-10-16 Федеральное государственное унитарное предприятие "Ростовский-на-Дону научно-исследовательский институт радиосвязи" (ФГУП "РНИИРС") Тестовый полевой транзистор Шоттки

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751393A (en) * 1986-05-16 1988-06-14 Varian Associates, Inc. Dose measurement and uniformity monitoring system for ion implantation
US6107108A (en) * 1998-08-14 2000-08-22 Taiwan Semiconductor Manufacturing Company Dosage micro uniformity measurement in ion implantation
US6555832B1 (en) * 1999-10-13 2003-04-29 Applied Materials, Inc. Determining beam alignment in ion implantation using Rutherford Back Scattering
US6470230B1 (en) * 2000-01-04 2002-10-22 Advanced Micro Devices, Inc. Supervisory method for determining optimal process targets based on product performance in microelectronic fabrication

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839858A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 离子注入机的工艺能力的监控方法和离子注入方法
CN103839858B (zh) * 2014-03-17 2017-06-16 上海华虹宏力半导体制造有限公司 离子注入机的工艺能力的监控方法和离子注入方法
CN113228269A (zh) * 2020-08-31 2021-08-06 深圳市大疆创新科技有限公司 半导体元件、半导体元件的测试方法和设备
WO2022041270A1 (zh) * 2020-08-31 2022-03-03 深圳市大疆创新科技有限公司 半导体元件、半导体元件的测试方法和设备

Also Published As

Publication number Publication date
US20060214164A1 (en) 2006-09-28
CN100479126C (zh) 2009-04-15
JP2006278406A (ja) 2006-10-12
JP3732220B1 (ja) 2006-01-05

Similar Documents

Publication Publication Date Title
CN1220273C (zh) 具有双扩散体分布的沟槽mosfet器件及制造方法
CN1282253C (zh) 具有小袋的半导体器件及其制造
CN1155764A (zh) 高压金属氧化物硅场效应晶体管(mosfet)结构及其制造方法
CN1992190A (zh) 包括可变离子注入条件的半导体工艺评估方法
CN1848397A (zh) 评价用晶片,评价方法及半导体装置制作方法
JP2008533742A (ja) 半導体ウェハ計測の装置および方法
CN1467824A (zh) 半导体器件及其制造方法
CN1941418A (zh) 存储单元以及具有该存储单元的半导体非易失性存储器的结构
CN1892997A (zh) 电特性变化较小的半导体器件的制造方法及系统
CN1745470A (zh) 检查方法、解析片的制作方法、解析方法、解析装置、soi晶片的制造方法以及soi晶片
JP5264801B2 (ja) イオン注入プロセスの制御方法及びそのシステム
CN1320622C (zh) 半导体元件及系统、晶片、晶片的用途及其测量方法
CN1777984A (zh) 半导体晶片的实时在线测试
CN103151281A (zh) 一种离子注入工艺的监测方法
CN1499601A (zh) 半导体器件的评估方法、制造方法及器件设计管理系统
CN1233024C (zh) 半导体集成电路器件的制造方法
Ott et al. Impact of doping and silicon substrate resistivity on the blistering of atomic-layer-deposited aluminium oxide
CN100590830C (zh) 提高ldd掺杂层方块电阻的测量精度的方法及结构
CN101030580A (zh) 半导体器件及其制造方法
CN1885554A (zh) 制造电子元件的方法以及电子元件
CN1889250A (zh) 利用独立的源极形成的cmos图像传感器件和方法
CN101996909B (zh) 半导体器件灰化制程的检测方法和电特性的检测方法
CN1278404C (zh) 带电量评价装置、其制造方法及带电量的评价方法
CN111460655B (zh) 重离子辐射对SiC MOSFET电学参数影响的分析方法、装置
CN116313874B (zh) 监测外延层电阻率的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090415

Termination date: 20150328

EXPY Termination of patent right or utility model