CN1840748B

CN1840748B - 金刚石衬底及其制造方法

Info

Publication number: CN1840748B
Application number: CN2006100715616A
Authority: CN
Inventors: 目黑贵一; 谷崎圭祐; 难波晓彦; 山本喜之; 今井贵浩
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2005-03-28
Filing date: 2006-03-28
Publication date: 2011-06-22
Anticipated expiration: 2026-03-28
Also published as: JP4631499B2; CN1840748A; JP2006273592A

Abstract

本发明提供了一种制造大型金刚石衬底的方法，以及通过该方法制备的适合半导体石印加工和大型光学部件、半导体材料、放热衬底、半导体晶片加工和反馈器件等的衬底。本发明的金刚石衬底的制造方法包括：制备具有包含为凹面的第一区和围绕该第一区的第二区的主表面的衬底，并在第一区上安装板厚度大于第一区的凹面深度的单晶金刚石种衬底的安装步骤；通过化学气相沉积，从单晶金刚石种衬底形成CVD金刚石层，并通过在第二区上同时形成CVD金刚石层，从而相互连接的连接步骤；和通过机械抛光，将单晶金刚石种衬底上和第二区上的CVD金刚石层都抛光至基本上平坦的抛光步骤。

Description

金刚石衬底及其制造方法

技术领域

本发明涉及一种包括金刚石单晶的衬底及其制造方法，更特别地涉及一种适合半导体石印加工、大型光学部件、半导体材料和放热衬底等的大型金刚石衬底及其制造方法。此外，本发明还涉及一种可用于半导体晶片加工等并且可用于反馈器件制备的大型导电金刚石衬底及其制造方法。

背景技术

金刚石提供了诸如高导热系数、高电子/空穴迁移率、高介电击穿场、低介电损失和宽带隙的大量优异的特性，简直像半导体材料一样。具体而言，近年来已开发了具有高频特性的电场晶体管，并希望用作功率器件半导体。金刚石具有负电子亲和力，对作为电子发射器元件的实际应用的研究正在进行中。对于光学特性，金刚石也在紫外光区(225-400nm)具有高透射率和高折射率。由于这些原因，可以期望金刚石将用作能适应日益缩短的波长与日益提高的光碟密度等的结合的拾波透镜材料。

必须有等同于其他半导体材料的大型单晶衬底，以便用金刚石作为半导体或光学材料。这是因为制造器件要求的半导体晶片加工及其设备是为数英寸直径的晶片设计的。目前，工业上发展了高温高压合成和化学气相沉积(CVD)作为获得大型金刚石单晶的方法，并且可获得(100)表面的直径约10mm的大型衬底。然而，从目前的观点看，这样也没有达到实现不小于1英寸的大直径的目的。具体而言，具有(111)表面取向的金刚石衬底，这种衬底可掺杂磷且可以容易获得n型导电性，在通过高温高压合成制造的大批生产商品中为几毫米角的尺寸，难以在化学气相沉积中制成大型衬底并保持满意的结晶度质量。相反，允许在相对大型的不均匀衬底上生长金刚石单晶的异相外延生长目前不具有足够的结晶度，其在半导体和光学用途中的实际应用有限。

为了解决这些问题，例如日本专利公布No.H8-208387公开了一种金刚石元件的实例，其通过用多晶金刚石围绕具有1mm²或更大表面的单晶金刚石而结合了具有满意结晶度的单晶金刚石和用于获得大表面积的多晶金刚石二者的优点。

日本专利公布No.H8-208387的金刚石部分主要用于传感器和光学窗等，且它必须在单晶衬底上生长高质量单晶。由于(100)单晶被用作籽晶，以便生长高质量单晶，就难以通过磷掺杂在该衬底上形成n型层。况且，在平板硅衬底上布置单晶衬底的实例中，实现足够结合力的成膜时间需要220小时，这对于生产率是一个缺陷。此外，在加工硅衬底形成凹面并将单晶金刚石衬底嵌入加工的凹穴中的实例中，硅衬底主表面的高度和单晶金刚石衬底主表面的高度相同。因为两个表面的高度相同，就不能通过抛光等完全除去单晶金刚石衬底上的化学气相沉积单晶金刚石层，也就不能暴露和利用具有满意结晶度的单晶金刚石衬底部分。

此外，日本专利公布No.H8-208387中指出的单晶金刚石衬底是室温下绝缘的IIa型和Ib型金刚石，是未掺杂的单晶金刚石，其本身不能用作半导体器件。由于示例金刚石部分基体结构的硅衬底在室温下也是绝缘的，所以不能用于传感器等中，除非除去硅衬底，并重新形成电极和导电金刚石膜。虽然例如日本专利公布No.H8-208387中解释的绝缘金刚石可通过激光切割加工，但加工速度造成了困难。此外，为了在硅衬底上布置单晶金刚石衬底，并在其上覆盖多晶金刚石，必须形成足够厚的多晶金刚石，其生产率就有困难。

发明内容

发明概述

本发明的一个目的是解决上述问题，并提供一种适合半导体石印加工、光学部件、半导体材料和放热衬底等的大型金刚石衬底及其制造方法。本发明的另一个目的是提供一种可用于半导体晶片加工等和制造反馈器件的大型导电金刚石衬底及其制造方法。

为了解决上述问题，本发明提供了以下第一个方面：

具体而言，本发明提供了一种制造金刚石衬底的方法，该方法包括：

制备具有包含凹面的第一区和围绕该第一区的第二区的主表面的衬底，并在第一区上安装板厚度大于第一区的凹面深度的单晶金刚石种衬底的安装步骤；

通过化学气相沉积在该单晶金刚石种衬底上形成CVD金刚石层，并通过在第二区上同时形成CVD金刚石层相互连接的连接步骤；和

通过机械抛光，将该单晶金刚石种衬底上的CVD金刚石层和第二区上的CVD金刚石层都抛光至基本上平坦的抛光步骤。

硅衬底或导电衬底适合作为上述具有主表面的衬底。当采用导电衬底时，通过形成具有导电性的单晶金刚石种衬底和CVD金刚石层，金刚石衬底就变得适合用于半导体器件。

另外，本发明具有以下第二个方面：

具体而言，本发明提供了一种金刚石衬底，它包含：

具有包含凹面的第一区和围绕该第一区的第二区的主表面的衬底，

在第一区上提供的板形的单晶金刚石部分，和

在第二区上提供的层形多晶金刚石部分，其中

单晶金刚石部分通过与多晶金刚石部分连接而固定在衬底上，且单晶金刚石部分和多晶金刚石部分基本上是平坦和一体的。

硅衬底或导电衬底适合作为上述具有主表面的衬底。当采用导电衬底时，通过形成具有导电性的单晶金刚石部分和多晶金刚石部分，该金刚石衬底就变得适合用于半导体器件。

下面将给出用作具有主表面的衬底的硅衬底的解释。

作为本发明衬底的典型制造方法，将单晶金刚石种衬底插入第一区中，具体说是插入硅衬底主表面的凹面中，并通过CVD金刚石层连接硅衬底和单晶金刚石种衬底。通过单晶金刚石种衬底插入硅衬底凹面中，在该主表面上形成气相CVD金刚石层。然后，分别在单晶金刚石种衬底和作为凹面周围硅衬底主表面的第二区上生长CVD金刚石层。该层在其生长时会在横向有些许分散，并嵌入硅衬底与单晶金刚石种衬底之间的间隙中。从而使两种衬底通过金刚石紧紧连接，并且可以将其表面进行机械抛光。然后，将CVD金刚石层抛光至暴露出单晶金刚石种衬底。该机械抛光表面包含单晶金刚石种衬底部分和周围的CVD金刚石部分，并且单晶种衬底部分可作为用于半导体和光学应用中的高质量单晶。根据此制造方法，金刚石单晶种衬底提供了本发明金刚石衬底的单晶金刚石部分，并且CVD金刚石层作为多晶金刚石部分。

在本发明的金刚石衬底及其制造方法中，通过使单晶金刚石种衬底的板厚度大于凹面深度，即使通过机械抛光将金刚石抛光至种衬底顶面，该种衬底都将得到支撑而不会脱落。优点是在通过化学气相沉积在种衬底上生长的金刚石层是单晶还是多晶的任何一种情况下，种衬底取向和CVD金刚石的生长条件可自由选择。当形成CVD金刚石时，即使在单晶种衬底或CVD金刚石层上由于诸如合成应力的翘曲而出现裂纹，该裂纹和应力区也可通过抛光步骤除去，可采用没有翘曲的高质量单晶种衬底区。同样，抛光后金刚石衬底表面基本上是平坦和一致的。正如下面将描述的，在本发明中，基本上平坦和一致包括在单晶金刚石种衬底周围产生微型凹槽，以及在种衬底主表面与硅衬底上金刚石层主表面间产生轻微级差。

在用于本发明的硅衬底上形成的凹面的形状在从主表面上面看时是圆形、椭圆形，或至少一个转角的两条边的延长线之间的顶角为60°或更大的角的多边形，其中，优选的是上述多边形的所有转角半径为50μm或更大。另外，如图1所示，本发明的多边形包括有些许修圆的转角的形状。同时，当从主表面上面观察时，安装在硅衬底上形成的凹面中的单晶金刚石种衬底为圆形、椭圆形，或至少一个转角的两条边的延长线之间的顶角为60°或更大的角的多边形，优选的是上述多边形的所有转角半径为50μm或更大。以和凹面形状类似的方式，本发明中的单晶金刚石种衬底包括图1所示转角略微修圆的多边形形状。

因此，在上述凹面中插入单晶金刚石种衬底时的间隙是均匀的，且在化学气相沉积期间，CVD金刚石完全覆盖该间隙，使其与单晶金刚石种衬底的连接更牢固。同样，抛光期间转角部分的脱落也被防止。

机械加工如端铣或钻孔、湿式蚀刻或干式蚀刻可优选作为在硅衬底中形成凹面的方法。机械加工或湿式蚀刻可很经济和快速地进行，干式蚀刻可制备高精度凹面形状。

所用单晶金刚石种衬底的尺寸为1mm²或更大，并具有100μm或更大的厚度。小于上述尺寸的单晶金刚石种衬底难以处理。插入单晶金刚石种衬底和加工硅衬底主表面的凹面形状也很困难。

考虑硅衬底上形成的凹面的尺寸相对于单晶金刚石种衬底的尺寸，间隙(最大圆周间隙)的量优选200μm或更小。更优选的是，该间隙为20μm或更大且100μm或更小。从而使单晶金刚石种衬底和硅衬底通过形成最薄的CVD金刚石层来连接。

当在第一区中布置单晶金刚石种衬底时，级差(这是放置后种衬底顶面与作为除凹面外的硅衬底表面的第二区表面之间的级差)的量优选为20μm或更大且300μm或更小，更优选30μm或更大且100μm或更小。通过使上述级差处于合适高度，使单晶金刚石种衬底与硅衬底主表面部分上生长的CVD金刚石之间的连接强度提高，使单晶金刚石种衬底在抛光步骤期间可以容易暴露。

另外，优选的是上述级差的量与间隙的量之间的关系，即级差量与间隙量之比为0.3或更大且120或更小。这一点在下面描述的实施例中具体解释，但通过采用硅衬底和单晶金刚石种衬底，使级差量与间隙量之比在该范围内，在后续抛光步骤中就几乎不会有任何种衬底从衬底上脱落。从而极大地提高制造过程的生产率。

用于本发明的单晶金刚石种衬底可具有取向(111)的主表面。具有(111)取向的单晶金刚石既可掺杂磷，也可掺杂硼，因此用本发明的金刚石衬底可以容易制备大型n型和p型单晶器件。因为(111)平面是最难抛光的表面，常规抛光后的(111)单晶往往不是严格地具有(111)平面的取向，并具有从(111)平面偏移几度的取向。因为对本发明的单晶金刚石种衬底的抛光在通过CVD金刚石固定种衬底周边后进行，就有可能形成比常规(111)单晶体具有的偏移更小的(111)平面。如果抛光后获得的单晶金刚石种衬底表面与(111)平面的偏移在5度以内，就能有效形成后续的磷掺杂金刚石。根据本发明的方法，完全有可能使这种偏移足够小，以满足该范围。然而，本发明中所用的单晶金刚石种衬底并不限于(111)，也可采用(100)的单晶或(110)或更大的任何高指数表面。

自然生成的单晶或通过高温高压合成或化学气相沉积获得的单晶可用作本发明中的单晶金刚石种衬底，但优选采用Ib型单晶，或更优选通过高温高压合成获得的IIa型单晶。采用这些具有良好结晶度的单晶作为种衬底，在制备半导体用金刚石衬底然后形成掺杂层时是有益的。

作为用于本发明的硅衬底，既可利用任选取向的单晶，也可利用多晶体，但优选采用具有(111)取向的主表面的单晶。如果将(111)单晶作用于单晶金刚石种衬底，则硅衬底和取向布置，以及从硅衬底主表面区域生长的化学气相沉积金刚石与单晶金刚石种衬底之间的连接特性就得到改善。

理想的是用于本发明的硅衬底具有直径2英寸或更大、厚度0.3mm或更大且5mm或更小的晶片形状。从而能提供具有大表面积并用于晶片加工的金刚石衬底。

在硅衬底和单晶金刚石种衬底上形成的CVD金刚石层是多晶金刚石，更优选的是(111)取向的金刚石。当将(111)单晶用作单晶金刚石种衬底时，将在种衬底上发生CVD金刚石的多晶化。如果此时在硅衬底上形成的金刚石为多晶，其与金刚石种衬底的连接将很牢固。如果种衬底上的CVD金刚石是(111)单晶或(111)取向的金刚石，且如果硅衬底周边的金刚石也是相同的(111)取向的金刚石，则它们都将形成牢固的连接。此外，可防止由于晶体平面的差异引起的、在随后的抛光步骤中抛光速度的不均匀(分布)，并且可以容易在整个表面上获得均匀的金刚石衬底。

这里描述的(111)取向的表面指该表面上的垂直方向平行于(111)的表面，不考虑该平面中旋转方向的一致性。用X射线衍射作为评价取向的典型方法。采用Kα辐射来自铜球的θ/2θ方法，并评价跨过2θ＝40至120°的金刚石衬底顶面，当在2θ＝43.9°附近出现的(111)衍射峰百分比大于参考金刚石粉的(111)衍射峰百分比时，可认为该表面为(111)取向。这种测定也可用除θ/20外的其他方法。

在硅衬底主表面部分上合成的CVD金刚石层的膜厚度分布优选30％或更小，更优选10％或更小。从而可期望缩短随后的抛光步骤中的抛光时间。

通过借助于诸如研磨的机械方法除去金刚石衬底背面的Si衬底部分和嵌入硅衬底凹面中的单晶金刚石种衬底，可以将该衬底用作独立类型的金刚石衬底。从而使该金刚石衬底变得更薄，并且可以容易适应常规的晶片处理。

抛光步骤后，优选的是金刚石衬底顶面(金刚石表面)和背面(硅表面)的翘曲在±10μm内。在这里，翘曲是用金刚石衬底固定和布置在平板上时表面中最大和最小点之间的差来表达的，+方向定义为凸起方向(向上凸起)。将金刚石衬底翘曲限定在上述范围内，使得在随后的半导体晶片处理等中利用容易。

抛光步骤后，第二区上的CVD金刚石层厚度优选为10μm或更大。CVD金刚石层的厚度分布优选10μm或更小。如果金刚石层的厚度小于10μm，与单晶金刚石种衬底的连接就变弱，当随后形成掺杂的金刚石层(改变温度)时，单晶金刚石种衬底在半导体晶片加工中脱落的可能性就高。如果CVD金刚石层的厚度分布大于10μm，在随后的半导体晶片加工中的表面均匀性就变差。

本发明的金刚石衬底及其制造方法的另一个特征是，单晶金刚石种衬底表面周围的凹槽可部分或全部在抛光步骤中制备。通常情况下，难以在抛光后区分金刚石衬底顶面的区域，因为单晶种衬底和周围的CVD金刚石已成为一体。例如，当在后期进行光刻处理时，难以区分这些区域，给识别出加工用于器件的区域带来麻烦。为了解决该问题，如果采用特定的抛光条件，就有可能如上所述地在单晶金刚石种衬底顶面周围产生完全或部分的凹槽。具体而言，通过改变抛光期间的载荷，并如下面描述的实施例中指出的那样适当选择，来自然形成期望尺寸的凹槽。然而，即使制备了凹槽，理想的是其深度不大于3μm，且其宽度不大于20μm。将该凹槽的尺寸限定在上述范围内可以在该衬底涂布光刻胶时防止膜厚度分布。无论这些凹槽是1个或2个或多个，产生的效果没有差别。如果形成了多个凹槽，优选的是每个凹槽的深度和宽度都在上述范围内。

抛光步骤后表面暴露的单晶金刚石种衬底与周围的CVD金刚石层之间的级差优选不大于1.2μm。单晶金刚石种衬底高于或低于周围区域时，该级差的范围相同。从而可防止涂布光刻胶时的膜厚度分布，光刻处理期间的暴露加工就能满意地进行。

单晶金刚石种衬底通过抛光后是否暴露可通过测量喇曼光谱金刚石峰的位移量和半宽度值确定。如果用Ar激光(波长514.5nm)作为喇曼激发光，单晶金刚石种衬底顶面抛光后的喇曼位移优选为1332±1cm^-1，半宽度优选不大于2.5cm^-1。单晶金刚石种衬底是否已暴露可以容易通过比较抛光步骤前后的喇曼位移和半宽度确定。然而，应用上述半宽度时该装置的波数分辨率应为1.9cm^-1。

抛光步骤后单晶金刚石种衬底顶面的表面粗糙度Ra优选为10nm或更低。该Ra可以容易通过原子力显微镜(AFM)测量。通过将表面粗糙度限定在上述范围内，随后的半导体金刚石合成和半导体晶片加工就能满意地进行。

下面解释在本发明中导电衬底作为具有主表面的衬底的应用。在这种情况下，优选的是单晶金刚石种衬底和CVD金刚石层都是导电的。

本发明通过将可用作半导体的导电单晶金刚石置于导电衬底上，并借助导电多晶金刚石固定该导电单晶金刚石，来提供了大型导电金刚石衬底。可采用该半导体衬底是因为该衬底可由所有导电材料组成，且可以容易形成器件，并通过电火花加工切割。通过采用大型导电衬底，有可能在半导体晶片加工中引入导电单晶金刚石，即半导体金刚石。此外，由于可从衬底背面接入电能，该背面位于金刚石上安装的衬底侧的反面，其优点是可简化金刚石侧的端子结构，拓宽器件应用的灵活性。

作为典型的方法，化学气相沉积被用于连接导电单晶金刚石和导电多晶金刚石，并获得本发明的金刚石衬底。用化学气相沉积，金刚石不仅向上生长，也水平生长，因此两个表面都可以容易连接。在这里，通过高温高压合成获得的两种人造导电金刚石，以及天然导电金刚石都可用作导电单晶金刚石衬底部分。该导电单晶金刚石衬底的取向优选为(100)平面、(110)平面或(111)平面的任何一个，或在偏移这些平面10或更小的范围内。通过采用这些衬底，导电部分的外延生长在随后的化学气相沉积期间变得更容易。

当通过化学气相沉积形成时，安装在导电衬底凹面中的导电单晶金刚石衬底上形成的导电金刚石可以是导电多晶金刚石，或导电单晶金刚石，即外延生长的金刚石。如果该区域是外延生长的导电单晶金刚石，该金刚石可原样用作器件。但即使它是导电多晶金刚石，该衬底也可通过蚀刻、抛光或电火花加工除去该层，并且暴露出导电单晶金刚石衬底部分，从而用作半导体器件。通过采用蚀刻或抛光使该表面的金刚石部分平整，就带来了容易适应半导体晶片加工的优点。

在本发明的金刚石衬底中，将导电单晶金刚石安装在导电衬底上形成凹面的第一区上，这必须通过与第二周边区域中提供的导电多晶金刚石连接来固定。通过在凹面中插入导电单晶金刚石，就能防止连接期间的移动，导电单晶金刚石就能紧紧固定在导电衬底上。导电衬底上有凹面的该第一区可有一个或多个位置。一个凹面中可安装一排或多排导电单晶金刚石。通过形成多个单元，一个金刚石衬底上就存在多个导电单晶金刚石区，从而提高器件的制造效率。

导电单晶金刚石的板厚度优选大于导电衬底中形成的凹面的深度。从而即使导电多晶金刚石部分的厚度较薄，也可在导电单晶金刚石和导电多晶金刚石之间产生牢固的连接。此外，当通过化学气相沉积形成导电金刚石层时，即使通过蚀刻或抛光除去了导电单晶金刚石衬底上形成的金刚石，该导电单晶金刚石衬底部分也可用于器件等中，因为导电单晶金刚石衬底仍与周围的导电多晶金刚石连接。

导电单晶金刚石部分、导电多晶金刚石部分和导电衬底的电阻率优选为1×10^-1Ω·cm或更小。通过采用低电阻金刚石和衬底，可制备高效率和节能的器件。此外，低电阻衬底容易处理，并通过电火花加工形成。

本发明的导电单晶金刚石和导电多晶金刚石优选含有一种或多种选自氢、锂、硼、氮、铝、硅、磷和硫中的元素，作为杂质。通过在金刚石中含有这些元素，金刚石就变成了半导体，并在室温下表现出导电性。更具体说，因为硼容易搀入金刚石中，并可以容易使金刚石具有低电阻，因此硼是获得本发明的金刚石衬底更合适的元素。进行高温高压合成和化学气相沉积时添加杂质元素的公知技术，以及离子注入法，都可作为将这些杂质结合入金刚石中的方法。

用于本发明的导电衬底可利用诸如金属或陶瓷的任何任选的材料，只要该材料导电即可，但优选的是含有至少一种选自硅、碳化硅、氮化硅、氮化铝和氮化硼中的材料。通过采用这些材料，就可保持其与金刚石的牢固粘合和满意的导电性，且可以使晶片加工容易。可用诸如单晶、多晶或烧结体的任何形式的这些材料作为衬底。当导电衬底的尺寸为2英寸或更大的直径和1mm或更小的厚度时，在随后的晶片加工等中就可以容易制备器件。

本发明的制造金刚石衬底的方法可采用化学气相沉积来进行形成导电金刚石部分的步骤，然后用电火花加工切割金刚石衬底。也可利用电火花加工形成金刚石表面中的不均匀度，并有助于制造器件芯片，因为可高速切割导电单晶金刚石部分。

下面概述由本发明的金刚石衬底及其制造方法带来的技术效果。

本发明的金刚石衬底及其制造方法可制造在晶片加工等中容易处理的大表面积金刚石衬底。如果采用本发明的金刚石衬底及其制造方法，大型衬底和具有导电性的高质量金刚石单晶部分就可用于半导体晶片加工等，也可用于制造反馈器件等。

附图说明

图1是已完成安装过程的实施例1的示意图。(a)是安装单晶金刚石种衬底后的顶视图。(b)是单晶金刚石种衬底转角部分的展开示意图。(c)是安装的单晶金刚石种衬底的剖面图。

图2是完成连接步骤后实施例1的剖面图。

图3是完成抛光步骤后实施例1的剖面图。

图4是完成抛光步骤后实施例1的展开示意图，它是图3中表面连接区的放大图。(a)是顶视展开示意图。(b)是剖面展开示意图。

图5是平板硅衬底上安装单晶金刚石种衬底的比较例1的示意图。

图6是硅衬底的凹面深度等于单晶金刚石种衬底板厚度的比较例2的示意图。

图7是安装过程后实施例2的示意图。

图8是完成连接过程后实施例2的剖面示意图。

图9是表示单晶金刚石种衬底相对于级差量的脱落率的实施例5的结果的图表。

图10是表示单晶金刚石种衬底相对于间隙量的脱落率的实施例6的结果的图表。

图11是表示单晶金刚石种衬底的级差量、间隙量和脱落率的实施例7的结果的图表。

图12是本发明的导电衬底的实例。(a)是该导电衬底的顶视示意图。(b)是该导电衬底的侧视示意图。

图13是导电衬底上安装的导电单晶金刚石的实例。(a)是安装的导电单晶金刚石的顶视示意图。(b)是安装的导电单晶金刚石的侧视示意图。

图14是在导电衬底和导电单晶金刚石上已形成导电多晶金刚石膜时的示意图。

图15是抛光的导电多晶金刚石的实例。(a)是该抛光的导电多晶金刚石的顶视示意图。(b)是该抛光的导电多晶金刚石的侧视示意图。

图16是由电火花加工切割的金刚石衬底的实例。

图17是在未提供凹面的导电衬底上安装了导电单晶金刚石的比较例。(a)是在未提供凹面的导电衬底上安装了导电单晶金刚石的顶视示意图。(b)是在未提供凹面的导电衬底上安装了导电单晶金刚石的侧视示意图。

图18是在未提供凹面的导电衬底上形成了导电多晶金刚石膜的比较例的侧视示意图。

图19是实施例10的侧视示意图。

图20是部分导电金刚石层已抛光的实施例10的实例。

具体实施方式

发明详述

下面将基于实施例详细描述本发明。

实施例1

本实施例的制造包括以下4个步骤。

第一个是分别制造硅衬底和单晶金刚石种衬底，在硅衬底主表面上形成凹面，并将单晶金刚石衬底安装在硅衬底主表面的凹面中的步骤(以下称为“安装步骤”)。第二个是用化学气相沉积法在单晶硅衬底主表面和单晶金刚石种衬底主表面上形成CVD金刚石层，从而相互连接的步骤(以下称为“连接步骤”)。第三个是机械抛光单晶金刚石种衬底和硅衬底主表面上生长的CVD金刚石层的步骤(以下称为“抛光步骤”)。然后第四个是评价该成品的步骤(以下称为“评价步骤”)。

<安装步骤>

安装过程示意性地显示于图1。制备的单晶金刚石种衬底1是通过高温高压合成获得的Ib型单晶金刚石；其主表面的取向是(100)；其尺寸是长度为2mm、宽度为2mm、厚度为300μm的方形；从主表面上面看的4个转角的转角半径5为50μm(图1(b))。硅衬底2是多晶体，其尺寸为2英寸直径和1mm厚度。第一区3，为凹面，在硅衬底主表面上通过立铣刀加工形成，其尺寸为2.1mm长度和2.1mm宽度。通过安装单晶金刚石种衬底，单晶金刚石种衬底与硅衬底凹面之间有50μm的间隙4(图1(a)、(b))。单晶金刚石种衬底安装后，单晶金刚石种衬底与硅衬底的主表面之间有50μm的级差6(图1(c))。

<连接步骤>

在这里，都通过用化学气相沉积法在单晶金刚石种衬底和硅衬底的主表面上形成金刚石层来连接。用公知的微波等离子体CVD形成CVD金刚石。金刚石合成条件是：甲烷流量比(甲烷流量/氢流量)为3％；硅衬底的温度为1000℃；压力为1.2×10⁴Pa；且合成时间为30小时。

形成CVD金刚石层后衬底的横截面示意性地显示于图2。硅衬底上形成的CVD金刚石层8和单晶金刚石种衬底上形成的CVD金刚石层9都是多晶体。从硅衬底主表面生长的CVD金刚石层的厚度为60±8μm，并且从单晶金刚石种衬底主表面生长的CVD金刚石层的厚度为80μm。

<抛光步骤>

用自旋转干式抛光装置对单晶金刚石种衬底和硅衬底主表面上生长的CVD金刚石层进行机械抛光。抛光载荷为5kg。抛光40小时后，暴露出单晶金刚石种衬底，并将整个表面抛光至镜面抛光。抛光后金刚石衬底的厚度为1.039至1.049mm(CVD金刚石层的厚度为39至49μm)。这种情况下衬底翘曲量为：顶面(金刚石表面)为(+)10μm凸面，背面(硅表面)为(-)10μm凹面。抛光后衬底的横截面示意性地显示于图3。图3表示单晶金刚石种衬底通过硅衬底上形成的CVD金刚石层8与硅衬底连接。

<评价步骤>

首先，用光学显微镜观察连接单晶金刚石种衬底表面和其周围的抛光CVD金刚石层的部分。图4示意地表示图3中的表面连接区10，结果观察到单晶金刚石种衬底周围的连接区中制备的双凹槽11，且该凹槽部分包围种衬底顶面(图4(a))。衬底横截面的状态示于图4(b)，作为通过原子力显微镜(AFM)评价该凹槽尺寸的结果，内凹槽深度为354nm，宽度为11μm；外凹槽深度13为2.8μm，凹槽宽度12为19μm。单晶金刚石种衬底与CVD金刚石层之间的级差14为0.6μm。单晶金刚石种衬底的顶面粗糙度按Ra计为2nm。

单晶金刚石种衬底是否通过抛光暴露由喇曼光谱测量确定。喇曼光谱装置采用Ar激光(波长514.5nm)作为激发光，并且确定CVD金刚石形成前发生的单晶金刚石种衬底的喇曼位移为1332cm^-1，半宽度为2.2cm^-1。其次，当测量<连接步骤>中在单晶金刚石种衬底上生长的CVD金刚石层的喇曼位移时，位移波数为1333.1cm^-1且半宽度为3.8cm^-1，因此在连接中观察到晶体完整性由于CVD金刚石层的多晶化而受到破坏。再者，以相同方式测量<连接步骤>后单晶金刚石种衬底顶面的喇曼位移，位移波数为1332cm^-1且半宽度为2.2cm^-1，因此确定通过抛光已除去CVD金刚石层并暴露出种衬底顶面。

在作为半导体晶片加工实例的光刻中测试这样获得的金刚石衬底。将包含重氮萘醌基光敏剂和酚醛清漆树脂的混合物的正型光刻胶旋涂在衬底表面。结果，单晶金刚石种衬底上光刻胶的膜厚度分布为0.9％。对该金刚石衬底进行暴露试验，表明可以容易实现暴露位置对准，且暴露位置在加工期间没有偏差。作为光刻胶涂层的比较例，将一个单位的用于本实施例的单晶金刚石种衬底置于原样簸动的旋涂器具中，用实施例中相同的涂布条件旋涂光刻胶。结果，单晶金刚石种衬底上光刻胶的膜厚度分布为21％，表明了本实施例中获得的金刚石衬底的优越性。

比较例1

这里将描述不在硅衬底上形成凹面的产品的实例作为比较例1。在此比较例中，采用与实施例1相同规格的单晶金刚石种衬底和硅衬底，但如图5所示，在<安装步骤>中，将单晶金刚石种衬底1原样安装在平坦表面上，而不在硅衬底2中形成凹面。<连接步骤>与实施例相同，但当进行<抛光步骤>时，单晶金刚石种衬底在抛光期间脱落。因此，这说明在硅衬底中形成凹面的优越性。

比较例2

如图6所示，现在描述当硅衬底凹面的深度与单晶金刚石种衬底的板厚度相等时的实例作为比较例2。这里，采用与实施例1相同规格的单晶金刚石种衬底和硅衬底，仅有一点差别是单晶金刚石种衬底的板厚度为250μm。<连接步骤>与实施例相同，但当进行<抛光步骤>时，单晶金刚石种衬底在该单晶金刚石种衬底上的CVD金刚石层厚度小于10μm时脱落，且该种衬底的顶面没有暴露。因此，这说明单晶金刚石种衬底板厚度必须大于硅衬底中形成的凹面的深度，且硅衬底上金刚石层的厚度必须达到10μm或更大。

实施例2

本实施例包括与实施例1相同的4个制造步骤。

<安装步骤>

图7是安装过程示意图。采用3片单晶金刚石种衬底。所有都是通过高温高压合成获得的IIa型单晶金刚石；其主表面的取向是(111)；其尺寸是直径2mm和厚100μm的碟。硅衬底2的主表面是直径2英寸和厚0.3mm的(111)单晶衬底。如图7(a)所示，通过使用掩模和高频等离子体的干式蚀刻在硅衬底主表面上形成3个包含凹面的第一区3。其形状是直径2.05mm和深70μm的圆柱形，且其相对于单晶金刚石种衬底的侧间隙为25μm。如图7(b)所示，安装单晶金刚石种衬底后，硅衬底主表面与单晶金刚石种衬底间的级差为30μm。

<连接步骤>

在这里，都通过用化学气相沉积法在单晶金刚石种衬底和硅衬底的主表面部分形成金刚石层来连接。用公知的热丝CVD形成CVD金刚石。金刚石合成条件是：甲烷流量比(甲烷流量/氢流量)为0.5％；硅衬底的温度为1050℃；压力为1.3×10⁴pa；且合成时间为30小时。

图8是形成CVD金刚石层后的示意图。硅衬底上形成的CVD金刚石层8和单晶金刚石种衬底上形成的CVD金刚石层9都是(111)取向的金刚石。从硅衬底主表面生长的CVD金刚石层的厚度为50±2.5μm，从单晶金刚石种衬底主表面生长的CVD金刚石层的厚度为60μm。

至于CVD金刚石层的取向，用扫描电子显微镜(SEM)观察其表面形状，于是确定其表面部分从三角形(111)面上形成。通过θ/2θ方法用带有铜球的X射线衍射装置测量衍射角。在约44°处，衍射角2θ是(111)衍射峰，衍射强度百分比为无规取向的金刚石粉的约1.4倍，因此证实了(111)取向的金刚石。

此外，通过光学显微镜聚焦在单晶金刚石种衬底上生长表面深度方向的几点上的同时观察晶体内部状态。如图8所示，结果证实存在单晶金刚石种衬底和邻近该单晶金刚石种衬底与其上生长的CVD金刚石层的表面边界的CVD金刚石层上产生的裂纹区15(图8)。

<抛光步骤>

按如实施例1的<抛光步骤>相同条件进行抛光，但直至单晶金刚石种衬底暴露的抛光时间为35小时。抛光后金刚石衬底的板厚度为0.31mm。衬底翘曲量为：顶面(金刚石表面)为-10μm，背面(硅表面)为+10μm。连接过程中观察到的单晶金刚石种衬底与其上生长的CVD金刚石层之间的表面边界附近存在的裂纹已完全消失，因为它们已通过抛光除去。从而获得其中单晶金刚石种衬底具有主表面(111)并被(111)取向的金刚石包围的金刚石衬底。

<评价步骤>

这里，评价单晶金刚石种衬底与从硅衬底主表面上生长的(111)取向的金刚石的连接强度。评价方法是在具有面取向(111)的单晶金刚石种衬底上固定附着棒，从上面垂直拉伸该附着棒，并且测量单晶金刚石种衬底剥离时的粘合力(连接强度)。测量结果确定粘合力为5.6kgf。

为了比较，制备单晶金刚石种衬底周围被多晶金刚石覆盖的试样。单晶金刚石种衬底和硅衬底的形状条件等与上述相同，只有金刚石形成条件通过采用实施例1中<连接步骤>的连接条件改变。此时证实单晶金刚石种衬底周围被多晶金刚石覆盖，而不被(111)取向膜覆盖。此外，测量通过实施上述相同<抛光步骤>获得的金刚石衬底的粘合力。粘合力测量结果为3.8kgf，低于其周围被(111)取向的金刚石覆盖时的值。因此，说明(111)取向的金刚石与单晶金刚石种衬底之间的连接强度优异。

为了确定暴露表面的单晶金刚石种衬底的准确表面取向，将ω扫描与X射线全反射法结合测量衬底顶面取向。结果表明单晶金刚石种衬底顶面取向在偏离(111)平面0.5°的方向上。

接着，在完成所有步骤后，在金刚石衬底上形成加有磷化氢作为杂质的CVD金刚石膜。所用气体为氢、甲烷和磷化氢，流量比分别为1百万比1000比5。膜形成期间金刚石衬底的温度为900℃，当形成膜60小时时，单晶金刚石种衬底上生长的单晶金刚石达到30μm的膜厚度。

当接着用4端子法测量单晶金刚石种衬底主表面上生长的金刚石膜的室温电阻率时，电阻率显示为2.0×10³Ω·cm。通过测量空穴确定该单晶金刚石层是n型半导体。次级离子质谱法表明金刚石中存在3×10¹⁹/cm³的磷，从而证实单晶金刚石种衬底上生长的金刚石是磷掺杂的半导体。

为了对比，在与上述相同条件下，在具有(100)的主表面取向的高温高压合成的IIa型单晶金刚石衬底上生长磷掺杂的单晶金刚石。当通过4端子法测量膜形成后表面的室温电阻率时，电阻率为1.0×10⁷Ω·cm，表明其绝缘性能。这些结果表明，本发明的金刚石衬底适合用作半导体器件。

实施例3

在本实施例中，修改<连接步骤>期间的CVD金刚石形成条件，然后描述连接和抛光后金刚石衬底的翘曲数量改变时的实施例。

<安装步骤>

按与实施例2的<安装步骤>相同的方式制备7个试样。

<连接步骤>

CVD金刚石形成条件与实施例2的<连接步骤>相同，只是硅衬底温度不同。衬底温度在800至1100℃范围内变化，各种试样形成后顶面(金刚石表面)的翘曲设定为-20至+80μm，背面(硅表面)的翘曲设定为-20至+20μm。这里，硅衬底上金刚石层的厚度分布分别在5至90μm范围内。

<抛光步骤和评价步骤>

进行实施例1相同的<抛光步骤>，测量抛光后两个表面的翘曲。此外，进行实施例1的<评价步骤>中描述的光刻胶涂布，用步进器和直线对准器测试图案形成。结果示于下表1。

表1

衬底号	顶面翘曲[μm]	背面翘曲[μm]	抛光时间[小时]	使用步进器时形成的图案	使用直线对准器时形成的图案
						i	+2.5	+0.5	98	良好	良好
ii	-1.5	+6.2	145	良好	良好
						iii	-9.9	+9.3	150	良好	良好
iv	-10.3	+11.7	178	部分缺陷	良好
						V	+9.9	-8.1	151	良好	良好

vi	+8.5	-9.6	155	良好	良好
						vii	+10.5	-10.9	189	部分缺陷	良好

表1的结果表明，当翘曲在±10μm内时，金刚石衬底既可用于步进器，也可用于直线对准器。

实施例4

本实施例将解释以下实例：修改<抛光步骤>中的抛光条件，如图4所示，从而改变顶面抛光后在单晶金刚石种衬底周围的连接区域中产生的凹槽11的凹槽宽度12，并同时改变单晶金刚石种衬底与CVD金刚石层之间的级差14。

<安装步骤>

按与实施例2的<安装步骤>相同的方式制备5个试样。

<连接步骤>

采用与实施例2相同的<连接步骤>。

<抛光步骤>

按与实施例1中的<抛光步骤>相同的方式进行抛光，对每个试样在1至9kg范围内改变抛光负载。当单晶金刚石种衬底露出顶面时完成抛光。

<评价步骤>

测量抛光完成时种衬底周边制备的凹槽的最大宽度、深度和级差；然后将试样涂布光刻胶，并通过实施例1相同的方法测量光刻胶的膜厚度分布。结果示于表2。

表2

抛光负载[kg]	凹槽深度[μm]	凹槽宽度[μm]	级差[μm]	光刻胶膜厚度分布(％)
					4至6	2.9	19.2	1.1	1.0
1至6	2.7	19.9	1.3	11
					4至8	3.2	22.1	1.0	27
5至7	3.8	19.9	1.0	13
					9	4.3	21.8	1.3	31

这表明，当抛光完成时种衬底周边制备的凹槽的最大宽度、深度和级差分别为3μm或更小、20μm或更小和1.2μm或更小时，光刻胶膜厚度分布限定在1％或更小。

实施例5

在本实施例中，将描述<安装步骤>中的级差量改变的实例。

<安装步骤>

所制备的碟形单晶金刚石种衬底是通过高温高压合成获得的Ib型单晶金刚石。其尺寸为2mm直径和在260μm至450μm之间以10μm增量变化的厚度。

硅衬底是具有主表面(111)、直径2英寸和厚度0.3mm的单晶衬底。通过使用掩模和高频等离子体的干式蚀刻在硅衬底主表面中心形成一个凹面。其形状为直径2.1mm和深度250μm的圆柱形，当在该硅衬底凹面中安装单晶金刚石种衬底时的间隙为50μm。

制备试样，使单晶金刚石种衬底的级差在10μm至4000μm之间以10μm的增量变化。对于每个级差，采用100个试样，总共4000个试样。

<连接步骤>

单晶金刚石种衬底和硅衬底的主表面通过化学气相沉积在这两个表面上形成金刚石层来连接。公知的微波等离子体CVD用于形成CVD金刚石。金刚石合成条件调节到：甲烷流量比例(甲烷流量/氢流量)为3％、硅衬底温度为1000℃、压力为1.2×10⁴pa，合成进行至膜厚度与级差的量相同为止。

硅衬底上形成的CVD金刚石层和单晶金刚石种衬底上形成的CVD金刚石层都是多晶体。

<抛光步骤>

单晶金刚石种衬底和硅衬底主表面上生长的CVD金刚石层用自旋转干式抛光装置进行机械抛光。抛光载荷为4kg。抛光至单晶金刚石种衬底暴露时为止。单晶金刚石种衬底是否暴露通过喇曼光谱测量以实施例1的<评价步骤>相同的方式确定。

改变单晶金刚石种衬底级差的量时，单晶金刚石种衬底脱落率示于图9的图表中。脱落率指10个试样中每个试样的级差量被抛光时，单晶金刚石种衬底每10个试样损失的百分比。如图9所示，当单晶金刚石种衬底的级差量为30至100μm时，单晶金刚石种衬底在抛光步骤中完全不脱落，但与上述范围的偏差增大时，单晶金刚石种衬底的损失往往逐渐增加。

级差的量改变时，单晶金刚石种衬底的脱落在抛光期间发生，表明损失对级差量的相关性。从而有可能防止单晶金刚石种衬底脱落，并提高金刚石衬底的收率。

实施例6

本实施例解释通过优化<安装步骤>中间隙的量，可以防止<抛光步骤>中单晶金刚石种衬底的脱落。

<安装步骤>

所制备的碟形单晶金刚石种衬底是通过高温高压合成获得的Ib型单晶金刚石。其尺寸为2.0mm直径和330μm厚度。

硅衬底是具有主表面(111)的单晶衬底，其尺寸为直径2英寸和厚度0.3mm。通过使用掩模和高频等离子体的干式蚀刻在硅衬底主表面中心形成一个凹面。通过在2.0mm至2.3mm间以10μm增量改变直径，制备各种形状的硅衬底。硅衬底凹面为深度250μm的圆柱体，并且将单晶金刚石种衬底安装在硅衬底凹面中。

制备间隙量从0μm至300μm以10μm增量变化的试样，对于每个间隙量，使用100个试样，共3100个试样。这里，单晶金刚石种衬底的级差量为80μm。

<连接步骤>

单晶金刚石种衬底和硅衬底的主表面通过化学气相沉积在这两个表面上形成金刚石层来连接。公知的微波等离子体CVD用于形成CVD金刚石。金刚石合成条件控制在：甲烷流量比例(甲烷流量/氢流量)为3％、硅衬底温度为1000℃和压力为1.2×10⁴pa，并且合成进行至膜厚度与级差的量相同为止，其为80μm。合成时间约27小时。硅衬底上形成的CVD金刚石层和单晶金刚石种衬底上形成的CVD金刚石层都是多晶体。

<抛光步骤>

通过与实施例5中<抛光步骤>相同的方法进行抛光，抛光至单晶金刚石种衬底暴露时为止。单晶金刚石种衬底是否已暴露通过喇曼光谱以实施例1<评价步骤>相同的方式确定。

改变间隙量时单晶金刚石种衬底的脱落率示于图10中的图表。损失率的定义与实施例5<抛光步骤>中的定义相同。如图10所示，当间隙量为0μm至200μm时，单晶金刚石种衬底在抛光步骤中完全不脱落。当间隙量大于200μm时，单晶金刚石种衬底的损失逐渐倾向于增加。

随着间隙量改变，某些单晶金刚石种衬底会在抛光期间脱落，表明损失对间隙量的相关性。从而可以防止单晶金刚石种衬底脱落，并提高金刚石衬底的收率。

实施例7

在本实施例中，级差量和间隙量在<安装步骤>中都改变，推导出单晶金刚石种衬底的级差量和间隙量间的关系，以便使单晶金刚石种衬底在<抛光步骤>中不会脱落。

<安装步骤>

硅衬底是具有主表面(111)的单晶衬底，其尺寸为直径2英寸和0.3mm厚度。通过使用掩模和高频等离子体的干式蚀刻在硅衬底主表面中心形成一个凹面。通过在2.0mm至2.3mm间以10μm增量改变直径，制备各种形状的硅衬底。

制备试样，使单晶金刚石种衬底的级差的量在10μm至200μm之间以10μm的增量变化，同样使间隙量从0μm至300μm以10μm增量变化。对于每个级差量和每个间隙量，都使用10个试样，共6200个试样。

<连接步骤>

该步骤与实施例5中的<连接步骤>相同。

<抛光步骤>

图11所示是改变级差量和间隙量时单晶金刚石种衬底的脱落率为0％的区域。脱落率的定义与实施例5相同。如图11所示，当级差量与间隙量的比值大致为0.3或更大且120或更小时，单晶金刚石种衬底通过抛光不脱落。

通过改变级差量和间隙量，某些单晶金刚石种衬底会在抛光期间脱落，表明损失对级差量和间隙量的相关性。从而可以防止单晶金刚石种衬底脱落，并提高金刚石衬底的收率。

实施例8

本实施例将描述采用在<安装步骤>中为厚板的Si衬底的金刚石衬底的制备，然后描述增加通过在最后的步骤中对该硅衬底背面进行表面研磨，使该硅衬底板的厚度变薄的步骤。于是，单独步骤变成：<安装步骤>、<连接步骤>、<抛光步骤>，最后<表面研磨步骤>。

<安装步骤>

所制备的单晶金刚石种衬底是通过高温高压合成获得的碟形Ib型单晶金刚石。其尺寸为直径2mm和厚度280μm。

硅衬底的主表面为(111)单晶衬底，其尺寸为直径1英寸和厚度3mm。通过使用高频等离子体的干式蚀刻在硅衬底主表面中形成4个凹面。

由以上，获得的单晶金刚石种衬底的级差量为80μm，间隙量为50μm。制备1个试样。

<连接步骤>

该步骤与实施例5中的<连接步骤>相同。

<抛光步骤>

通过与实施例5中<抛光步骤>相同的方法进行抛光，抛光至单晶金刚石种衬底暴露时为止。单晶金刚石种衬底是否暴露通过喇曼光谱以实施例1<评价步骤>相同的方式确定。单晶金刚石种衬底在本抛光步骤中没有脱落，并且将该金刚石衬底抛光至整个表面为镜面抛光。

<表面研磨步骤>

用表面研磨机将作为金刚石衬底背面的Si衬底部分的板厚度研磨掉2.5mm。用GC磨石作为研磨的磨石，每次研磨掉5μm，磨500次后停止表面研磨。包括CVD金刚石层的金刚石衬底的板厚度为580μm，该衬底通过减薄Si衬底容易适应于晶片加工。

实施例9

在本实施例中，将描述将其中硼掺杂的单晶硅衬底用作导电衬底21，并在其上形成导电金刚石的实例。该导电衬底21的表面取向为(100)，其尺寸为直径2英寸和厚度1mm。电阻率为9.0×10^-2Ω·cm。在该导电衬底21上形成4个凹面22，所述的4个凹面从上面时成型为圆形(图12)。凹面22的直径为2mm并且深度为0.2mm。将自然形成的IIb型导电单晶金刚石种衬底4安装在这些凹面22中(图13)。该碟形衬底24的尺寸为直径1.95mm和厚度0.25mm；电阻率为1.0×10^-2Ω·cm；主表面取向为(100)。

然后，用化学气相沉积(CVD)在该导电衬底21和导电单晶金刚石衬底24上生长导电金刚石25。用于生长的装置是公知的热丝CVD装置；所用气体为氢、甲烷和乙硼烷；相应的流量比为1百万比10,000比1。当设定热丝温度为2050℃、衬底温度为900℃，并生长金刚石60小时时，在导电衬底21和导电单晶金刚石衬底24上形成了导电多晶金刚石25的膜(图14)。导电衬底21和导电单晶金刚石衬底24上形成的导电多晶金刚石25的膜厚度为60μm，且导电衬底21背面的翘曲不大于1μm。确定导电单晶金刚石衬底24和导电衬底21已通过导电多晶金刚石25牢固连接。该金刚石衬底的电阻率为9.5×10^-2Ω·cm。

接着，将该金刚石衬底的导电多晶金刚石25侧从峰部区域机械抛光60μm。结果，获得了表面上出现导电单晶金刚石24的表面平坦的金刚石衬底，如图15所示。在这种状态下，确定导电单晶金刚石衬底24已通过导电多晶金刚石25而与导电衬底21牢固连接。

接着，当在该金刚石衬底上旋涂光刻胶时，表面上的膜厚度分布显示为1％或更小，于是证实了均匀涂层。通过在这种状态下采用接触型直线校准器，可在该导电单晶金刚石上加工1μm宽的显微结构，且可确认对半导体晶片加工的适用性。此外，如图16所示，包括导电单晶金刚石4部分的3mm直径的区域可以容易通过丝电火花加工切割掉。当在顶面和底面上通过气相沉积在该切割器件上形成钛电极时，在顶面和底面上表现出满意的欧姆特性，从而表明其反馈能力。

比较例3

下面描述利用绝缘衬底的实例作为比较例3。采用未掺杂有杂质的硅衬底作为用于安装金刚石的衬底。未掺杂有杂质的硅是本征半导体，是室温下电阻率为1.0×10⁵Ω.cm或更高的绝缘体。以图12中的相同方式在该衬底上形成凹面22。用高温高压合成获得的IIa型单晶金刚石衬底24作为单晶金刚石衬底。其尺寸和取向与实施例9相同。该单晶金刚石衬底24是室温下电阻率为1.0×10⁵Ω·cm或更高的绝缘体。

将这些衬底如图13布置，用前述实施例9中相同型号的热丝CVD装置进行金刚石的化学气相沉积。所用气体为氢气和甲烷，流量比为100比1。除气体外，膜形成条件与前述实施例9中相同，并且形成金刚石膜的结果是在硅衬底21和单晶金刚石衬底24上形成了60μm厚的多晶金刚石25。接着，用与实施例9相同的方法将金刚石侧研磨和抛光，并通过气相沉积在顶面和底面上形成钛电极，但电极间的电阻率为1.0×10⁵Ω.cm或更高，因此该器件是绝缘的。因此，表明该器件本身不能用作半导体器件。

比较例4

另外，下面描述在导电衬底21表面上安装导电单晶金刚石衬底24而不形成凹面的实例作为比较例4。在这里，除导电衬底21的凹面外，导电衬底21和导电单晶金刚石衬底24的类型、尺寸、取向和电阻率都与前述实施例9相同。这些衬底如图17所示布置，并在与前述实施例9相同条件下形成金刚石膜。结果，在导电硅衬底21和导电单晶金刚石衬底24上形成了60μm厚的导电多晶金刚石25(图18)。此时，在第二区和导电单晶金刚石衬底24上形成的导电多晶金刚石25就连接在一起，但当接着进行机械抛光时，导电单晶金刚石24分离，从而表明两个衬底间的机械连接强度不足。

实施例10

在本实施例中，将描述其中用导电碳化硅烧结体作为导电衬底21并在其上形成导电金刚石的实施例。该导电衬底21的尺寸为2英寸直径和1mm厚度。电阻率为8.0×10^-3Ω·cm。在该导电衬底21上形成4个凹面22(第一区)，其从上观看时为圆形(图12)。凹面22的直径为2mm和深度为0.2mm。

将通过高温高压合成获得的并且包含硼作为杂质的IIb型导电单晶金刚石种衬底4置于这些凹面22中(图13)。该碟形衬底的尺寸为直径1.95mm和厚度0.25mm；电阻率为8.5×10^-2Ω.cm；主表面取向为从(111)倾斜2°。

然后，用化学气相沉积(CVD)在该导电衬底21和导电单晶金刚石衬底24上生长导电金刚石。用于生长的装置是公知的微波等离子体CVD装置；所用气体为氢气、甲烷和磷化氢；相应的流量之比为1000比10比1。当导入频率2.45GHz的微波，控制导入功率为5kW、衬底温度为1000℃并且生长金刚石60小时时，在导电衬底21和导电单晶金刚石衬底24上形成60μm厚的导电金刚石26的膜(图19)。确定导电衬底21上的导电金刚石是包含磷作为杂质的多晶金刚石，而导电单晶金刚石衬底24上的导电金刚石25为含有磷作为杂质的单晶金刚石。导电衬底21背面的翘曲为1μm或更小。确定导电单晶金刚石24和26部分以及导电衬底21通过导电多晶金刚石25牢固连接。这些导电单晶金刚石24和26部分以及导电多晶金刚石25部分的电阻率为1.0×10²Ω·cm。

然后，在该金刚石衬底的导电金刚石一侧从峰部区域机械抛光55μm。结果获得顶面平坦的金刚石衬底，如图20所示。在这种状态下，确定导电单晶金刚石衬底24和26通过导电多晶金刚石25而与导电衬底21牢固连接。

然后，当在该金刚石衬底上旋涂光刻胶时，表面上的膜厚度分布显示为1％或更小，于是实了均匀涂层。通过在这种状态下采用接触型直线校准器，可在该导电单晶金刚石上加工1μm宽的显微结构，且可确认半导体晶片加工的适用性。此外，试图像实施例9那样进行相同的丝电火花加工，但电阻率太大，使该衬底不能通过电火花加工切割。于是，通过激光切割切下包括导电单晶金刚石部分的3mm直径的区域。当在顶面和底面上通过高频溅射在该切割器件上形成铝电极时，顶面和底面表现出满意的欧姆特性，从而表明其反馈能力。将该器件置于真空中，并且确定当在其背面施加200V负电压时，从导电单晶金刚石部分在100mA下发射电子。

如上所述，通过实施例中提出的方法制备的金刚石衬底显示，它们是可用于半导体晶片加工的大面积导电金刚石衬底。

Claims

1.一种制造金刚石衬底的方法，该方法包括：

制备具有包含为凹面的第一区和围绕该第一区的第二区的主表面的衬底，并在第一区上安装板厚度大于第一区的凹面深度的单晶金刚石种衬底的安装步骤；

通过化学气相沉积，从单晶金刚石种衬底形成CVD金刚石层，并通过在第二区上同时形成CVD金刚石层相互连接的连接步骤；和

通过机械抛光，将单晶金刚石种衬底上的CVD金刚石层和第二区上的CVD金刚石层都抛光至基本上平坦，并且暴露出单晶金刚石种衬底的抛光步骤。

2.根据权利要求1的制造金刚石衬底的方法，其中具有主表面的衬底为硅衬底。

3.根据权利要求2的制造金刚石衬底的方法，其中第一区的形状当从主表面上看时是圆形、椭圆形，或至少一个修圆的转角的两条边的延长线之间的顶角为60°或更大的多边形，且多边形的所有转角半径为50μm或更大。

4.根据权利要求2的制造金刚石衬底的方法，其中将安装在第一区中的单晶金刚石种衬底当从主表面上看时是圆形、椭圆形，或至少一个修圆的转角的两条边的延长线之间的顶角为60°或更大的多边形，且多边形的所有转角半径为50μm或更大。

5.根据权利要求2的制造金刚石衬底的方法，其中级差量为30μm或更大和100μm或更小，所述的级差为单晶金刚石种衬底的主表面与硅衬底的主表面间的级差。

6.根据权利要求2的制造金刚石衬底的方法，其中间隙量为200μm或更小，所述的间隙为单晶金刚石种衬底与第一区的凹面间的间隙。

7.根据权利要求2的制造金刚石衬底的方法，其中级差量与间隙量之间的关系是级差量与间隙量之比为0.3或更大且120或更小，所述的级差为单晶金刚石种衬底的主表面与硅衬底的主表面间的级差，所述的间隙为单晶金刚石种衬底与第一区的凹面间的间隙。

8.根据权利要求2的制造金刚石衬底的方法，其中单晶金刚石种衬底的主表面的平面取向为(111)。

9.根据权利要求2的制造金刚石衬底的方法，其中硅衬底主表面是平面取向为(111)的单晶。

10.根据权利要求2的制造金刚石衬底的方法，其中第二区上形成的CVD金刚石层是多晶金刚石。

11.根据权利要求2的制造金刚石衬底的方法，其中第二区上形成的CVD金刚石层是(111)取向的金刚石。

12.根据权利要求2的制造金刚石衬底的方法，其中抛光步骤后金刚石衬底顶面的翘曲在±10μm以内。

13.根据权利要求2的制造金刚石衬底的方法，其中抛光步骤后金刚石衬底背面的翘曲在±10μm以内。

14.根据权利要求2的制造金刚石衬底的方法，其中抛光步骤后第二区上的CVD金刚石层厚度为10μm或更大。

15.根据权利要求2的制造金刚石衬底的方法，其中在抛光步骤期间制备凹槽，且该凹槽围绕单晶金刚石种衬底的全部或部分表面。

16.根据权利要求15的制造金刚石衬底的方法，其中单晶金刚石种衬底周围的凹槽深度为3μm或更小，且其宽度为20μm或更小。

17.根据权利要求1的制造金刚石衬底的方法，其中具有主表面的衬底是导电衬底；单晶金刚石种衬底是导电单晶金刚石种衬底；且CVD金刚石层是导电多晶金刚石层。

18.根据权利要求1的制造金刚石衬底的方法，其中具有主表面的衬底是导电衬底；单晶金刚石种衬底是导电单晶金刚石种衬底；且CVD金刚石层是导电单晶金刚石层。

19.根据权利要求17的制造金刚石衬底的方法，其中导电衬底和导电多晶金刚石层的电阻率为1×10^-1Ω·cm或更小。

20.根据权利要求17的制造金刚石衬底的方法，其中导电单晶金刚石种衬底和导电多晶金刚石层含有作为杂质的至少一种选自氢、锂、硼、氮、铝、硅、磷和硫中的元素。

21.根据权利要求17的制造金刚石衬底的方法，其中导电衬底包含至少一种选自硅、碳化硅、氮化硅、氮化铝和氮化硼中的材料。

22.根据权利要求17的制造金刚石衬底的方法，该方法还包括：在抛光步骤后通过电火花加工切割金刚石衬底的步骤。

23.一种金刚石衬底，其包含：

具有包含为凹面的第一区和围绕该第一区的第二区的主表面的衬底，

第一区上提供的板形单晶金刚石部分，和

第二区上提供的层形多晶金刚石部分，其中

24.根据权利要求23的金刚石衬底，其中具有主表面的衬底是硅衬底。

25.根据权利要求24的金刚石衬底，其中硅衬底凹面的形状从主表面上看是圆形、椭圆形，或至少一个修圆的转角的两条边的延长线间的顶角为60°或更大的多边形，且多边形的所有转角半径为50μm或更大。

26.根据权利要求24的金刚石衬底，其中单晶金刚石部分从主表面上看是圆形、椭圆形，或至少一个修圆的转角的两条边的延长线之间的顶角为60°或更大的多边形，且多边形的所有转角半径为50μm或更大。

27.根据权利要求24的金刚石衬底，其中级差量为30μm或更大且100μm或更小，所述的级差为单晶金刚石部分的主表面与硅衬底的主表面间的级差，并且

其中间隙量为200μm或更小，所述的间隙为单晶金刚石部分与硅衬底的凹面间的间隙。

28.根据权利要求27的金刚石衬底，其中级差量与间隙量之间的关系是级差量与间隙量之比为0.3或更大且120或更小。

29.根据权利要求24的金刚石衬底，其中单晶金刚石部分的主表面的平面取向为(111)。

30.根据权利要求24的金刚石衬底，其中硅衬底的主表面是平面取向为(111)的单晶。

31.根据权利要求24的金刚石衬底，其中多晶金刚石部分是CVD金刚石。

32.根据权利要求24的金刚石衬底，其中多晶金刚石部分是(111)取向的金刚石。

33.根据权利要求24的金刚石衬底，其中金刚石衬底顶面的翘曲在±10μm以内。

34.根据权利要求24的金刚石衬底，其中金刚石衬底背面的翘曲在±10μm以内。

35.根据权利要求24的金刚石衬底，其中硅衬底上多晶金刚石部分的厚度为10μm或更大。

36.根据权利要求24的金刚石衬底，其中存在围绕全部或部分单晶金刚石部分的凹槽。

37.根据权利要求36的金刚石衬底，其中凹槽深度为3μm或更小，宽度为20μm或更小。

38.根据权利要求23的金刚石衬底，其中具有主表面的衬底是导电衬底；单晶金刚石部分是导电的；且多晶金刚石部分是导电的。

39.根据权利要求38的金刚石衬底，其中导电单晶金刚石部分包括外延生长的导电单晶金刚石层。

40.根据权利要求38的金刚石衬底，其中导电单晶金刚石部分、导电多晶金刚石部分和导电衬底的电阻率为1×10^-1Ω·cm或更小。

41.根据权利要求38的金刚石衬底，其中导电单晶金刚石部分和导电多晶金刚石部分含有作为杂质的至少一种选自氢、锂、硼、氮、铝、硅、磷和硫中的元素。

42.根据权利要求38的金刚石衬底，其中导电衬底包含至少一种选自硅、碳化硅、氮化硅、氮化铝和氮化硼中的材料。