CN1825601A - 薄膜晶体管阵列板 - Google Patents

Abstract

本发明提供一种薄膜晶体管阵列显示板，其包括：基板；形成在所述基板上的多个半导体岛；覆盖所述半导体岛的栅极绝缘层；形成在所述栅极绝缘层上的多条栅极线；连接到所述源极区且形成在所述栅极绝缘层上的多条数据线；以及连接到所述漏极区的多个像素电极。阵列的相同列中半导体之间，半导体的选定作为栅极区的部分的晶粒边界处的凸出的数目变化(不同、不相等)，其防止由泄漏电流引起的可见条纹，所述泄漏电流由所述凸出导致。所述阵列的相同列内所述半导体之间，每个半导体岛的位置变化。供选地，所述阵列的相同列中均匀定位的半导体之间，定义所述半导体岛的所述栅极区的所述栅极电极的位置变化。

Description

薄膜晶体管阵列板

技术领域

本发明涉及将多晶硅作为半导体的薄膜晶体管阵列板。

背景技术

在包括多个像素的平板显示器例如液晶显示器(LCD)或有机发光二极管显示器(OLED)中，薄膜晶体管(TFT)阵列板用作数据驱动电路的基板，其被配置来独立地驱动每个像素。

液晶显示器(LCD)包括每个提供有场生成电极(例如像素电极和公共电极)的两个板(panel)(基板)，液晶(LC)层置于其间。LCD通过向场生成电极施加电压从而产生越过LC层的电场而显示图像，所述电场控制LC层中LC分子的取向从而调节入射光的偏振(polarization)。

有机发光二极管显示器(OLED)是自发射显示装置，其通过激励发光有机材料发光而显示图像。OLED包括阳极(空穴注入电极)、阴极(电子注入电极)、以及置于其间的有机发光层。当空穴和电子注入到发光层中时，它们复合且成对湮灭而发光。

OLED的每个像素包括两个晶体管(例如驱动晶体管和开关晶体管)。用于发光的电流经驱动TFT被提供，经驱动TFT驱动的电流的量由来自相应的开关TFT的数据信号控制。

通常，TFT包括由非晶硅或结晶硅制成的半导体。因为非晶硅膜能在较低温度制造，所以非晶硅广泛用于具有低熔点玻璃的显示器中。

然而，非晶硅膜具有低的载流子迁移率，其影响膜的电流承载能力。因此非晶硅可能不适于实现显示板的高质量驱动电路。同时，多晶硅具有卓越的电场效应迁移率(electric field effect mobility)、良好的高频操作、低泄漏电流。因此，总体上，高质量驱动电路需要多晶硅。

由多晶硅制成的薄膜晶体管(TFT)的电特性受晶粒(grain)的尺寸和均匀性影响。因此，TFT的电场效应迁移率随晶粒的尺寸和均匀性的增加而增加。选定的用于形成多晶硅膜的方法会增加其晶粒的尺寸和均匀性。

准分子激光退火(ELA)和室退火(chamber annealing)是用于制造多晶硅膜的一般方法。近来，提出了导致硅晶体横向生长的连续横向固化(sequential lateral solidification，SLS)工艺。

SLS技术利用硅晶粒横向生长至液体区(liquid region)与固体区(solidregion)的边界的现象。在SLS工艺中，通过控制激光束的辐照范围和能量(例如利用光学系统和掩模选择性地干扰通过的(扫描的)激光束))，晶粒的尺寸可具有预定宽度。

连续横向固化(SLS)之后，隆起部分(protuberance)的凸出(protrusion)沿着彼此相向生长的晶粒导致的晶粒边界形成在多晶硅层的表面上。这些凸出可阻止电流的流动，且此影响能导致TFT特性的退化，从而导致显示器中的可见缺陷(例如水平条纹和垂直条纹)。

发明内容

本发明的特征是提供一种薄膜晶体管(TFT)阵列板，其具有均匀的显示质量而不考虑多晶硅层的表面上晶粒边界处的凸出的影响。

本发明提供一种薄膜晶体管(TFT)阵列板，其包括：基板；多个半导体，其形成在所述基板上且包括多个源极和漏极区、以及多个沟道区；栅极绝缘层，其覆盖所述半导体；多条栅极线，其包括交迭所述沟道区的栅极电极且形成在所述栅极绝缘层上；多条数据线，其连接到所述源极区且形成在所述栅极绝缘层上；以及多个像素电极，其连接到漏极区，其中所述半导体与所述栅极线或所述数据线以各种距离间隔开。

所述数据线与所述栅极电极之间的距离可以是一致的。

所述半导体还可包括设置在所述源极区和所述漏极区与所述沟道区之间的多个轻掺杂区，且所述半导体还包括多个凸出。形成在所述轻掺杂区上的所述凸出的数目不同。

所述半导体还可包括多个凸出，且形成在所述沟道区上的所述凸出的数目不同。

所述凸出可以以一致间距设置。

所述薄膜晶体管阵列板还可包括形成在所述基板与所述半导体之间的阻挡层。

薄膜晶体管阵列板还可包括形成在所述像素电极与所述栅极线和所述数据线之间的钝化层。

所述薄膜晶体管阵列板还可包括形成在所述栅极线与所述数据线之间的层间绝缘层、以及将所述像素电极连接到所述漏极区的多个漏极电极。

所述薄膜晶体管阵列板还可包括形成在所述像素电极上的隔离物、以及形成在所述像素电极上且设置在由所述隔离物定义的开口中的多个发光部件。

所述薄膜晶体管阵列板还可包括与所述栅极线分隔开且形成在所述基板上的多条存储电极线。

本发明提供一种薄膜晶体管阵列板，其包括：基板；多个半导体，其形成在所述基板上且包括多个源极区和漏极区、以及多个沟道区；栅极绝缘层，其覆盖所述半导体；多条栅极线，其包括交迭所述沟道区的栅极电极且形成在所述栅极绝缘层上；多条数据线，其连接到所述源极区且形成在所述栅极绝缘层上；以及多个像素电极，其连接到所述漏极区，其中所述半导体以各种距离与所述栅极电极分隔开。

所述数据线与所述半导体之间的距离可以是一致的。

所述半导体还可包括设置在所述源极区和所述漏极区与所述沟道区之间的多个轻掺杂区。

所述半导体还可包括多个凸出，且形成在所述轻掺杂区上的所述凸出的数目不同。

所述半导体还可包括多个凸出，且形成在所述沟道区上的所述凸出的数目不同。

所述凸出可以以一致间距设置。

附图说明

通过参照附图详细描述其实施例，本发明将变得更明显。

下面将参照附图更完整地描述根据本发明的实施例的薄膜阵列板，附图中示出本发明的优选实施例。然而，本发明能够以许多不同的形式实施，不应被理解为局限于这里提出的实施例。相似的附图标记始终表示相似的元件。

为清晰起见，图中层的厚度和区域被放大。相似的附图标记始终表示相似的元件。应理解，当诸如层、区域、或者基板的元件被称为在另一元件“上”时，则其可以直接在所述另一元件上或者可以存在中间元件。相反，当元件被称为“直接”在另一元件“上”时，则不存在中间元件。

附图中：

图1是根据本发明一实施例的用于LCD的TFT阵列板的布置图；

图2是图1的TFT阵列板沿剖线II-II′-II″截取的剖视图；

图3是布置图，示出半导体岛的水平和垂直轴的中心线，所述半导体岛设置在根据本发明一实施例的图1和2所示的TFT阵列板中的多个像素中；

图4是布置图，示出形成在半导体岛中的凸出与轻掺杂漏极区之间的相对位置，所述半导体岛设置在图1和2所示的TFT阵列板中多个像素中；

图5是布置图，示出形成在半导体岛中的凸出、栅极电极与沟道区之间的相对位置，所述半导体岛设置在根据本发明另一实施例的TFT阵列板中多个像素中；

图6是布置图，示出形成在半导体岛中的凸出与轻掺杂漏极区之间的相对位置，所述半导体岛设置在根据本发明再一实施例的TFT阵列板中多个像素中；

图7是根据本发明一实施例的用于OLED的TFT阵列板的布置图；以及

图8和9是图7所示的TFT阵列板分别沿剖线VIII-VIII′和IX-IX′截取的剖视图。

具体实施方式

图1是根据本发明一实施例的用于LCD的TFT阵列板的布置图；图2是图1的TFT阵列板沿剖面线II-II′和II′-II″截取的剖视图；图3是布置图，示出半导体岛的水平和垂直轴的中心线，所述半导体岛设置在根据本发明一实施例的图1和2所示的TFT阵列板中多个像素中；图4是布置图，示出形成在半导体岛中的凸出与轻掺杂漏极区之间的相对位置，所述半导体岛设置在根据本发明一实施例的图1和2的TFT阵列板中多个像素中；图5是布置图，示出形成在半导体岛中的凸出、栅极电极与沟道区之间的相对位置，所述半导体岛设置在根据本发明另一实施例的TFT阵列板中多个像素中；图6是布置图，示出形成在半导体岛中的凸出与轻掺杂漏极区之间的相对位置，所述半导体岛设置在根据本发明再一实施例的TFT阵列板中多个像素中。

优选由硅氧化物(SiO₂)或硅氮化物(SiN_x)制成的阻挡膜(blocking film)111形成在诸如透明玻璃、石英或蓝宝石的绝缘基板110上。阻挡膜111可具有多层结构。

优选由多晶硅制成的多个半导体岛151形成在阻挡膜111上。半导体岛151中的每个包括多个含N型(或P型)导电杂质(掺杂)的非本征区以及至少一个含较少导电杂质(掺杂)的本征区，且半导体岛151的两个端部具有比半导体的其它部分宽的宽度，用于与其它层连接。N型导电杂质的示例是磷(P)和砷(As)，P型导电杂质的示例是硼(B)和镓(Ga)。

关于半导体岛151，本征区包括沟道区154a和154b，非本征区包括多个重掺杂区(用作晶体管源极和漏极)153、155和(中间区)1535(通过多个轻掺杂区152a和152b与沟道区154a和154b分隔开)。这里，重掺杂区153、155和1535的数目可以改变，沟道区的数目可根据重掺杂区153、155和1535的数目而改变。

轻掺杂区152(152a、152b)与重掺杂区153和155相比具有较小的厚度和长度，并接近半导体岛151的表面设置。轻掺杂区152a和152b称为“轻掺杂漏极(LDD)区”，它们防止TFT的泄漏电流。LDD区可用基本不含杂质的偏离区(offset region)代替。

为了形成多个半导体岛151，非晶硅层形成在基板110上且然后通过连续横向固化(SLS)被结晶化，并具有如图3至6所示的以一致间隔形成在晶粒边界上的多个凸出P。在本发明的此实施例中，多个半导体岛151的中心线(XL、YL)没有对齐。也就是说，如图3所示，相邻半导体岛151的垂直中心线YL和水平中心线XL没有对齐，并且在基板110上在其阵列中随机偏移。另外，设置在LDD区152a和152b上的多个凸出P随机分布，如图4所示。

当薄膜晶体管(TFT)被关断(OFF)时，产生泄漏电流，泄漏电流的量取决于形成在半导体岛151上的凸出P的数目。形成在TFT沟道和轻掺杂区中的凸出P影响TFT的电流，且泄漏电流被改变，从而改变TFT的特性。

因此，在根据本发明的实施例中多个相应像素内半导体岛151的相对位置随机变化(偏移)从而获得每个像素中TFT的电和光学特性，由此产生具有均匀显示质量的薄膜晶体管阵列板。

由硅氧化物(SiO₂)或硅氮化物(SiN_x)制成的栅极绝缘层140(图2)在半导体岛151上且在阻挡层111上形成有数百埃的厚度。

包括多条栅极线121(124a)和多条存储电极线131的多个栅极导体形成在栅极绝缘层140上。栅极线121(124a)与半导体岛151之间的距离的变化是随机的。

用于传输栅极信号的栅极线121基本沿横向方向延伸且包括突出从而交迭半导体岛151的沟道区域154a和154b的多个栅极电极124a。每条栅极线121可包括具有大的面积用于与其它层或外部驱动电路接触的扩展端部(未示出，但类似于包括82、171、182的线端部)。栅极线121可直接连接到配置来产生栅极信号且可集成在基板110上的栅极驱动电路(未示出)。可扩展栅极电极124a从而交迭LDD区152a和152b。

栅极电极124a设置在每个像素内一致的位置处，与半导体岛151的位置的随机变化不同。

如图5和6所示，栅极电极124a与半导体岛151的交迭部分的位置变化从而产生具有均匀显示质量的薄膜晶体管阵列板。

因此，每个像素内栅极电极124a与半导体岛151的交迭部分的位置随机变化。因此，半导体岛151的交迭栅极电极124a的凸出P的数目随机变化。另外，形成在由栅极电极124a定义的沟道区154a和154b以及LDD区152a和152b上的凸出P的数目随机变化。

如图5和6所示，栅极电极124a与半导体岛151的交迭部分的位置随机改变从而随机改变形成在由(随机分布的)栅极电极124a定义的沟道区154a和154b以及LDD区152a和152b上(或内)的凸出P的数目，从而在每个像素内随机产生泄漏电流。

因此，每个像素内TFT的电和光学特性可不同地且随机地获得，从而产生具有均匀显示质量的薄膜晶体管阵列板。当栅极电极124a和124b的位置随机改变时，如图5和6所示，半导体岛151可在每个像素区(由栅极线121与数据线171的交叉(intersection)定义)内以一致位置设置。

存储电极线131被提供有预定电压例如公共电压，包括延伸至相邻栅极线121的多个存储电极137，且设置在两条相邻的栅极线121之间。

导体121和线131优选由低电阻率材料制成，所述低电阻率材料包括含Al金属例如Al和Al合金(例如Al-Nd)、含Ag金属例如Ag和Ag合金、含Cu金属例如Cu和Cu合金、含Mo金属例如Mo和Mo合金、Cr、Ti和Ta。栅极导体121、124b和线131可具有多层结构，其包括具有不同物理特性的两层膜。所述两层膜之一优选由低电阻率金属制成以减小栅极导体121和131中的信号延迟或电压降，所述低电阻率金属包括含Al金属、含Ag金属、以及含Cu金属。另一层膜优选由诸如Cr、Mo、Mo合金、Ta或Ti的材料制成，其具有与诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)的其它材料的良好的物理、化学和电接触特性。两层膜的组合的优良示例为下Cr膜和上Al-Nd合金膜、以及下Al膜和上Mo膜。

另外，(如图2所示)导体121和线131的侧面(边缘)相对于基板110的表面倾斜从而提高覆盖粘合特性。

层间绝缘层160形成在栅极导体121和131上。层间绝缘层160优选由具有良好平坦特性的光敏有机材料、诸如通过等离子体增强化学气相沉积(PECVD)形成的a-Si:C:O和a-Si:O:F的低介电绝缘材料、或者诸如硅氮化物和硅氧化物的无机材料制成。

层间绝缘层160具有多个接触孔163和165，通过所述接触孔分别暴露源极区153和漏极区155。

包括多条数据线171和多个输出电极175的多个数据导体形成在层间绝缘层160上。如图3和4所示，在每个像素中数据线171与每个半导体岛151之间的横向距离随机变化。

数据线171设置用于传输数据电压且基本沿纵向方向并交叉(越过)栅极线121地延伸。每条数据线171包括延伸从而通过接触孔163电连接到源极区153的多个输入电极173。每条数据线171包括具有大的面积用于与其它层或外部驱动电路接触的扩展端部。数据线171可直接连接到用于产生数据信号且可集成在基板110上的数据驱动电路(未示出)。存储电极137设置在数据线171之间并与之相邻。

输出电极175与输入电极173分隔开且通过接触孔165连接到漏极区155，并交迭存储电极137从而形成存储电容器。

数据导体171和175优选由难熔金属包括Cr、Mo、Ti、Ta、或者其合金制成。它们可以具有多层结构，优选包括低电阻率膜和良好接触膜。多层结构的良好示例包括Mo下层膜、Al中间膜和Mo上层膜，以及Cr下层膜和Al-Nd上层膜及Al下层膜和Mo上层膜的上述组合。

与导体121和131类似，导体171和175相对于基板110的平坦表面具有倾斜的侧面(边缘)。

钝化层180形成在导体171和175以及层间绝缘层160上。钝化层180也优选由具有良好平坦特性的光敏有机材料、诸如通过PECVD形成的a-Si:C:O和a-Si:O:F的具有低介电(4.0或更小)的绝缘材料、或者诸如硅氮化物和硅氧化物的无机材料制成。

钝化层180具有多个接触孔185和182，通过其分别暴露输出电极175和数据线171的端部。钝化层180和层间绝缘层160还可具有暴露栅极线121的端部的多个接触孔(未示出)。

多个像素电极190和多个接触辅助物82(其优选由诸如ITO或IZO的透明导体和诸如Al或Ag的不透明反射导体中的至少一种制成)形成在钝化层180上。

像素电极190通过接触孔185物理且电连接到输出电极175，使得像素电极190通过输出电极175接收来自(TFT的)漏极区155的数据电压。

接触辅助物82通过接触孔182连接到数据线171的端部。接触辅助物82保护端部179且改善端部179对外部器件的粘合。

提供以数据电压的像素电极190与设置在上板(未示出)上的公共电极(未示出)协作产生电场，该电场决定液晶层(未示出)中液晶(LC)分子的取向。

如上所述，像素电极190的像素电压由于薄膜晶体管(TFT)的泄漏电流而随机改变，使得像素的透射率是随机的。因此，具有不同泄漏电流的薄膜晶体管随机分布使得与薄膜晶体管全部具有相同的泄漏电流的情况相比像素的透射率的局部平均(local average)是均匀的。因此，由于泄漏电流导致的可见条纹被消除，由此获得均匀的显示质量。

在液晶显示器中，像素电极190和公共电极形成液晶电容器，其在TFT关断后存储所施加的电压。提供并联连接到液晶电容器的称为“存储电容器”的附加电容器以提高电压存储能力。存储电容器通过将像素电极190与存储电极133和存储线131交迭来实现。根据所需的电容的量可省略存储电极133。

像素电极190交迭栅极线121和数据线171从而增加开口率，但该交迭是可选的。

上述特征可以适于其它平板显示装置，例如图7、8和9所示的OLED。

图7是根据本发明一实施例的用于OLED的TFT阵列板的布置图；图8和9是图7所示的TFT阵列板分别沿剖面线VIII-VIII′和IX-IX′截取的剖视图。

优选由硅氧化物或硅氮化物制成的阻挡层(膜)111(图8和9)形成在优选由透明玻璃制成的绝缘基板110上。阻挡膜111可具有双层结构。

优选由多晶硅制成的多个半导体岛151a和151b形成在阻挡膜111上。半导体岛151a和151b中的每个包括含N型或P型导电杂质(掺杂剂)的非本征区以及至少一个含较少导电杂质的本征区。

在用于提供开关TFT的第一半导体岛151a中，非本征区包括第一源极区153a、中间区1535、以及第一漏极区155a，其彼此分隔开且被掺杂以N型杂质(掺杂剂)，本征区包括设置在非本征区153a、1535和155a之间的(第一)沟道区154a1和154a2的对。

在用于提供驱动TFT的第二半导体岛151b中，非本征区包括第二源极区153b和第二漏极区155b，其彼此分隔开且被掺杂以P型导电杂质，本征区包括设置在第二源极区153b与第二漏极区155b之间的沟道区154b。非本征第二源极区153b纵向延伸从而形成存储(电极)区157。

半导体岛151还可包括设置在沟道区154a1、154a2和154b与源极和漏极区153a、155a、153b和155b之间的轻掺杂区(未示出)。轻掺杂区可用基本不含杂质的偏移区代替。

供选地，根据驱动情况，第一半导体岛151a的非本征区153a和155a被掺杂以P型导电杂质，而第二半导体岛151b的非本征区153b和155b被掺杂以N型导电杂质。导电杂质可包括P型杂质例如硼(B)和镓(Ga)以及N型杂质例如磷(P)和砷(As)。

半导体岛151a和151b可由非晶硅制成。在此情况下，不存在用于改进与半导体岛151a和151b之间的接触特性的杂质区和欧姆接触。金属层可直接形成在半导体岛151a和151b上。

与上面所述类似，为了形成多个第一和第二半导体岛151a和151b，非晶层被沉积且然后通过连续横向固化(SLS)被结晶化，所得半导体岛151a和151b具有以均匀间距形成在晶粒边界处的多个凸出。

在本发明的此实施例中，相邻像素的半导体岛151a和151b的中心线不对齐。如图3所示，相邻半导体岛151a和151b的垂直中心线YL和水平中心线XL没有对齐，并且遍及整个基板110在像素内以随机变化定位。

形成在沟道内和轻掺杂区内的凸出P影响薄膜晶体管(TFT)的电流，泄漏电流受到影响，从而改变TFT的电特性。另外，LCD的光学特性通过半导体岛151a和151b内的凸出的位置和数目而改变。

优选由硅氧化物或硅氮化物制成的栅极绝缘层140形成在半导体岛151a和151b以及阻挡膜111上。

包括多条栅极线121的多个栅极导体形成在栅极绝缘层140上，栅极线121包括多个成对的第一栅极电极124a和多个第二栅极电极124b。

栅极线121传输栅极信号且基本沿横向方向延伸。每对第一栅极电极124a从栅极线121向上(纵向地)凸出且它们与第一半导体岛151a交叉(交迭)从而它们交迭第一沟道区154a1和154a2的对。每条栅极线121可包括具有大的面积用于与另一层或外部驱动电路接触的扩展端部。栅极线121可直接连接到产生栅极信号并可集成在基板110上的栅极驱动电路(未示出)。

第二栅极电极124b与栅极线121分隔开且与第二半导体岛151b交叉(交迭)从而它们交迭第二沟道区154b。第二栅极电极124b延伸从而形成与第二半导体岛151b的存储电极区157交迭的存储电极127，从而形成具有电容Cst的存储电容器。

栅极线121与半导体岛151a和151b之间的距离也随机变化。

另外，在图5和6所示的实施例中，与半导体岛151a和151b交迭的栅极电极124a和124b的位置随机变化，而半导体151a和151b的位置在每个像素内是一致的。

如果在半导体岛151a和151b的被栅极电极124a和124b交迭的部分内的凸出P的数目随机变化，则形成在沟道区154a1、154a2和154b(其由栅极电极124a定义)上的凸出P的数目随机变化。

如前面表明的，形成在沟道和轻掺杂区内的凸出P的变化的数目影响薄膜晶体管的电流，且泄漏电流被改变，从而改变TFT的电特性。另外，LCD的光学特性通过半导体岛151a和151b的凸出的随机改变的位置和数目而改变。

栅极导体121和124b优选由低电阻率材料制成，所述低电阻率材料包括含Al金属(诸如Al和Al合金(例如Al-Nd))、含Ag金属(诸如Ag和Ag合金)、以及含Cu金属(诸如Cu和Cu合金)。栅极导体121和124b可具有多层结构，该多层结构包括具有不同物理特性的两层膜。两层膜之一优选由低电阻率金属制成以减小栅极导体121和124b中的信号延迟或电压降，所述低电阻率金属包括含Al金属、含Ag金属、以及含Cu金属。另一层膜优选由诸如Cr、Mo和Mo合金、Ta或Ti的材料制成，其具有与诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)的其它材料的良好的物理、化学和电接触特性。两层膜的组合的优良示例为下Cr膜和上Al-Nd合金膜、以及下Al膜和上Mo膜。

另外，栅极导体121和124b的侧面(边缘)相对于基板110的表面倾斜，其倾斜角在约30-80度的范围。

层间绝缘膜160(图8)形成在栅极导体121和124b上。层间绝缘层160优选由具有良好平坦特性的光敏有机材料、诸如通过等离子体增强化学气相沉积(PECVD)形成的a-Si:C:O和a-Si:O:F的低介电(例如小于4.0)绝缘材料、或者诸如硅氮化物和硅氧化物的无机材料制成。

层间绝缘层160具有多个接触孔164(图7和8)，通过所述接触孔暴露第二栅极电极124b。另外，层间绝缘层160和栅极绝缘层140具有多个接触孔163a、163b、165a和165b，通过所述接触孔分别暴露源极区153a和153b以及漏极区155a和155b。

包括多条数据线171、多条驱动电压线172、以及多个第一和第二漏极电极175a和175b的多个数据导体形成在层间绝缘膜160上。

用于传输数据信号的数据线171基本沿纵向方向且交叉(越过)栅极线121延伸。每条数据线171包括多个第一源极电极173a(通过接触孔163a连接到第一源极区153a)。每条数据线171可包括具有大的面积用于与其它层或外部驱动电路接触的扩展端部(未示出)。数据线171可直接连接到用于产生数据信号且可集成在基板110上的数据驱动电路(未示出)。

驱动电压线172传输用于驱动TFT的驱动电压且基本沿纵向方向并交叉(越过)栅极线121延伸。每条电压传输线172包括从驱动电压线172延伸从而交迭且连接到第二源极区153b(通过接触孔163b)的多个第二源极电极173b。驱动电压线172交迭存储电极127，且可彼此连接。

第一漏极电极175a与数据线171和驱动电压线172分隔开。第一漏极电极175a通过接触孔165连接到第一漏极区155a(图8)，且通过接触孔164连接到第二栅极电极124b(图7、8和9)。

第二漏极电极175b(图7和9)与数据线171分隔开且与驱动电压线172分隔开，并连接到第二漏极区155b(图9)(通过接触孔165b)。

数据导体171、172、175a和175b优选由难熔金属包括Cr、Mo、Ti、Ta、或者其合金制成。它们可以具有多层结构，优选包括低电阻率膜和良好接触膜。多层结构的良好示例为包括下Cr膜和上Al(合金)膜的双层结构，下Mo(合金)膜和上Al(合金)膜的双层结构，以及下Mo膜、中间Al膜和上Mo膜的三层结构。

与栅极导体121和124b类似，导体171、172、175a和175b具有倾斜的边缘轮廓，其倾斜角在约30-80度的范围。

钝化层180形成在导体171、172、175a和175b上。钝化层180也优选由有机材料、低介电绝缘材料、或者无机材料制成。

钝化层180具有暴露第二漏极电极175b的多个接触孔185。钝化层180还可具有暴露数据线171的端部的多个接触孔(未示出)，且钝化层180和层间绝缘层160可具有暴露栅极线121的端部(未示出)的多个接触孔(未示出)。

多个像素电极190形成在钝化层180上。

像素电极190用作发光元件的阳极且它们通过接触孔185连接到第二漏极电极175b。像素电极190优选由透明导体例如ITO或IZO制成。然而，像素电极190可由不透明反射导体例如Al、Ag、Ca、Ba和Mg制成。

多个接触辅助物或连接部件(未示出)也可形成在钝化层180上，使得它们连接到栅极线121、数据线171的暴露端部(未示出)。

用于分隔OLED的像素的隔离物(partition)360(图8和9)形成在钝化层180和像素电极190上。隔离物360围绕像素电极190从而定义将用有机发光材料填充的开口。隔离物360优选由有机或无机绝缘材料制成。隔离物360优选由包括黑树脂的光敏有机材料制成。此隔离物360可起到光阻挡部件的作用且因此制造工艺可被简化。

多个发光部件370形成在像素电极190上且设置在由隔离物360定义的开口中。发光部件370优选由发射基色光例如红、绿和蓝光的有机材料制成。红、绿和蓝光发射部件370周期性布置(例如以本领域技术人员公知的图案)。

公共电极270形成在(例如直接形成在)发光部件上且在隔离物360上。公共电极270被提供以公共电压Vcom。

公共电极270优选由反射材料例如Ba、Ca、Mg、Al、Ag、或其合金，或者透明材料例如ITO和IZO制成。

在上述OLED中，第一半导体岛151a、第一栅极电极124a(连接到栅极线121)、第一源极电极153a(连接到数据线171)、以及第一漏极电极155a形成开关TFT Qs。另外，第二半导体岛151b、第二栅极电极124b(连接到第一漏极电极155a)、第二源极电极153b(连接到电压传输线172)、以及第二漏极电极155b(连接到像素电极190)形成驱动TFT Qd。另外，存储区157(连接到第一漏极区(电极)155a)和存储电极127(通过第二源极电极153b连接到电压传输线172)形成存储电容器Cst。图7-9所示的TFT Qs和Qd称为“顶栅极TFT”，因为栅极电极124a和124b设置在半导体151a和151b之上。

开关TFT Qs响应于来自栅极线121的栅极信号传输来自数据线171的数据信号。驱动TFT Qd收到数据信号时驱动电流，该电流具有取决于第二控制电极124b与第二漏极电极175b之间的电压差的大小。栅极电极124b与第二源极电极173b之间的电压差存储在存储电容器Cst中且在开关TFTQs关断后被保持。发光部件370发光，所述光具有取决于驱动TFT Qd所驱动的电流的强度，从发光部件370发射的单色基色光在人的感知中被混合从而显示图像。

如上所述，栅极线(或数据线)与半导体岛(形成TFT Qs和Qd)之间的距离、或者栅极电极在半导体岛上的交迭位置随机变化使得薄膜晶体管阵列板的显示质量可被保持。因此，根据形成在沟道区和掺杂区上的凸出的数目，象素中薄膜晶体管阵列板的电和光学特性随机变化，从而产生具有均匀显示质量的显示器。

尽管上面详细描述了本发明的优选实施例，但是应理解，对本领域技术人员来说显然地，对这里教导的基本发明概念的许多变化和/或修改仍落在权利要求所定义的本发明的精神和范围之内。

Claims (29)

1.一种薄膜晶体管阵列板，包括：

基板；

多个半导体，其形成在所述基板上且包括多个沟道区；

栅极绝缘层，其覆盖所述半导体的所述沟道区；

多条栅极线，其连接到交迭所述沟道区的多个栅极电极；以及

多条数据线，

其中两个不同像素的相应的半导体相对于其各自的像素位于两个不同的位置。

2.如权利要求1所述的薄膜晶体管阵列板，其中所述半导体还包括多个凸出。

3.如权利要求1所述的薄膜晶体管阵列板，其中所述数据线之间的距离是一致的，且所述栅极线之间的距离是一致的。

4.如权利要求1所述的薄膜晶体管阵列板，其中所述阵列的相同列内两个不同像素的相应的半导体位于距相同的数据线两个不同的距离处。

5.如权利要求1所述的薄膜晶体管阵列板，其中所述半导体中的每个还包括设置在源极区与所述沟道区之间或者漏极区与所述沟道区之间的轻掺杂区。

6.如权利要求5所述的薄膜晶体管阵列板，其中所述半导体还包括多个凸出，且所述阵列的相同列中不同像素的半导体之间，形成在所述轻掺杂区上的所述凸出的数目变化。

7.如权利要求1所述的薄膜晶体管阵列板，其中所述半导体还包括多个凸出，且所述阵列的相同列中不同像素的半导体之间，形成在所述沟道区上的所述凸出的数目变化。

8.如权利要求7所述的薄膜晶体管阵列板，其中所述凸出以一致间距设置。

9.如权利要求1所述的薄膜晶体管阵列板，还包括：

阻挡层，其形成在所述基板与所述半导体之间。

10.如权利要求1所述的薄膜晶体管阵列板，还包括：

钝化层，其形成在所述像素电极与所述栅极线和所述数据线之间。

11.如权利要求1所述的薄膜晶体管阵列板，还包括：

层间绝缘层，其形成在所述栅极线与所述数据线之间；以及

多个漏极电极，其将多个像素电极连接到所述半导体的多个漏极区。

12.如权利要求1所述的薄膜晶体管阵列板，还包括：

隔离物，其形成在所述像素电极上；以及

多个发光部件，其形成在所述像素电极上且设置在由所述隔离物定义的开口内。

13.如权利要求1所述的薄膜晶体管阵列板，还包括：

多条存储电极线，其与所述栅极线分隔开且形成在所述基板上。

14.一种薄膜晶体管阵列板，包括：

基板；

多个半导体，其形成在所述基板上，其中所述半导体中的每个包括沟道区；

栅极绝缘层，其覆盖所述半导体的所述沟道区；

多条栅极线，其连接到交迭所述沟道区的栅极电极，其形成在所述栅极绝缘层上；以及

多条数据线，

其中所述半导体以各种距离与所述栅极电极间隔开。

15.如权利要求14所述的薄膜晶体管阵列板，其中所述数据线与所述半导体之间的距离是一致的。

16.如权利要求14所述的薄膜晶体管阵列板，其中所述半导体中的每个还包括设置在所述半导体的源极区与所述沟道区之间以及在所述半导体的漏极区与所述沟道区之间的多个轻掺杂区。

17.如权利要求16所述的薄膜晶体管阵列板，其中所述半导体还包括多个凸出，且所述阵列的相同列中不同半导体之间，形成在所述轻掺杂区上的所述凸出的数目变化。

18.如权利要求14所述的薄膜晶体管阵列板，其中所述半导体还包括多个凸出，且所述阵列的相同列中不同半导体之间，形成在所述沟道区上的所述凸出的数目变化。

19.如权利要求18所述的薄膜晶体管阵列板，其中所述凸出以一致间距设置。

20.一种具有均匀的像素阵列的显示器，包括：

基板；

多个薄膜半导体岛，其形成在所述基板上，其中每个半导体岛对应于所述阵列的一个像素且包括一个沟道区；

栅极绝缘层，其覆盖所述半导体岛的所述沟道区；

多个栅极电极，其交迭所述沟道区且形成在所述栅极绝缘层上，

其中第一数目j个凸出在所述多个半导体岛的第一个的所述沟道区内，第二数目k个凸出在所述多个半导体岛的第二个的所述沟道区内，其中j不等于k。

21.如权利要求20所述的显示器，其中j等于或大于k+1。

22.如权利要求21所述的显示器，其中j大于k+1。

23.如权利要求20所述的显示器，其中形成在所述基板上的所述薄膜半导体岛包括多晶硅层，且所述凸出在所述多晶硅层的表面上。

24.如权利要求20所述的显示器，其中所述多个半导体岛的所述第一个与所述多个半导体岛的所述第二个距所述显示器的数据线相同的距离。

25.如权利要求20所述的显示器，其中所述多个半导体岛的所述第一个与所述像素阵列的相同列中所述多个半导体岛的所述第二个距所述显示器的数据线不同的距离。

26.如权利要求20所述的显示器，其中所述像素阵列的相同列中所述多个半导体岛的第三个与所述多个半导体岛的所述第一和第二个相比距所述显示器的所述相同数据线不同的距离。

27.如权利要求20所述的显示器，其中形成在所述多个半导体岛的所述第一个的所述栅极绝缘层上且交迭所述沟道区的栅极电极与形成在所述多个半导体岛的所述第二个的所述栅极绝缘层上且交迭所述沟道区的栅极电极距所述显示器的数据线相同的距离。

28.如权利要求20所述的显示器，其中形成在所述多个半导体岛的所述第一个的所述栅极绝缘层上且交迭所述沟道区的栅极电极与形成在所述象素阵列的相同列中所述多个半导体岛的所述第二个的所述栅极绝缘层上且交迭所述沟道区的栅极电极距所述显示器的数据线不同的距离。

29.如权利要求20所述的显示器，其中形成在所述象素阵列的相同列中所述多个半导体岛的第三个的所述栅极绝缘层上且交迭所述沟道区的栅极电极与形成在所述多个半导体岛的所述第一和第二个的所述栅极绝缘层上且交迭所述沟道区的所述栅极电极距所述显示器的数据线不同的距离。

Images