CN106409882A - 一种薄膜晶体管以及显示单元 - Google Patents
一种薄膜晶体管以及显示单元 Download PDFInfo
- Publication number
- CN106409882A CN106409882A CN201610905908.6A CN201610905908A CN106409882A CN 106409882 A CN106409882 A CN 106409882A CN 201610905908 A CN201610905908 A CN 201610905908A CN 106409882 A CN106409882 A CN 106409882A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- layer
- metal
- film transistor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 114
- 239000002184 metal Substances 0.000 claims abstract description 114
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 117
- 239000010408 film Substances 0.000 claims description 28
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 26
- 230000004888 barrier function Effects 0.000 claims description 9
- 239000004411 aluminium Substances 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000003475 lamination Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000012044 organic layer Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims 1
- 230000008859 change Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提出了一种薄膜晶体管，包括源极、漏极、衬底以及涂覆在所述衬底上的半导体薄膜层，所述半导体薄膜层上镀有相互不接触的第一金属层以及第二金属层，所述第一金属层上连接有第一金属引线，所述第二金属层上连接有第二金属引线，所述第一金属引线与所述第二金属引线连接形成栅极。本发明还提供一种显示单元。本发明将栅极原有的金属层分隔开形成第一金属层和第二金属层，来使得其等效电阻的阻止更小，能够有效增加开态电流以及减小漏电流，并且不需要改变机台的制程，易于改进和使用。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管以及显示单元。
背景技术
薄膜晶体管结构如图5所示，虽然图示的开态电流较大，但是其漏电流也较大，本领域追求较大的开态电流、较小的漏电流，金属线的厚度来降低电阻，从而可以使上述两种电流值折中，现有技术通过增加半导体绝缘层厚度来减小电阻从而减小漏电流，但膜厚的增加受限于机台，并且膜厚增加到一定程度，均一性会很差，因此需要一种新的薄膜晶体管结构，在不改变原有制程的基础上减小半导体绝缘层的电阻，从而减小漏电流。
发明内容
针对上述现有技术中的问题，本发明提出了一种薄膜晶体管以及显示单元。
一种薄膜晶体管，包括衬底、位于所述衬底一侧的源极和漏极、以及与所述源极和漏极分别相连的涂覆在所述衬底上的半导体薄膜层，所述半导体薄膜层上镀有相互不接触的第一金属层以及第二金属层，所述第一金属层上连接有第一金属引线，所述第二金属层上连接有第二金属引线，所述第一金属引线与所述第二金属引线连接形成栅极。
优选地，所述半导体薄膜层为多晶硅薄膜层。
优选地，所述第一金属层和/或第二金属层为铝层。
优选地，所述第一金属层与所述第二金属层之间具有绝缘层。
优选地，所述第一金属层与所述第二金属层所覆盖的半导体薄膜层面积相同。
本发明还提供一种显示单元，包括显示器件；以及用于驱动所述显示器件的薄膜晶体管，其中所述薄膜晶体管包括源极、漏极、半导体薄膜层、衬底以及涂覆在所述衬底上的半导体薄膜层，其特征在于，所述半导体薄膜层上镀有第一金属层以及第二金属层，所述第一金属层上连接有第一金属引线，所述第二金属层上连接有第二金属引线，所述第一金属引线与所述第二金属引线连接形成栅极。
优选地，所述显示器件是有机发光器件，所述有机发光器件具有阳极、具有发光层的有机层以及阴极。
优选地，所述第一金属层和/或所述第二金属层为铝层。
优选地，所述第一金属层与所述第二金属层之间具有绝缘层。
优选地，所述第一金属层与所述第二金属层所覆盖的半导体薄膜层面积相同。
本发明还提供一种显示单元，包括显示器件；以及用于驱动所述显示器件的薄膜晶体管，其中所述薄膜晶体管包括源极、漏极、衬底以及涂覆在所述衬底上的半导体薄膜层，其特征在于，所述半导体薄膜层上镀有第一金属层以及第二金属层，所述第一金属层上连接有第一金属引线，所述第二金属层上连接有第二金属引线，所述第一金属引线与所述第二金属引线连接形成栅极。
优选地，所述显示器件是有机发光器件，所述有机发光器件具有阳极、具有发光层的有机层以及阴极。
优选地，所述第一金属层和/或所述第二金属层为铝层。
优选地，所述第一金属层与所述第二金属层之间具有绝缘层。
优选地，所述第一金属层与所述第二金属层所覆盖的半导体薄膜层面积相同。
本发明的技术效果是，将栅极原有的金属层分隔开形成第一金属层和第二金属层，来使得其等效电阻的阻值更小，能够有效增加开态电流以及减小漏电流，并且不需要改变机台的制程，易于改进和使用。
上述技术特征可以各种适合的方式组合或由等效的技术特征来替代，只要能够达到本发明的目的。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：
图1显示了本发明的薄膜晶体管的结构示意图；
图2显示了本发明的薄膜晶体管与电源连接的示意图；
图3显示了本发明实施例的薄膜晶体管的转移特性曲线；
图4显示了本发明实施例的薄膜晶体管的等效电路图；
图5显示了现有技术的薄膜晶体管的结构示意图；
图6显示了本发明的薄膜晶体管根据结型场效应管原理制成的结构示意图。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
本发明的薄膜晶体管如图1所示，包括衬底7、位于衬底7一侧的源极1和漏极2、以及与源极1和漏极2分别相连的涂覆在所述衬底7上的半导体薄膜层3，半导体薄膜层3上镀有相互不接触的第一金属层4以及第二金属层5，第一金属层4上连接有第一金属引线，第二金属层5上连接有第二金属引线，第一金属引线与第二金属引线连接形成栅极6。
图1示出的本发明的薄膜晶体管的示意图，本发明的结构参考了N沟道增强型场效应管的结构图。
如图所示，图1中的薄膜晶体管为左右对称的拓扑结构，它是在P型半导体上生成一层氧化硅薄膜绝缘层，然后用光刻工艺扩散两个高掺杂的N型区，从N型区引出电极，一个是漏极2，一个是源极1。在源极1和漏极2之间的绝缘层的不同位置处各镀一层金属铝，作为第一金属层4和第二金属层5，分别引出引线，相交后形成栅极6。P型半导体成为衬底，引出电极8。
具体而言，半导体薄膜层可以为多晶硅薄膜层。第一金属层和/或第二金属层为金属铝层。为了防止金属层之间相互导电，第一金属层与第二金属层之间可以具有绝缘层。为了便于计算，第一金属层与第二金属层所覆盖的半导体薄膜层面积可以为相同值。
其工作原理为：当栅源极电压为0V时，漏极和源极之间相当于两个背靠背的二极管，在源极和漏极间加上电压不会在这两极形成电流。若在栅极加电压，使栅极电压超过开启电压，由于此时的栅极电压已经比较强，在靠近栅极下方的P型半导体表层中聚集了较多的电子，可以形成沟道，将漏极和源极沟通，如果此时漏极和源极有电压，就可以形成漏极电流，在栅极下方形成的导电沟道中的电子，因为与P型半导体的载流子空穴极性相反，故称为反型层。随着栅源极电压的继续增加，漏极电流也将增加，只有当栅源极电压大于开启电压时，才会出现漏极电流，这种MOS管成为增强型MOS管。其中，栅源极电压对漏极电流的控制关系可以用图3所示的转移特性曲线来描述，横轴为栅源极电压，纵轴为漏极电流，曲线为漏源极电压。
当栅源极电压为0或者较为微小时，相当于栅漏极电压大于开启电压，此时漏源极电压均匀分布在沟道中，为斜线分布，在紧靠漏极处，沟道达到开启程度，源极和漏极间有电流通过。当漏源极电压增加到开启电压时，相当于漏源极电压增加使漏极处沟道缩减到刚刚开启的情况，称为预夹断，此时的漏极电流基本饱和。当漏源极电压超过开启电压时，此时预夹断区域家常，伸向S极，漏源极增加的部分基本降落在随之家常的夹断沟道上，此时漏极电流基本趋于不变。
图2示出的是本发明的薄膜晶体管与电源连接的示意图，其等效电路图如图4所示，图5是现有技术的薄膜晶体管的结构示意图。可以看出，图4等效电路相当于栅极的两个电阻并联后再与源极的电阻并联，这样不同于现有技术直接将栅极的一个电阻与源极的电阻串联，相比与现有技术，本发明总阻值更小，导致开态电流比现有技术更大，漏电流比现有技术更大，但这样设置可以应对制程限制问题，由于影响电阻的因素例如面板走线的宽和长经常收到限制(制程和设计的限制)，导致增加金属线厚度对于机台来说是受限的，厚度增加到一定数值，均一性会很差，因此本发明改进后的设计虽然漏电流比现有技术大，但是在未改变制程的基础上减小了电阻。这个改变电阻的过程不需要额外增加成本，仅使用已有的半导体绝缘层即可实现，这样投入实际生产中时不需要改变制程，易于改进和使用。
图6示出的是本发明的薄膜晶体管利用结型场效应管原理的示意图，其工作原理如图5所示，它是在N型半导体硅片的两侧各制造一个PN结，形成两个PN结夹着一个N型沟道的结构。两个P区即为栅极，N型硅的一端是漏极，另一端是源极。
根据结型场效应管的结构，因为它没有绝缘层，只能工作在反偏的条件下，对于N沟道结型场效应三极管只能工作在负栅压区，P沟道的只能工作在正栅压区，否则将会出现栅流。现以N沟道为例，说明其工作原理。当栅源极电压为0时，在漏源极之间加有一定电压时，在漏源极间将形成多子的漂移运动，产生漏极电流，当栅源极电压小于0时，PN结反偏，形成耗尽层，漏源极间的沟道将变窄，ID将减小，栅源极继续减小，沟道继续变窄，漏极电流继续减小为0。当漏极电流为0时所对应的栅源极电压称为夹断电压。
在栅极加有一定的电压时，且栅源极电压大于夹断电压时，若漏极电压从0开始增加，则栅漏极电压将随之减小，使靠近漏极处的耗尽层加宽，沟道变窄，从左至右呈楔形分布，当漏源极电压增加到使栅漏极电压等于夹断电压时，在紧靠漏极处出现预夹断，当漏源极继续增加，漏极处的夹断继续向源极方向生长延长，以上过程与绝缘栅场效应管十分相似。
本发明还可以使用N沟道耗尽型绝缘栅场效应管原理制成，其结构与图1基本相同，区别存在大量的金属正离子，所以当栅源极电压为0时，这些正离子已经感应出反型层，形成了沟道，于是，只要有源极电压，就有漏极电流存在。当栅源极电压大于0时，将使漏极电流进一步增加。当栅源极电压小于0时，随着栅源极电压的减小，漏极电流也逐渐减小，直到为0。
本发明还可以使用N沟道增强型绝缘栅场效应管原理制成，其结构与耗尽型基本相同。但当栅源极电压为0时，在漏源极之间加压不会在漏源极之间形成电流，当栅极加有电压时，形成沟道，将漏极和源极沟通。如果此时加有漏源极电压，就可以形成漏极电流。当栅源极电压为0时，漏极电流为0，只有当栅源极电压大于开启电压后才会出现漏极电流，这种MOS管称为增强型MOS管。
P沟道MOS管的工作原理与N沟道MOS管完全相同，只不过导电的载流子不同且供电电压极性不同。
本发明还提供了一种显示单元，包括显示器件；以及用于驱动显示器件的薄膜晶体管，其中薄膜晶体管包括源极、漏极、衬底以及涂覆在所述衬底上的半导体薄膜层，半导体薄膜层上镀有第一金属层以及第二金属层，第一金属层上连接有第一金属引线，第二金属层上连接有第二金属引线，第一金属引线与第二金属引线连接形成栅极。
具体而言，显示器件是有机发光器件，有机发光器件具有阳极、具有发光层的有机层以及阴极。第一金属层和/或第二金属层为铝层。第一金属层与第二金属层之间具有绝缘层。第一金属层与第二金属层所覆盖的半导体薄膜层面积相同。
虽然在本文中参照了特定的实施方式来描述本发明，但是应该理解的是，这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其他所述实施例中。
Claims (10)
1.一种薄膜晶体管，包括衬底、位于所述衬底一侧的源极和漏极、以及与所述源极和漏极分别相连的涂覆在所述衬底上的半导体薄膜层，其特征在于，所述半导体薄膜层上镀有相互不接触的第一金属层以及第二金属层，所述第一金属层上连接有第一金属引线，所述第二金属层上连接有第二金属引线，所述第一金属引线与所述第二金属引线连接形成栅极。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述半导体薄膜层为多晶硅薄膜层。
3.根据权利要求1或2所述的薄膜晶体管，其特征在于，所述第一金属层和/或第二金属层为铝层。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述第一金属层与所述第二金属层之间具有绝缘层。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一金属层与所述第二金属层所覆盖的半导体薄膜层面积相同。
6.一种显示单元，包括：
显示器件；以及
用于驱动所述显示器件的薄膜晶体管，其中所述薄膜晶体管包括衬底、位于所述衬底一侧的源极和漏极、以及与所述源极和漏极分别相连的涂覆在所述衬底上的半导体薄膜层，其特征在于，所述半导体薄膜层上镀有相互不接触的第一金属层以及第二金属层，所述第一金属层上连接有第一金属引线，所述第二金属层上连接有第二金属引线，所述第一金属引线与所述第二金属引线连接形成栅极。
7.根据权利要求6所述的显示单元，其特征在于，所述显示器件是有机发光器件，所述有机发光器件具有阳极、具有发光层的有机层以及阴极。
8.根据权利要求6或7所述的显示单元，其特征在于，所述第一金属层和/或所述第二金属层为铝层。
9.根据权利要求8所述的显示单元，其特征在于，所述第一金属层与所述第二金属层之间具有绝缘层。
10.根据权利要求6或7所述的显示单元，其特征在于，所述第一金属层与所述第二金属层所覆盖的半导体薄膜层面积相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610905908.6A CN106409882A (zh) | 2016-10-17 | 2016-10-17 | 一种薄膜晶体管以及显示单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610905908.6A CN106409882A (zh) | 2016-10-17 | 2016-10-17 | 一种薄膜晶体管以及显示单元 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106409882A true CN106409882A (zh) | 2017-02-15 |
Family
ID=58012438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610905908.6A Pending CN106409882A (zh) | 2016-10-17 | 2016-10-17 | 一种薄膜晶体管以及显示单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106409882A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030015703A1 (en) * | 2001-05-24 | 2003-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and electronic apparatus |
| CN1581514A (zh) * | 2003-08-14 | 2005-02-16 | 三星Sdi株式会社 | 栅体短路的薄膜晶体管、其制造方法及相关显示器 |
| CN1825601A (zh) * | 2005-01-19 | 2006-08-30 | 三星电子株式会社 | 薄膜晶体管阵列板 |
| CN1925171A (zh) * | 2005-09-02 | 2007-03-07 | 中华映管股份有限公司 | 薄膜晶体管 |
-
2016
- 2016-10-17 CN CN201610905908.6A patent/CN106409882A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030015703A1 (en) * | 2001-05-24 | 2003-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and electronic apparatus |
| CN1581514A (zh) * | 2003-08-14 | 2005-02-16 | 三星Sdi株式会社 | 栅体短路的薄膜晶体管、其制造方法及相关显示器 |
| CN1825601A (zh) * | 2005-01-19 | 2006-08-30 | 三星电子株式会社 | 薄膜晶体管阵列板 |
| CN1925171A (zh) * | 2005-09-02 | 2007-03-07 | 中华映管股份有限公司 | 薄膜晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105161503B (zh) | 非晶硅半导体tft背板结构 | |
| CN105097841B (zh) | Tft基板的制作方法及tft基板 | |
| CN103280457B (zh) | 一种超低比导通电阻的横向高压功率器件及制造方法 | |
| Nag et al. | Characteristics improvement of top‐gate self‐aligned amorphous indium gallium zinc oxide thin‐film transistors using a dual‐gate control | |
| TW201138063A (en) | Integrated DMOS and schottky | |
| CN109817645A (zh) | 阵列基板及其制作方法、显示面板、电子设备 | |
| Yang et al. | Drain-induced-barrier-lowing-like effect induced by oxygen-vacancy in scaling-down via-contact type amorphous InGaZnO thin-film transistors | |
| KR20160101350A (ko) | 고속전자센서용 기판 및 그 제조방법 | |
| US20160043228A1 (en) | Thin film transistor, manufacturing method thereof, array substrate and display apparatus | |
| KR101587129B1 (ko) | 양방향성 트랜지스터 및 그 제조방법 | |
| Gupta et al. | A study of conventional and junctionless MOSFET using TCAD simulations | |
| Na et al. | Simulation and fabrication studies of semi‐superjunction trench power MOSFETs by RSO process with silicon nitride layer | |
| CN103178116A (zh) | 一种改良栅结构的晶体管 | |
| JPWO2008007749A1 (ja) | トランジスタ及び半導体装置 | |
| CN106409882A (zh) | 一种薄膜晶体管以及显示单元 | |
| CN102779855B (zh) | 双肖特基结氧化锌半导体薄膜晶体管及制作方法 | |
| CN105679758A (zh) | 一种具有防电流倒灌的p型金属氧化物半导体场效应管 | |
| CN104992985A (zh) | 薄膜晶体管及其制造方法、阵列基板 | |
| Hsu et al. | Effects of parasitic source/drain field plates on performances of channel-passivated amorphous InGaZnO thin-film transistors | |
| CN103762237A (zh) | 具有场板结构的横向功率器件 | |
| Hashim | Investigation and design of ion-implanted MOSFET based on (18 nm) channel length | |
| Lindner et al. | Simulated operation and properties of source-gated thin-film transistors | |
| US9331158B2 (en) | Transistor devices and methods | |
| CN209216982U (zh) | 一种低功耗功率mosfet器件 | |
| CN110212032A (zh) | 一种栅控双极-场效应复合元素半导体基横向双扩散金属氧化物半导体晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170215 |
|
| RJ01 | Rejection of invention patent application after publication |