CN1808895A - 脉宽调制器量化电路 - Google Patents

脉宽调制器量化电路 Download PDF

Info

Publication number
CN1808895A
CN1808895A CNA2005101166378A CN200510116637A CN1808895A CN 1808895 A CN1808895 A CN 1808895A CN A2005101166378 A CNA2005101166378 A CN A2005101166378A CN 200510116637 A CN200510116637 A CN 200510116637A CN 1808895 A CN1808895 A CN 1808895A
Authority
CN
China
Prior art keywords
circuit
signal
output
input signal
modulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005101166378A
Other languages
English (en)
Inventor
安东尼·詹姆士·马格拉思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cirrus Logic International UK Ltd
Original Assignee
Wolfson Microelectronics PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wolfson Microelectronics PLC filed Critical Wolfson Microelectronics PLC
Publication of CN1808895A publication Critical patent/CN1808895A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/82—Digital/analogue converters with intermediate conversion to time interval
    • H03M1/822—Digital/analogue converters with intermediate conversion to time interval using pulse width modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H03M3/506—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a pulse width modulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H03M5/08—Code representation by pulse width
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明涉及脉宽调制(PWM)调制器，特别但不排他地用于数字音频应用；并涉及用于所述调制器的量化器及功率切换。本发明提供了一种具有保护波带量化器的脉宽调制(PWM)调制器或转换器，所述量化器被设置为阻挡到所述调制器的低电平信号输入以便防止窄宽度输出脉冲。这种设置在应用于三电平PWM调制器时特别有利，但也可应用于其它电平PWM调制器，例如象双电平。可通过在具有环路反馈的噪声整形器电路(或可能为SDM)中实施所述量化器来减小量化噪声。

Description

脉宽调制器量化电路
技术领域
本发明涉及脉宽调制(PWM)调制器，特别但不排他地用于数字音频应用；并涉及用于所述调制器的量化器及功率切换(power switching)。
背景技术
数字放大器典型地用于高效率应用，例如诸如随身听的便携式设备中的音频放大，其中电池寿命是重要的考虑。它们也用于高功率放大，其中高效率意味着电源和热沉的尺寸和成本可被减小。这些放大器常常利用脉宽调制(PWM)来驱动切换功率级。但是例如源信号典型地作为编码采样信号而存储于诸如CD-ROM的载体或作为MP3音轨存储于存储器设备。在回放过程中，这些数字编码信号被纠错并解压以给出每个表示音频信号瞬时值的数字字(digital word)的序列，一种已知为脉码调制(PCM)的信号格式。因此需要某种PCM-PWM转换器以将编码信号采样转换成二-或三-电平的PWM信号。
图1中示出用于数字音频并采用PCM-PWM转换器的数字放大器的示意图，该放大器包括过采样滤波器1、转换器2、功率开关3、低通滤波器4及耳机或扬声器负载5。
输入是一系列PCM数字字，表示典型地以48kHz或44.1kHz的音频采样速率fs在相继的采样时刻采样的原始模拟信号振幅电平。过采样或插值滤波器1通过在实际采样之间插值来添加来自进入的音频源采样的附加采样，由此有效地将如已知的采样速率增加至插值采样速率fi，比方说8倍fs。过采样的音频信号cin被馈送到包括调制器的转换器2以将这些字转换成信号pwm_out，其包括适合于以比方说等于fi的脉冲重复频率(PRF)或PWM脉冲帧速率fP来切换所述切换元件3的一系列变化宽度的脉冲(PWM)。功率开关3将大得多的输出电压开关到低通滤波器4中，低通滤波器4去除该信号的高频分量以给出用于施加到耳机或扬声器负载5的平滑模拟信号。开关元件3在双电平PWM的情况下输出高电平或低电平或者在三电平PWM的情况下输出高、中等(mid-scale)或低电平，并在高频fP以依赖于输入信号的采样振幅的占空比被切换。
用于开关元件3的典型晶体管切换桥电路在图2中示出，并包括设置为两个半桥的4个MOSFET功率晶体管(T1-T4)，其驱动如所示并且如已知的连接在节点B和C之间的负载并且共同标记为3b。双电平操作可这样获得：通过将每个桥上的互补晶体管成对地接通和关断，例如对于一个电平是T1和T4，将B驱动为高而C为低，而对于另一个电平是T2和T3，将B驱动为低而C为高。在三电平调制中，所述中等状态通常这样实现：通过使每个半桥中的对应晶体管同时高或低-例如使T1和T2两者一起接通，将B和C二者驱动为高，或者是T3和T4，将B和C二者驱动为低，在每种情况下都得到零差动输出电压。根据转换器2所请求的高、中等、或低输出状态对这四个MOSFET的栅的详细控制在功率开关3内的输出控制逻辑3a中实施。
图3a中示出表示模拟信号的三电平波形。三电平调制提供这样的优点，即切换动作相对于双电平调制减半。这是因为每当转换发生时，仅一个半桥改变状态。另外，三电平调制使偶阶(even order)载波分量不存在，如在例如J Vanderkooy“New Concepts in Pulse_width Modulation”AES97th Conference Preprint 3886，1994年11月中所述。
图3b和3c较详细地示出图2的开关元件3的三电平信号传送(signalling)。顶部迹线是来自图1的转换器2的三电平信号pwm_out。这如上所述通过独立控制开关3的半桥来放大。因此，例如控制晶体管T1和T3将控制节点B处的电压；且类似地晶体管T2和T4将控制节点C。因此利用对节点B和C的适当控制，等于B-C的三电平差动输出信号A可如所示产生为为pwm_out的放大版本。
所示PWM信号(A)表示低振幅信号，所以高和低脉冲是窄的。对于模拟PWM波形，也会有一些极窄的脉冲，但对于数字系统，输入电平被量化，因此很小的输入电平将被舍入成正好为零。这样，一些脉冲帧将完全没有脉冲。事实上，对于低振幅信号，这些零是相当常见的。假设在许多音频源中大约20dB的“峰值因数”、及在大多数音乐中静通路(quietpassage)的存在、及存在一些上游数字音量控制衰减音频信号而不是以全音量播放音乐的可能情形，这种低振幅信号本身相当常见。
当需要零差动输出时，对于脉冲帧的“关断”部分或整个脉冲帧，在每个去零转换(zero-going transition)有以下选择：将高侧器件(T1和T2)二者都接通，或将低侧器件(T3和T4)二者都接通。图3b和3c示出两种不同的公知方案。
US6614297公开了图3c的切换方案，其中总是选择接通T3和T4。这至少对低电平信号给出小的共模信号，且因此可使一些EMI分量最小。但是这需要很短但精确的脉冲，实际上这难以实现，特别是当驱动大的高电流输出器件时，因为驱动这些输出器件的输入电容需要大的窄电流脉冲。一般而言，不是从关断瞬时切换到固定的导通电阻，而是将存在一时间，在此期间“导通”电阻仍将斜降到其渐近“导通”电阻。而且，为了避免比方说在下FET接通之前、上FET不完全关断而导致电源干线之间的高电流路径的风险，通常在前驱动器(pre-driver)电路中引入有意的延迟。这确保关断上FET和接通下FET之间的延迟，反之亦然。然而这些预防二者都使所得到的脉冲变窄并可使窄脉冲被完全吞没(swallowed)，导致输出电压对输入脉冲宽度的特性曲线中中的死区(dead-band)，这类似于在AB类或B类放大器输出级的输出电压对输入电压特性中显而易见的交叉失真。
此外，由扬声器5提供的负载可具有感性分量而低通滤波器4通常为具有阻抗感性分量的L-C滤波器。因此在两个器件都关断的间隔期间，该感性负载将趋向于越过(fly past)正或负电源干线，这依赖于电感器电流。该波形由二极管捕获而不是经由FET直接系于电源干线。即使该二极管的特性是可预测的，过冲仍可引起有效脉冲宽度的某种失真。在实际中，不论在芯片上或不在芯片上，这些二极管的特性将具有宽的容限，与其它电路元件的电特性并且与强的热依赖性(thermal dependence)不相关。因此失真将不可预测，妨碍预失真以校正它的尝试。
另外，即使有可能很快地驱动所述输出器件，所得到的快沿(fast edge)可引起棘手的高频EMI分量。
US6211728公开了图3b的切换方案，其中前述选择每个循环交替一次。这避免在B或C任一侧的短脉冲，但是以采样频率的一半及其奇次谐波产生共模全振幅方波。即使当差动信号小或甚至正好为零时，这个大的共模信号也存在，且在一些应用中产生过度的EMI。两测也每循环切换一次，甚至对于零信号。对于具有频繁的“零”的小信号，这浪费了由前驱动器驱动输出器件栅所消耗的切换能量。
三电平PWM的实现中的另一细微之处涉及转换的位置。在标准或单边(single sided)PWM中，仅脉冲的前或后沿随输入信号变化，另一个沿是固定的。在双边(double-sided)PWM中，脉冲的前和后沿二者改变以使PWM脉冲对称地以PRF(脉冲重复频率)为中心。对于第一阶，只要输出对于每个循环的所需部分是接通的，它将产生对输出波形的对应贡献。但是第二阶效果，如输出脉冲的“形心”相对于时钟的信号相关的偏斜(skewing)，产生单边方案中的失真机制。双边PWM实现较复杂，但与单边PWM相比导致失真减小。公知的类似方案，如在US6262632、US6614297和US5077539中所述的那些方案，可相当容易地产生双边调制，但数字采样数据的产生不是这样直接，尤其是当需要奇数数目个时钟的脉冲长度时。
图4示出PWM转换器的示意图，转换器2典型地包括字长减小(WLR)电路6及PWM调制器电路7，其中WLR6的输出qout耦合到PWM调制器7的输入pwm_in。字长减小电路减小数字采样值的字长度，例如通过消除(8个)最低有效位(LSB)将这些从16位量化到8位。典型地使用西格马德耳塔调制器(SDM)或噪声整形器电路来实施它们。为了节省说明，术语噪声整形器和SDM在本申请中可互换使用，因为它们指的是类似的技术，二者都用来对输出量化噪声的谱整形。所示的SDM设置使用字长减小量化器QWLR 12、环路滤波器G(z)11、及负反馈来对所产生的额外量化噪声谱整形，以将其从音频波带移离直到较高频率。所述反馈环路从量化器12的输出延伸到WLR电路6在加法器10的输入。减小的采样字长允许规格减小并因此允许较便宜的调制器7。
在三电平应用中PWM调制器7产生具有高、低及中等状态的输出pwm_out。更确切地，在三电平应用中，PWM调制器7的输出pwm_out将典型地包括在一起的两个或更多并行数字信号，其指示这三个状态中所选的一个，由功率开关3内的输出控制逻辑(3a)来转化以产生所需的高振幅输出信号以经由LP滤波器4来驱动负载5。但为了节省说明，我们将该信号pwm_out称为单个三电平信号。信号pwm_out通常将包括高或低电平的脉冲串，处于高频PWM脉冲帧速率fP，具有与调制器输入信号pwm_in的振幅成比例的脉冲宽度，以及由pwm_in的MSB或符号位所确定的极性。
在图4的实施中，调制器7利用绝对值电路块13以及调制器功能块14，pwm_in的MSB提供“sign”输入而绝对值块13提供“count”输入到所述功能块14。PWM功能块14使用数字计数器(在下文称为“脉宽计数器”)，其钟控于较高频系统时钟或频率fB的位时钟，可能是fp的128倍，以产生与“count”值成比例的脉冲宽度。依赖于脉冲是在每个脉冲帧内居中还是左对齐于每个脉冲帧的起始，可产生双-或单-边调制。其它调制实施可以替换使用，例如使用数字三角波来产生双边调制，如所公知的，并且例如在US50775239中所述。类似地，数字锯齿波形可用于产生单边调制。
如以上参考图3c所述，有关三电平PWM的问题是：在低信号电平，输出脉冲可以很短。这是因为接近零的信号由主要为零的输出来表示，但以偶然的短的正或负脉冲来表示低振幅信号。8位噪声整形器将产生256个离散振幅电平，对应于127个正脉冲宽度和128个负脉冲宽度。对于352.8kHz的典型脉冲重复频率，最小脉冲宽度为1/(352800*128)＝22ns。由于与驱动MOSFET相关联的可行的切换次数的限制以及还由于在高频的EMI的较高电平，对于输出切换级，很短的脉冲是成问题的。典型的输出级能够有10-30ns量级的转换时间，因此最小脉冲宽度不会被精确表示，从而导致以低振幅输入的信号失真以及噪声。增加最小脉冲长度的一种方式是：通过使用具有较少输出位的量化器来减小字长减小电路6的分辨率。然而，这引入较多的量化噪声并且由此具有减小SNR的效果，除非使用更积极的且因而复杂而昂贵的噪声整形体系结构。另一方面，因为共模能量及前驱动器中的不必要的功率损耗，图3b的波形方案可引起EMI问题。因此，具有较少共模和切换能量但又没有对这种短脉冲的需求的改进波形方案是理想的。
发明内容
总体而言，在一个方面中，本发明提供了一种用于基于脉宽调制(PWM)的调制器或转换器的保护波带量化器(guard-band quantiser)。该保护波带量化器设置为防止窄宽度输出脉冲。当应用到三电平PWM调制器时，这种设置特别有利，但例如也应用到其它电平的PWM调制器，如双电平。该保护波带量化器设置为阻挡到调制器的低电平非零信号输出以防止窄输出脉冲。通过在具有环路反馈的噪声整形器电路(或可能为SDM)中实施所述量化器，所得到的额外量化噪声可被移到音频波带以上的高频。
在一个实施例中，保护波带量化器被配置有预定的上阈及对应的预定下阈；其以零为中心。该量化器包括逻辑，设置为当对应的输入电平在上阈值以上及在下阈值以下时使其输入信号“通过”到其输出上。该逻辑进一步设置为：当对应的输入电平在所述上阈和所述下阈之间时从量化器输出发出从许多预定输出电平之一选择的输出。所述预定输出电平将包括零，且优选地还包括所述上和下阈值，这依赖于输入电平。单个预定输出电平可替换使用，例如零。
然后当其处于所述上和下阈的边界之外时，调制器输出对应于到量化器的输入信号的脉冲，而当其输入信号处于所述上和下阈之间时，输出对应于量化器的预定输出的脉冲。因此该调制器不输出小于最小宽度的任何脉冲，除非其为零，即使当处于所述上和下阈之间的仅低(如音频)信号电平被输入到量化器时。在一个实施例中调制器将输出对应于在下阈以下及上阈以上的输入信号的宽度的脉冲，否则在适当情况下对应于零、上阈或下阈。这避免了输出桥晶体管不能足够快地切换的很短输出脉冲的问题，从而减小了失真水平。
虽然经修改的量化不导致额外的量化误差及由此的失真，在使用保护波带量化器周围的噪声整形的实施例中其基本上被移出音频频带。可替换地，可使用其它量化噪声谱整形电路，例如西格马德耳塔调制器(SDM)。
特别地，本发明在一个方面提供了根据权利要求1的量化电路。
依赖于输入信号的控制信号被用于确定输出是否被强制到预定的输出电平。该输入信号本身被用于选择所述预定输出电平。在一些实施例中这允许控制信号独立于输入信号抖动。可替换地，输入信号本身可独立于控制信号抖动，或二者皆可抖动。抖动这些信号可减小空闲音并可通过将伪随机噪声源加给输入和/或控制信号来实现。
所述量化器特别适于耦合到用于数字音频应用的三电平PWM调制器的输入，因为其防止了低的非零输入信号及因此的来自调制器的对应短输出脉冲。它确保了最小脉冲宽度或零，由此减轻了有限输出晶体管切换时间的问题。
该量化电路优选地还包括“标准”字长减小或第二量化器，其减少其输入信号的字长度，以允许实现较便宜的调制器。第二(WLR)量化器优选地耦合到第一(保护波带或GB)量化器的输入，其又耦合到调制器的输入。优选地该或每个量化器结合包括环路滤波器或等效于其量化元件的反馈环路。附加地或可替换地，该量化电路在两个量化器周围结合了反馈环路及环路滤波器。这些反馈环路减小了与输入信号的量化相关联的失真效应。
在另一个方面，提供了一种PWM转换器，其包括：PWM调制器，用于将输入信号转换成具有对应于该输入信号值的宽度的脉冲；及字长减小电路，耦合到该调制器的输出并包括用于将n位输入信号量化为N位输出信号的量化装置；及用于阻挡处于预定范围内的非零输出信号的装置。优选地，许多预定输出电平之一依赖于所述预定范围内的输入信号电平被选择。
在另一个方面，提供了一种用于脉宽调制器的保护波带量化器电路，所述量化器接收n位输入信号并输出n位输出信号，该量化器包括用于当输入信号处于预定范围内时将输出信号强制到许多预定电平之一的装置。
在另一个方面，提供了一种用于脉宽调制器的量化器电路，该量化器包括：用于接收n位输入信号的输入；量化装置，设置为将所述n位信号量化为对应的N位输出信号；其中所述量化装置进一步设置为当所述对应的n位输入信号位于零的预定范围内时将非零输出信号强制为零；以及用于输出所述N位输出信号的输出。
优选地所述量化装置进一步设置为将所述输出信号强制为非零阈值，当所述对应输入信号处于所述阈值的预定范围内时。
总体而言，在第二方面提供了一种PWM调制器，其用于数字音频信号并设置为将输入信号转换成具有对应于输入信号值的宽度的输出脉冲。该调制器被设置为将所述脉冲的前和后沿的时序移位以便实施双边PWM调制。该前和后沿时间移位通过一偏移值来调制，该偏移值随输入信号的每个奇数值变化以使输出脉冲以关于对应于该调制器的脉冲重复速率的内部时钟信号的平均为中心。该偏移值由反馈环路和环路滤波器处理。优选地该环路和滤波器实施在噪声整形电路中。
这减小了由变化的偏移值引入的音频波带失真。
在一个实施例中使用了移滑电路(shuffling circuit)，其产生用于控制输出脉冲的前沿位置的脉冲偏移值。该偏移值依赖于进入的信号采样的值，换句话说，其宽度。采样值越大，偏移越小。当采样值为偶数值时这将是整数，而当采样为奇数时为分数。然而由于PWM调制器只可实现完整或整数的偏移值，分数值需要被舍入为整数值。上和下舍入需要受控以使失真最小。在该实施例中使用量化器来得到正确的位数及因此的整数。这设置在反馈环路中以便补偿该处理产生的量化误差。该反馈环路提供噪声整形，使用噪声整形器或德耳塔西格马体系结构。
特别地，在该方面，本发明提供了根据权利要求31的双边脉宽调制电路。
有利地，经噪声整形处理的偏移设置可与以上第一方面的量化电路组合。
总体而言，在第三方面，提供了一种功率切换电路，其用于三电平PWM调制器并具有每个具有两个晶体管的两个晶体管半桥。该电路包括切换装置，设置为当对应的状态转换发生在所述PWM输出信号时只提供所述负载连接之一处的状态转换，且其中负载上的非零脉冲由如下来实现，所述负载连接之一处的状态转换，在脉冲宽度的时段之后，另一个负载连接处的状态转换。优选地该切换装置进一步设置为确定切换输出的最后一个半桥，以便使用另一个半桥来实现到中等或零的下一输出状态转换。
通过使用所述两个半桥来提供放大的脉冲，晶体管所需要的切换次数被放松，导致较少的失真和/或较低的规格及由此的较便宜的晶体管。
特别地，在该方面，本发明提供了根据权利要求29的功率切换电路。
有利地，该功率切换电路可与第二方面的双边调制器和/或第一方面的量化电路组合。
还提供了对应的方法以及实施所述方法的计算机程序。
附图说明
实施例是针对附图仅以举例的方式而非旨在限制来描述的，其中：
图1示出数字音频放大器的示意图；
图2示出用于图1的放大器的晶体管切换桥；
图3a示出音频信号的三电平脉宽调制的表示，而图3b和3c示出公知的桥晶体管切换方案；
图4示出用于图1的放大器的PWM转换器；
图5示出根据一个实施例的具有保护波带量化器的PWM转换器；
图6a和6b示出图5的保护波带量化器的输出特性；
图7a示出结合噪声整形的图5的保护波带量化器；
图7b-7d示出可替换的保护波带量化器和字长减小装置，其使用不同的量化噪声谱整形电路体系结构；
图8a和8b示出根据两个实施例的包括图7的保护波带量化器的更多细节的电路图；
图9示出根据另一个实施例的双边三电平PWM调制器实现；
图10a说明一调制器中的脉冲输出及其与计数器值的对应；
图10b示出用于图10a的调制器的体系结构；
图11示出根据一个实施例的桥晶体管的切换方案；并且
图12示出进一步说明图11的方案的状态图。
具体实施方式
如前所述，图1的设置可用于根据原始模拟信号的编码采样值来提供音频输出。这里使用了脉宽调制(PWM)技术，其中采样值被转换成具有对应于输入采样值的宽度的脉冲，并且所述脉冲用于驱动功率切换级，如图2中所示。
如图4中所示的PWM转换器被利用以提供脉冲来驱动切换级3。该转换器典型地利用耦合到PWM调制器7的字长减小电路6，所述PWM调制器7提供到脉冲宽度编码的实际转换。
在一个实施例中，经修改的字长减小电路16被提供以用于图5中所示的三电平PWM调制器17。这里，保护波带量化器QGB 25被用于修改字长减小电路16的输出特性。字长减小电路16还包括“标准”多电平字长减小量化器QWRL 22、环路滤波器21及反馈环路加法器20，如同图4的字长减小电路6。
为了避免来自调制器17的短脉冲的发生，字长减小电路16被修改以防止它输出零附近的值。保护波带量化器25具有上阈TU和下阈TL。量化器逻辑被设置使得：若量化器输入在TU和TL之间，量化器将根据预定的传递特性来输出TU、TL，或者零，以使量化器误差最小。如果所述输入大于TU或小于TL，则来自标准量化器22的信号不加改变地通过以使字长减小电路16如常(即与图4的电路6相同)工作。这允许通过设置阈TU和TL来控制最小PWM脉冲宽度。
字长减小电路16是多电平的且通过使用两个量化器而实现：第一是标准多电平WLR量化器22，其将其x位输入量化为较低字长度的信号v，比方说n位。第二是保护波带量化器25，其实现最小脉冲约束以确保没有位于TU和TL之间(可能且优选地除零之外)的码或输入信号值被使用(即它实现了保护波带)。为了使量化误差最小，以下量化器传递特性被使用，并且在图6a和图6b中可见(虽然对本领域技术人员清楚的是，可使用其它特性)：
qout = T H if T U / 2 &le; v &le; T U T L if T L < v < T L / 2 0 if T L / 2 &le; v < T U / 2 v otherwise
对于稳定增加的量化输入信号v，图6a将保护波带量化器25的输入信号v(虚线)和输出信号qout(实线)二者示出为时间的函数。图6b示出相同的量化器传递特性，但是将qout离散值对v离散值的画为粗点，其中将线qout＝v示为虚线以便于比较。可以看出，在位于下阈TL以下及位于上阈TU以上的信号电平，输出信号匹配或遵循输入信号。换句话说，字长减小电路16象图4的类似字长减小电路那样工作。但是，根据以上等式，在处于所述阈TL或TU之间(即零附近的，在本实例中在v的+/-4LSB内)的输入信号电平v(或数字字值)，保护波带量化器25的输出为TL、TU或者零。因此量化器25通过如下来防止由PWM调制器17输出短脉冲：当输入信号处于TL或TU之间时输出从预定输出电平的减小的集合中选择的输出-对于简单的实施，该减小的集合可仅包括零。
通常，保护波带量化器25的N位输出的字长将与其输入相同，即N将等于n，如图6b所暗示的。然而这不是必要的限制，特别是对下述更复杂的电路。同样就实现来说可能方便的是进一步的字长减小、反转、位移、缩放、或零移位，或在包括于量化器25中的逻辑内改变输出信号的数值格式。但是总体操作仍将是等效的。
尽管保护波带三电平量化器25处于噪声整形器或SDM WLR电路16的反馈环路内，所引入的误差仍可限制系统的性能。因此在另外的实施例中，通过在保护波带量化器25周围采用另外的噪声整形(内)环路，减小了基带中的误差。这在图7a中示出，图7a示出图5的字长减小电路16，其具有两个反馈环路-内噪声整形环路去往加法器28a，而外SDM环路去往加法器20。
加法器28b比较量化器25的输入v和输出qout。对于范围TU到TL之外的信号v，该误差将为零；甚至对于该范围内的信号v，该误差小于TU或TL，因此将仅加上或减去几个LSB，这样加法器输出和随后的反馈路径的位宽将是小的。事实上由于保护波带量化器25的输出由其输入确定，加法器28b仅需察看其输入v和qout的最后几个LSB，这样其输入也仅为几位宽。
内环路滤波器(H(z))实施为两个延迟26a和26b，每个延迟1/fP。这实现了噪声传递函数1-z-2，其在DC引入零并在fP/2引入零。在fP/2的零减小了由噪声整形器引入的波带外噪声。还有可能通过例如以直接形式噪声整形器环路滤波器代替所述两个延迟，在反馈环路中使用较通用的噪声整形滤波器。这允许对保护波带量化器25所引入的误差的整形的较多灵活性。
在可替换的设置中，字长减小电路16可实施为具有用于外环路的合适环路滤波器H′(z)的噪声整形器，如图7c中所示。可替换地或附加地，保护波带量化器或内部环路可实施为具有信号路径中的环路滤波器G′(z)或G(z)的SDM，如图7b和7d所示。图7b示出使字长减小电路16实施为具有环路滤波器H(z)的噪声整形器的选择，而图7d使该电路(16)实施为具有环路滤波器G(z)的西格马德耳塔调制器。
图8a较详细地示出从qin到qout的信号路径的实施(对应于图7a中示出的区域19)。该结构包括限制器27a、27b以限制最大信号电平(以防止数字回绕(wrap-around)，例如在过载条件下)。保护波带量化器25是使用控制逻辑块29而实现的，其为量化器传递特性并根据图6a、6b来确定以上等式中的条件。其输出反馈到复用器(或等效逻辑)30中，该复用器根据所述等式来选择输出v、TU、0或TL中适当的一个。所述噪声整形器(内)反馈环路由两个延迟元件26a和26b以及两个加法器28a和28b构造，如所示。如上所述，通过28a、26a和26b到28a的反馈路径仅需几位宽。
作为进一步的增强，控制逻辑29也被抖动，其将量化器25输出的选择随机化以减小空闲音。更具体地，如果由量化器引入的误差信号(v-qout)与输入信号过于紧密地相关，可导致谐波失真。这可通过引入对输出信号的抖动或随机化来避免，其在此通过如下来实现：将噪声源31(图中以虚线示出)加到输入信号v以产生到控制逻辑输入的输入的经抖动的控制信号c。该噪声源简单地为由公知技术所产生的伪随机信号，其将TU、TL、零或输入信号的选择轻微地随机化。假设该噪声源被限制到几个LSB，通过28a、26a以及26b到28a的反馈路径仍仅需几位宽。
所加的噪声信号具有两种副作用：首先，比方说略高于TU的输入信号v可使输出信号等于TU(或甚至零或TL)，而不是通过。这是因为施加到输入信号v的噪声信号(31)可减去其振幅中的一些，导致小于TU的控制信号c。其次，比方说略低于TU的输入信号v可通过复用器到达输出，产生对应于窄脉冲宽度的输出信号。这是因为噪声将已经取走TU以上的控制信号c的振幅，这激励复用器30使略小于TU的输入信号v通过。然而，至少对于与TU相比小的所加噪声的振幅，该电路的一般操作基本上等效于没有抖动的电路，使所述预定范围有些“模糊”。如果所述输入信号基本上不在所述范围内，该电路仍输出对应于所述n位输入信号的N位输出信号，并且当输入信号基本上在所述范围内时输出从输出电平的预定减小集合中选择的输出电平。
在第二实施例中，量化器25的控制逻辑和复用器如图8b中所示被修改。这避免了将噪声加到预定范围外之外的信号并因而避免了对应于比所需窄的输出脉冲宽度的输出信号，同时仍添加抖动以将所加的量化噪声qerr解相关于音频信号。甚至对于与TU类似的量值的抖动，也是如此。
控制逻辑块29由两个控制块29a和29b代替，而复用器30被分成两级30a和30b。在没有噪声被加到其输入(控制信号c等于输入信号v)时，块29b检测信号是否落在从TU到TL的范围之外。如果是，则它驱动复用器30b以使输入信号v不加改变地通过。如果不是，即，如果输入信号落在范围TU到TL内，则复用器30b输出来自复用器30a的输出。根据逻辑块29a的输出，来自复用器30a的输出是TU、TL或者零。
逻辑块29a实施传递功能，例如如前述等式中所限定的并如图6a和6b中所示。噪声源31a被加到输入信号v(与如在图8a中的控制信号c相对)并且所述等式然后被应用到经抖动的输入信号。这样，控制是否将输入信号v传递到输出qout上的信号(控制信号c)不被抖动，但在不将输入信号v传递到输出时确定选择哪个预定输出电平(TU，TL)的信号(输入信号v)被抖动。因而逻辑块29a实质上将噪声信号31a加到输入信号，并然后驱动复用器30a根据与图6a和6b中所示类似的特性来选择TU、TL或零。以这种方式，在范围TU到TL之外的输入信号从不被修改，而在该范围内的输入信号v变成TU、TL或零，但其中抖动被加到所述选择。如果所述输入信号不在所述范围内，则该电路仍输出对应于所述n位输入信号的N位输出信号，且当输入信号在所述范围内时输出从输出电平的预定减小集合(TU，0，TL)中选择的输出电平。
由逻辑块29a执行的操作可看作信号v与噪声信号的相加，然后是到三个电平的截断。可替换地，其可以是信号位和噪声位的预定组合的组合。
图5中所示的调制器17包括绝对块23，其简单地使除了MSB的所有位通过，所述MSB被路由到脉宽调制器(PWM)功能块24的“sign”输入。输入采样的绝对值被馈送到PWM功能块24的“count”输入。对于单边调制，在这种情况下为后沿单边调制，在每个脉冲帧的起始，输出被设置为与所述“sign”输入相同的极性，并且脉宽计数器被加载以“count”值。该脉宽计数器在每个位时钟循环递减一次。当所述脉宽计数器的输出达到零时，该块的输出被设置为零(即，“中等”状态)。PWM功能块的功能实现在以下针对图10更详细地描述。
可得出用于PWM功能块24的类似配置，其中脉宽计数器最初被设置为零，并增加直到它达到“count”值以产生正确的脉冲宽度。
如上所述，在标准或单边PWM中，脉冲的仅前或后沿随输入信号变化，另一个沿是固定的。在双边PWM调制中，脉冲的前和后沿二者变化以使PWM脉冲以处于频率fP的PRF(脉冲重复频率)时钟为中心。双边PWM实现更复杂，但与单边PWM相比导致减小的失真。
数字PWM调制器17也可被修改以产生双边调制。对双边调制，附加的“offset”信号被输入到PWM块。该块具有附加的计数器，用于对到脉冲的起始的时段计时，下文中将称作“偏移计数器”。在脉冲帧的起始，输出被设置为零，所述偏移计数器被加载以偏移值，且脉宽计数器被加载以计数值。偏移计数器在每个位时钟脉冲递减一次。当计数器输出达到零时，输出被设置为与“sign”输入相同的极性，并且脉宽计数器如前递减，直到其值达到零。此时，PWM块的输出再次被设置为零。“offset”信号被产生为使脉冲以脉冲帧为中心。
但是，有关双边PWM的数字实现的问题是，如果量化器的输出为奇数，则脉冲不能准确地居中。通过对交替采样交替地将每个奇数长度的PWM脉冲移滑到左边然后右边，该问题得到解决。这在例如下文中得到说明：R.E Hiorns，A.C.Paul和M.B.Sandler，“A Modified Noise ShaperStructure for Digital PWM DACs.”AES 95th Convention，1993年10月，7-10。然而，由于引入失真，这种移滑或交替方案的性能可限制系统的总体性能。
在另一个实施例中，适合于代替单边PWM调制器17的双边PWM调制器(33)在图9中示出，包括改进的移滑方案，通过在移滑器(shuffler)周围使用噪声整形得以增强。该双边PWM调制器电路33包括绝对值电路23、移滑器电路35和PWM功能块34。PWM功能块34在下文针对图10a被详细描述，并且与图5的PWM功能块24相比具有附加“offset”输入。该“offset”输入接收来自移滑器电路35的信号，其为PWM功能块34提供偏移值以便指示PWM块将脉冲定位在脉冲帧中的何处。所述移滑器利用二阶噪声整形，其具有减小由移滑引入的低频误差的效果。与关于图7所概括的拓扑选择类似，用于噪声整形的德耳塔西格马技术可以替代使用，其实现对本领域技术人员是显而易见的。
移滑电路35包括两个加法器36a和36b、偏移计算器37、量化器38以及两个延迟39a和39b。还有左移位或乘2电路40。
偏移计算器37计算使每个PWM脉冲在每个脉冲帧内居中所需的偏移“off”。保持偏移为正数是方便的，所以计算器37被设置为使用下列等式来计算偏移：
off＝(pulse_frame_width-pwm_abs)/2其中pulse_frame_width是每PWM的帧位时钟数。比方说，如果pwm_abs为零，off将等于pulse_frame_width/2，表示PWM脉冲帧中经由(比方说)128个位时钟循环的一半路程的时刻。随着pwm_abs增加，off将以每单位pwm_abs位时钟周期的一半减小。例如，如果脉冲帧宽度为128个位时钟周期，且pwm_in＝64，则pwm_abs也将为64，且偏移计算器的输出将具有值32。
现在参考图10a及以上实例，脉冲帧被示出包含在pwm_out的输出脉冲，其具有对应于到PWM调制器34的输入信号的绝对值(count)的宽度。脉冲从脉冲帧的起始偏移由偏移计算器37计算的偏移。偏移的值将依赖于对应于脉冲宽度的输入信号。偏移的“目标”是使脉冲在脉冲帧内居中。因而偏移计数器数32个时钟脉冲，并然后设置宽度计数器以数64个时钟脉冲以便获得如所示的适当宽度的脉冲。
在该实例中，pwm_in＝64，一偶数值，所以偏移计算器的输出off将具有整数值32。但是如果pwm_in信号是奇数长度的(如63)，off将具有分数值(如32.5)。
偏移值(off)由包括量化器38的移滑器35中的噪声整形结构处理。量化器38包括将输入信号舍入或截断为整数的逻辑，如PWM功能块34所需的。该量化过程引入误差，其由包括加法器36a和36b以及延迟39a和39b的环路来进行噪声整形。在该实施例中，使用二阶环路滤波器，尽管也可使用其它环路滤波器类型。噪声整形环路确保由量化器引入的误差具有时间平均的零，因此，例如来自偏移计算器的常数输入off32.5将例如产生在32和33之间振荡的输出，其中平均为32.5，并且其中能量经谱整形以给出音频波带中的很少的量化噪声。
图10b示出用于PWM调制器34的设置，其包括耦合到符号输入的符号缓冲器41、耦合到计数输入的脉冲宽度缓冲器42以及耦合到偏移输入的偏移缓冲器43。所述调制器还接收设置为调制器的位时钟速率fB的时钟44，以及处于PRF或PWM脉冲帧速率fP的时钟49。所述调制器还包括脉宽计数器45、偏移计数器46和输出逻辑块47，递送适合于控制图2的功率级3的输出pwm_out。
在一脉冲帧的起始，PRF时钟沿将相应的输入信号锁存到三个缓冲器41、42和43中。其然后将偏移加载到偏移计数器中并且将计数加载到脉宽计数器中。偏移计数器开始以时钟速率fB来递减，直到它在“offset”fB个时钟周期之后达到零。然后它将信号输出到输出逻辑47，输出逻辑47然后根据锁存符号信号的极性将pwm_out从零或中等状态变为高或低电平状态。然后偏移计数器输出信号的变化开始脉宽计数器递减，使得在进一步的“count”fB个时钟周期之后脉宽计数器输出信号改变。该信号变化然后提示输出逻辑47将pwm_out返回到零或中等状态。在所述脉冲帧的结尾，计数器的输出被复位，且循环得以重复。
尽管已经针对三电平实施描述了该实施例，产生用于双边PWM的整数偏移的该噪声整形移滑技术也可应用于双电平或其它多电平PWM。
在另一个实施例中，经修改的切换方案被应用于图2的输出晶体管切换桥3b。
通常，高和低状态利用对角相对的MOSFET导通(分别为T1和T4、T2和T3)来实现。对于三电平调制，零或中等状态利用顶部的两个(T1和T2)或下面的两个MOSFET(T3和T4)导通来实现。对于正输入信号，输出在高和零状态之间振荡，而对于负输入信号，输出在低和零状态之间振荡。
如上所述，有各种可能的方案用于选择在波形的各个部分使用两个零状态工作模式中的哪个。图3b说明用于在B和C具有宽的最小脉冲宽度的方案的波形，但其具有大的共模分量，可能产生EMI问题。附加地，并且在B和C二者每个循环被切换时，由于在前驱动器中损耗的功率，对于小信号引起效率的显著损失。图3c示出这样的方案，至少对于小信号(低占空比)具有很少的共模分量，且B和C在“零”信号循环期间不切换，但需要B和C处的很小的脉冲宽度。
图11示出根据一个实施例的可替换方案的波形，其中切换转换如在图3c的方案中而减少，以减少前驱动器的功耗，但没有如上所述的短脉冲的失真限制。仍有比图3c中多的共模能量，但在很多应用(例如在设备主体中具有扬声器的便携应用)中，与使功率损耗最小相比，这较少考虑。而且，共模分量现在不再以PWM载波频率的一半的谐波为中心，但将遍布于较宽的带宽上而且较象噪声，而不是产生棘手的离散高频信号。与图3b的方案相比另外的优点是：如果FET不完美匹配，则不导致输出转换的每个半桥中的每个转换将导致负载上的切换假信号(switchingglitch)。
开关被控制成使施加到每个半桥T1-T3和T2-T4的最小脉冲宽度与图3c的方案相比得到增加。可以看出，通过配置半桥控制波形B和C，一些所施加的脉冲或电压高(voltage high)相互抵消，导致负载波形A中的所需短持续时间脉冲，但在半桥控制波形中不需要对应的短脉冲-即晶体管的切换速度被放松而不影响输出波形A。
因而切换被设置成提供节点B或C之一处的状态转换(即+1到0、0到+1、0到-1或者-1到0)，仅当对应的状态转换发生在PWM输出信号中时。甚至对于低信号值，这避免了图3b的方案的连续切换。但是利用节点B和C状态两者来提供输出A，以便减小对B和C节点的每个中的短持续时间脉冲的需求。因而负载(A)上的非零脉冲由如下来实现：一个负载连接(B或C)处的状态转换，在对应于脉冲宽度的时段之后，另一负载连接(C或B)处的状态转换。
更详细地参考图11中的波形A、B和C，可以看出输出电平A最初为零，且这由两个半桥漏连接或节点上的低电平提供(见B和C)。这两个低电平不提供负载上的电压差且因此不提供零输出值(A)。然后T1-T3(B)节点被切换到高，使负载(A)上的输出电压为正。接下来T2-T4节点(C)被切换为高，再次导致负载上的零电压(A)。由此两个半桥的切换都包含在短脉冲的产生中，而不是如在图3c的设置中的单个半桥。
图12说明用于实施对半桥输出的切换控制的机制，B连接到T1和T3而C连接到T2和T4，对于负载给定所想要的输出A＝B-C。基本思想是：当需要从非零状态到零状态的转换时，使用交替的开关集-换句话说如果到零输出(A＝0)的最后转换通过开关T1-T3(B)半桥来提供，则这次要使用T2-T4(C)半桥。这确保了任何所需的短脉冲不完全通过开关仅一个半桥(B或C)来提供。使用二者交替减小晶体管的有限转换速率(slew rate)的效果。事实上包括这些短脉冲之一的两个沿的转换速率将趋向于类似，因此获得任何效果的某种抵消。
更详细地，从状态A＝0开始，其中B＝0、C＝0(z)，如果A然后转换到+1，输出B则切换到高，以给出B＝1、C＝0(x)。当A返回到零时(在前的逻辑禁止从A＝1到A＝-1的转换)，由于B是最后切换的，C现在被切换到高，以给出交替的零状态B＝1C＝1(w)。如果A最初已被转换到-1，则首先C将已经被切换，以给出B＝0，C＝1(y)，然后当A返回到零时，B将已经被切换，以给出相同的交替零状态B＝1，C＝1(w)。
类似地，从状态A＝0开始，其中B＝1、C＝1(w)，如果A然后转换到+1，输出C则切换到低，以给出B＝1、C＝0(x′)。当A返回到零时，由于C是最后切换的，B现在被切换到低，以给出零状态B＝0C＝0(z)。如果A最初已被转换到-1，则首先B将已经被切换，以给出B＝0、C＝1(y′)，然后当A返回到零时，C将已经被切换，以给出相同的零状态B＝0、C＝0(z)。
更通常地，切换输出(A)的最后一个半桥(A或B)被确定，以便使用另一个半桥(B或C)来实施下一输出中等开关。这确保了任何所需的短脉冲不完全通过开关仅一个半桥(B或C)来提供，而是使用二者以减小晶体管的有限转换速率的效果。
如对本领域技术人员显而易见的，该逻辑状态图可容易地在软件或逻辑电路中实施，例如DSP或ASIC。如图2中所示当T1是PMOS而T3是NMOS时，用于T1和T3的栅的驱动波形标称是相同的，并且是B处的所需电平的反转。在实际中，某种欠重叠(underlap)将被加到实际施加到栅的波形，以避免两个晶体管同时接通并导致直接在电源之间的瞬间低电阻路径。对于T2和T4，与此类似。
当T1和T2也是NMOS而不是PMOS时，T1处的波形必须相对于T3的波形而反转，且可能电平移位到较高电压，如现有技术中众所周知的。
技术人员将认识到上述设备和方法可以实施为处理器控制代码，例如在诸如盘、CD-或DVD-ROM的载体介质上，诸如只读存储器的程序化存储器(固件)，或在诸如光或电信号载体的数据载体上。对于许多应用，本发明的实施例将在DSP(数字信号处理器)、ASIC(特定用途集成电路)或FPGA(现场可编程门阵列)上实现。因此所述代码可包括常规程序代码或微代码或例如用于设置或控制ASIC或FPGA的代码。该代码还可包括用于动态配置诸如可重编程逻辑门阵列的可重配置的设备的代码。类似地，该代码还包括用于诸如VerilogTM或VHDL(甚高速集成电路硬件描述语言)的硬件描述语言的代码。如技术人员将理解的，该代码可分布在多个相互通信的耦合部件之间。在适当的情况下，所述实施例还可这样实现：使用运行在现场可(重)编程模拟阵列或类似装置上的代码以配置模拟硬件。
技术人员也将理解，总体上根据以上教导，各种实施例以及针对其所述的特定特征可以与其他实施例或其具体描述的特征自由组合。技术人员也将认识到，可以在所附权利要求的范围内对所述的特定实例进行各种变更和修改。

Claims (49)

1.一种用于脉宽调制器的量化器电路，该量化器电路包括：
装置，用于接收输入信号；
装置，用于提供依赖于所述所接收的输入信号的控制信号；
装置，用于确定所述控制信号是否在预定范围内；
装置，用于在所述控制信号不在所述范围内时输出对应于所述输入信号的输出信号以及当所述控制信号在所述范围内时输出具有从许多预定电平之一选择的电平的输出信号。
2.根据权利要求1的电路，其中所述控制信号等于所述输入信号。
3.根据权利要求2的电路，其中所述控制信号提供装置被设置为将所述输入信号输出为所述控制信号，该电路进一步包括用于抖动的装置，其接收所述输入信号并输出经抖动的输入信号，并且其中所选择的电平依赖于所述经抖动的输入信号。
4.根据权利要求1的电路，其中所述控制信号提供装置包括用于抖动的装置，其接收所述输入信号并将经抖动的输入信号输出为所述控制信号，并且其中该电路被进一步设置成使所选择的电平依赖于所述控制信号。
5.根据权利要求3或4的电路，其中所述抖动装置包括伪随机噪声源并被设置为将其加到所述输入信号。
6.根据任何一项前述权利要求的电路，其中所述调制器是三电平调制器并且所述预定范围关于零信号电平为中心。
7.根据权利要求6的电路，其中所述预定电平包括零和所述范围的边界。
8.根据权利要求7的电路，其中所述量化电路被进一步设置为：将所述输出信号强制为非零阈值，当所述对应的输入信号在所述阈值的预定范围内时。
9.根据任何一项前述权利要求的电路，其中所述调制器是三电平调制器，其中所述量化电路被设置为：将所述输出信号强制为非零的上阈值，当所述对应的输入信号在所述上阈值的预定范围内时；以及将所述输出信号强制为非零的下阈值，当所述对应的输入信号在所述下阈值的预定范围内时。
10.根据任何一项前述权利要求的电路，其中所述调制器是三电平调制器，其中所述量化电路被设置为：当所述对应的输入信号在零的预定范围内时，将所述输出信号强制为零值。
11.根据权利要求8或9的电路，其中所述量化电路包括控制逻辑和复用器，该复用器具有来自所述被强制的输出值和所述输入信号的输入，所述控制逻辑被设置为：当所述对应的输入信号在所述预定范围内时，在所述输入信号和所述被强制的输出值之间切换。
12.根据权利要求1-10之任何一项的电路，包括：切换装置，被设置成开关具有在所述输入信号和所述预定电平之间可切换的输出；以及控制逻辑，被设置为：当所述控制信号在所述预定范围以外时将所述输入信号切换到所述输出，否则将所述预定电平切换到所述输出。
13.根据权利要求12的电路，其中所述控制逻辑被进一步设置为依赖于所述输入信号在预定电平之间切换所述切换装置。
14.根据权利要求12或13的电路，进一步包括伪随机噪声源及被设置为将噪声加到所述输入信号的加法器，所述加法器的输出耦合到所述控制逻辑以提供所述控制信号。
15.根据权利要求12的电路，进一步包括第二切换装置及第二控制逻辑，所述第二控制逻辑被设置为依赖于所述输入信号在预定电平之间切换所述第二切换装置。
16.根据权利要求15的电路，进一步包括伪随机噪声源及被设置为将噪声加到所述输入信号的加法器，所述加法器的输出耦合到所述控第二制逻辑。
17.根据任何一项前述权利要求的电路，其中所述量化电路进一步包括从所述量化电路的输出到输入的反馈环路。
18.根据权利要求17的电路，进一步包括延迟或滤波器以便实施西格马德耳塔调制器或噪声整形电路。
19.一种用于耦合到脉宽调制器的量化器电路，所述调制器被设置为输出具有依赖于所述量化器电路输出信号的宽度的脉冲，该量化器包括：
输入，用于接收输入信号；
量化装置，用于将所述输入信号量化为对应的输出信号，并进一步具有最小脉冲宽度约束并被设置成使具有非零值并对应于一输出信号的输入信号被量化为具有零值或对应于比所述约束大的调制器脉冲宽度的值的对应信号，所述输出信号又对应于具有比所述约束小的宽度的所述调制器的脉冲。
20.一种用于脉宽调制器的字长减小电路，该电路包括：
根据任何一项前述权利要求的量化电路；
第二量化电路，其耦合到所述第一量化电路的输入并包括：
输入，用于接收x位输入信号；
量化装置，被设置为将所述x位信号量化为对应的n位输出信号；
输出，用于将所述n位输出信号输出到所述第一量化电路。
21.根据权利要求20的电路，进一步包括从所述第一量化电路的输出到所述第二量化电路的输入的反馈环路、环路滤波器及加法器，其被设置为实施西格马德耳塔调制器或噪声整形器电路。
22.一种PWM转换器电路，包括：用于将N位输入信号调制为一输出脉冲的装置，所述输出脉冲具有与所述N位输入信号的电平成比例的宽度；以及根据任何一项前述权利要求并耦合到所述调制装置的输入的电路。
23.根据权利要求22的电路，其中所述调制装置被设置成实施双边调制，并包括：移滑电路，用于控制脉冲偏移以便改变所述输出脉冲的前沿位置；耦合到所述移滑电路的量化器；以及所述量化器周围的噪声整形电路。
24.根据权利要求23的电路，其中所述移滑电路被设置为：当所述输入信号为奇数时，交替地从所述偏移值加或减。
25.根据权利要求23或24的电路，其中所述噪声整形电路为二阶或更高阶。
26.一种数字音频信号放大器，包括根据权利要求22到25之任何一项的PWM转换器电路。
27.根据权利要求26的放大器，其中所述调制器提供三电平PWM输出信号；所述放大器进一步包括：
功率切换电路，包括设置成两个半桥的四个晶体管，每个所述半桥具有在相应晶体管的共同连接处的负载连接以便负载连接在这两个负载连接之间；
装置，用于依赖于所述PWM输出信号来独立切换所述两个晶体管半桥以便提供放大的调制器输出信号。
其中所述切换装置被设置为当对应状态转换发生在所述PWM输出信号中时仅提供所述负载连接之一处的状态转换，且其中所述负载上的非零脉冲由所述负载连接之一处的状态转换、根据脉冲宽度的时段之后的另一个负载连接处的状态转换来实现。
28.根据权利要求27的放大器，其中所述切换装置包括装置，用于确定切换所述输出的最后一个半桥，以便使用另一个半桥来实施下一输出中等开关。
29.一种三电平PWM放大器，包括：
调制器，用于提供三电平PWM输出信号以便于由功率切换电路放大，所述功率切换电路包括设置成两个半桥的四个晶体管，每个所述半桥具有在相应晶体管的共同连接处的负载连接以便负载连接在这两个负载连接之间；
装置，用于依赖于所述PWM输出信号来独立切换所述两个晶体管半桥以便提供放大的调制器输出信号。
其中所述切换装置被设置为当对应状态转换发生在所述PWM输出信号中时仅提供一个所述负载连接处的状态转换，且其中所述负载上的非零脉冲由一个所述负载连接处的状态转换、根据脉冲宽度的时段之后的另一个负载连接处的状态转换来实现。
30.根据权利要求29的放大器，其中所述切换装置包括装置，用于确定切换所述输出的最后一个半桥，以便使用另一个半桥来实施下一输出中等开关。
31.一种用于实施双边调制的调制电路，该电路包括：
移滑电路，其产生用于控制输出脉冲前沿位置的脉冲偏移值；量化器，具有反馈环路，并且耦合到所述移滑电路的输出以便在所述脉冲偏移值非整数时将其舍入成整数。
32.根据权利要求31的电路，进一步包括所述反馈环路中的噪声整形电路。
33.根据权利要求32的电路，其中所述噪声整形电路为二阶或更高阶。
34.一种用于量化脉宽调制器的输入信号的方法，该方法包括：
接收输入信号；
提供依赖于所述所接收的输入信号的控制信号；
确定所述控制信号是否在预定范围内；
如果所述控制信号不在所述范围内则输出对应于所述输入信号的输出信号并且当所述控制信号在所述范围内时输出具有从许多预定电平之一选择的电平的输出信号。
35.根据权利要求34的方法，其中所述控制信号等于所述输入信号。
36.根据权利要求34或35的方法，其中所述控制信号是所述输入信号，进一步包括提供经抖动的输入信号，并且其中所选择的电平依赖于所述经抖动的输入信号。
37.根据权利要求36的方法，进一步包括抖动所述输入信号以提供所述控制信号，并且其中所选择的电平依赖于所述控制信号。
38.根据权利要求34到37之任何一项的方法，其中所述调制器是三电平调制器并且所述预定范围以零信号电平为中心。
39.根据权利要求37的方法，其中所述预定电平包括零和所述范围的边界。
40.根据权利要求34到37之任何一项的方法，进一步包括：将所述输出信号强制为非零阈值，当所述对应的输入信号在所述阈值的预定范围内时。
41.根据权利要求34到37之任何一项的方法，其中所述调制器是三电平调制器，并且所述方法进一步包括：将所述输出信号强制为非零的上阈值，当所述对应的输入信号在所述上阈值的预定范围内时；以及将所述输出信号强制为非零的下阈值，当所述对应的输入信号在所述下阈值的预定范围内时。
42.根据权利要求34到40之任何一项的方法，其中所述调制器是三电平调制器，并且所述方法进一步包括：当所述对应的输入信号在零的预定范围内时，将所述输出信号强制为零值。
43.一种用于量化脉宽调制器的输入信号的方法，所述调制器被设置为输出具有依赖于所述量化器电路输出信号的宽度的脉冲，该方法包括：
接收输入信号；
将所述输入信号量化为对应的输出信号，并提供最小脉冲宽度约束以使具有非零值并对应于一输出信号的输入信号被量化为具有零值或对应于比所述约束大的调制器脉冲宽度的值的对应信号，所述输出信号又对应于具有比所述约束小的宽度的所述调制器的脉冲。
44.一种用于对脉宽调制器的输入信号进行字长减小的方法，该方法包括：
接收x位输入信号；
将所述x位信号量化为对应的n位信号；
根据权利要求34到43之任何一项来量化所述n位信号。
45.一种对输入信号进行PWM转换的方法，包括根据权利要求34到43之任何一项来量化所述输入信号，以及将所述经量化的输入信号调制成具有与所述经量化信号的电平成比例的宽度的输出脉冲。
46.根据权利要求45的方法，进一步包括：通过如下来实施双边调制：控制脉冲偏移以便改变所述输出脉冲的前沿位置、对所述偏移进行量化及噪声整形。
47.一种切换功率切换电路的方法，所述功率切换电路包括设置成两个半桥的四个晶体管，每个所述半桥具有在相应晶体管的共同连接处的负载连接以便负载连接在这两个负载连接之间，所述切换电路耦合到提供三电平PWM输出信号的调制器；所述方法包括：
依赖于所述PWM输出信号来独立切换所述两个晶体管半桥以便提供放大的调制器输出信号；
其中所述切换被设置为当对应状态转换发生在所述PWM输出信号中时仅提供一个所述负载连接处的状态转换，且其中所述负载上的非零脉冲由一个所述负载连接处的状态转换、根据脉冲宽度的时段之后的另一个负载连接处的状态转换来实现。
48.根据权利要求47的方法，进一步包括确定切换所述输出的最后一个半桥，以便使用另一个半桥来实施下一输出中等开关。
49.一种计算机程序，包括用于控制处理器实施根据权利要求34到48之任何一项的方法的处理器代码。
CNA2005101166378A 2005-01-17 2005-10-26 脉宽调制器量化电路 Pending CN1808895A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0500902.2 2005-01-17
GB0500902A GB2425668B (en) 2005-01-17 2005-01-17 Pulse width modulator quantisation circuit

Publications (1)

Publication Number Publication Date
CN1808895A true CN1808895A (zh) 2006-07-26

Family

ID=34224697

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005101166378A Pending CN1808895A (zh) 2005-01-17 2005-10-26 脉宽调制器量化电路

Country Status (4)

Country Link
US (1) US7205917B2 (zh)
CN (1) CN1808895A (zh)
GB (2) GB2449591B (zh)
TW (1) TW200629729A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826846A (zh) * 2009-03-03 2010-09-08 三星电子株式会社 三电平半桥脉宽调制放大器及其驱动方法
CN102282765A (zh) * 2008-11-21 2011-12-14 L&L建筑公司 一种数字脉宽调制器方法及系统
CN102412812A (zh) * 2010-09-21 2012-04-11 哈曼贝克自动系统股份有限公司 脉宽调制器
CN101647202B (zh) * 2006-12-22 2013-01-09 艾色拉加拿大公司 数字线性发送器架构
CN103166652A (zh) * 2011-12-15 2013-06-19 德克萨斯仪器股份有限公司 数字时间交织rf-pwm发射机
CN106663220A (zh) * 2014-06-23 2017-05-10 高通股份有限公司 用于基于阈值的信号编码的异步脉冲调制
CN110945783A (zh) * 2017-08-04 2020-03-31 三菱电机株式会社 失真减轻量化器电路、减轻失真噪声的方法和数字发送机
CN111418159A (zh) * 2017-10-02 2020-07-14 思睿逻辑国际半导体有限公司 脉冲宽度调制
CN113574794A (zh) * 2019-03-28 2021-10-29 三菱电机株式会社 马达驱动装置、电动吸尘器以及干手器
CN113630935A (zh) * 2021-08-10 2021-11-09 上海艾为电子技术股份有限公司 一种降低电容啸叫的方法及装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI253055B (en) * 2004-10-11 2006-04-11 Sunplus Technology Co Ltd Sound playing device using sigma-delta pulse width modulation
US7649961B2 (en) * 2005-06-20 2010-01-19 Freescale Semiconductor, Inc. Suppressed carrier quadrature pulse modulator
JP4513021B2 (ja) * 2005-12-28 2010-07-28 ソニー株式会社 ディジタルアンプ装置及びディジタルアンプ装置のミュート方法
JP4513022B2 (ja) * 2005-12-28 2010-07-28 ソニー株式会社 ディジタルアンプ装置及びディジタルアンプ装置のリセット方法
FR2907987B1 (fr) * 2006-10-31 2009-01-23 Thales Sa Dispositif de boucle fermee d'asservissement et modulateur sigma-delta
US7579908B2 (en) 2007-08-25 2009-08-25 Freescale Semiconductor, Inc. Digital audio amplifiers, electronic systems, and methods
ITVA20070076A1 (it) * 2007-10-10 2009-04-11 St Microelectronics Srl "modulatore sigma_delta per applicazioni pwm con controllo di minima dinamica e dithering"
US7791521B2 (en) * 2008-04-01 2010-09-07 Silicon Laboratories, Inc. System and method of changing a PWM power spectrum
JP2009278407A (ja) * 2008-05-15 2009-11-26 Fujitsu Microelectronics Ltd データ変調回路
US7969242B2 (en) * 2008-07-24 2011-06-28 Qualcomm Incorporated Switching power amplifier for quantized signals
US8044743B2 (en) * 2009-03-24 2011-10-25 Dsp Group Limited Method and apparatus for pulse position modulation
US8306106B2 (en) 2010-04-27 2012-11-06 Equiphon, Inc. Multi-edge pulse width modulator with non-stationary residue assignment
EP2421157A1 (de) * 2010-07-29 2012-02-22 SEMIKRON Elektronik GmbH & Co. KG Verfahren zum Betreiben eines Delta-Sigma-Wandlers
EP2633621B1 (en) 2010-10-27 2017-08-30 Merus Audio ApS Audio amplifier using multi-level pulse width modulation
GB2499615A (en) * 2012-02-22 2013-08-28 Nordic Semiconductor Asa Waveform generation
US10223450B1 (en) * 2013-03-14 2019-03-05 Google Llc Data delivery
US9571931B1 (en) 2013-04-09 2017-02-14 Cirrus Logic, Inc. Systems and methods for reducing non-linearities of a microphone signal
US8842031B1 (en) * 2013-07-01 2014-09-23 Cirrus Logic, Inc. Delta-sigma modulator with limiter
US9626981B2 (en) 2014-06-25 2017-04-18 Cirrus Logic, Inc. Systems and methods for compressing a digital signal
DE102014119285A1 (de) * 2014-12-19 2016-06-23 Intel IP Corporation Frequenzgenerator, Verfahren und Computerprogramm
US9621185B1 (en) * 2016-12-27 2017-04-11 Egreen Technology Inc. Apparatus for differential amplitude pulse width modulation digital-to-analog conversion and method for encoding output signal thereof
US11942940B2 (en) * 2021-02-05 2024-03-26 Renesas Electronics America Inc. Boot capacitor charge during low power states
US20220376699A1 (en) * 2021-05-21 2022-11-24 Texas Instruments Incorporated Inductive current digital-to-analog converter (dac) and related control options
CN113037072B (zh) * 2021-05-28 2021-08-17 天津飞旋科技股份有限公司 一种窄脉冲抑制方法、装置和桥式开关电路
CN115276437A (zh) * 2022-09-27 2022-11-01 广东高斯宝电气技术有限公司 一种正弦脉宽调制方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3541461A (en) * 1968-02-08 1970-11-17 Bell Telephone Labor Inc Nonsaturating transformer amplifier
JPH0421215A (ja) * 1990-05-16 1992-01-24 Sony Corp デジタル・アナログ変換器
US5077539A (en) * 1990-12-26 1991-12-31 Apogee Technology, Inc. Switching amplifier
DE59208582D1 (de) * 1992-03-31 1997-07-10 Siemens Audiologische Technik Schaltungsanordnung mit einem Schaltverstärker
JP4097700B2 (ja) * 1996-03-28 2008-06-11 テキサス インストルメンツ デンマーク エイ／エス Ｐｃｍ信号のｕｐｗｍ信号への変換方法
US5815102A (en) * 1996-06-12 1998-09-29 Audiologic, Incorporated Delta sigma pwm dac to reduce switching
US5933453A (en) * 1997-04-29 1999-08-03 Hewlett-Packard Company Delta-sigma pulse width modulator control circuit
US6107876A (en) * 1999-04-13 2000-08-22 Ravisent Technologies, Inc. Digital input switching audio power amplifier
US6791404B1 (en) * 1999-07-01 2004-09-14 Broadcom Corporation Method and apparatus for efficient mixed signal processing in a digital amplifier
US6472933B2 (en) * 1999-09-27 2002-10-29 Waytech Investment Co., Ltd. Switching amplifier incorporating return-to-zero quaternary power switch
US6262632B1 (en) * 1999-11-16 2001-07-17 Texas Instruments Incorporated Concept and method to enable filterless, efficient operation of Class-D amplifiers
US6211728B1 (en) * 1999-11-16 2001-04-03 Texas Instruments Incorporated Modulation scheme for filterless switching amplifiers
DE10027164A1 (de) * 2000-05-31 2001-12-06 Ravi Sinha Schaltungsanordnung und Verfahren zur Wandlung digitaler elektrischer Signale in kontinuierliche akustische Signale
US6614297B2 (en) * 2001-07-06 2003-09-02 Texas Instruments Incorporated Modulation scheme for filterless switching amplifiers with reduced EMI
US7200187B2 (en) * 2001-07-26 2007-04-03 O'brien Thomas J Modulator for digital amplifier
US6605991B2 (en) * 2001-08-30 2003-08-12 Motorola, Inc. Circuitry for creating a spectral null in a differential output switching amplifier and method therefor
US20030122615A1 (en) * 2003-01-03 2003-07-03 Zeff Robert Terry Improved Class BD Amplifier
US7143125B2 (en) * 2003-04-16 2006-11-28 Motorola, Inc. Method and apparatus for noise shaping in direct digital synthesis circuits
JP2004328428A (ja) * 2003-04-25 2004-11-18 Pioneer Electronic Corp Ｐｗｍ信号発生器及びｐｗｍ信号発生方法並びにディジタル・アナログ変換器及びディジタルアンプ
US6940436B2 (en) * 2003-10-31 2005-09-06 Texas Instruments Incorporated Analog-to-digital conversion system with second order noise shaping and a single amplifier
ATE387750T1 (de) * 2004-05-28 2008-03-15 Tc Electronic As Impulsbreitenmodulatorsystem

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101647202B (zh) * 2006-12-22 2013-01-09 艾色拉加拿大公司 数字线性发送器架构
CN102282765A (zh) * 2008-11-21 2011-12-14 L&L建筑公司 一种数字脉宽调制器方法及系统
CN102282765B (zh) * 2008-11-21 2014-02-12 L&L建筑公司 一种数字脉宽调制器方法及系统
CN101826846A (zh) * 2009-03-03 2010-09-08 三星电子株式会社 三电平半桥脉宽调制放大器及其驱动方法
CN101826846B (zh) * 2009-03-03 2014-08-27 三星电子株式会社 三电平半桥脉宽调制放大器及其驱动方法
CN102412812B (zh) * 2010-09-21 2014-12-31 哈曼贝克自动系统股份有限公司 脉宽调制器
CN102412812A (zh) * 2010-09-21 2012-04-11 哈曼贝克自动系统股份有限公司 脉宽调制器
CN103166652B (zh) * 2011-12-15 2017-03-01 德克萨斯仪器股份有限公司 数字时间交织rf‑pwm发射机
CN103166652A (zh) * 2011-12-15 2013-06-19 德克萨斯仪器股份有限公司 数字时间交织rf-pwm发射机
CN106663220A (zh) * 2014-06-23 2017-05-10 高通股份有限公司 用于基于阈值的信号编码的异步脉冲调制
CN110945783A (zh) * 2017-08-04 2020-03-31 三菱电机株式会社 失真减轻量化器电路、减轻失真噪声的方法和数字发送机
CN110945783B (zh) * 2017-08-04 2023-08-11 三菱电机株式会社 失真减轻量化器电路、减轻失真噪声的方法和数字发送机
CN111418159A (zh) * 2017-10-02 2020-07-14 思睿逻辑国际半导体有限公司 脉冲宽度调制
CN111418159B (zh) * 2017-10-02 2023-07-18 思睿逻辑国际半导体有限公司 脉冲宽度调制器
CN113574794A (zh) * 2019-03-28 2021-10-29 三菱电机株式会社 马达驱动装置、电动吸尘器以及干手器
CN113630935A (zh) * 2021-08-10 2021-11-09 上海艾为电子技术股份有限公司 一种降低电容啸叫的方法及装置

Also Published As

Publication number Publication date
GB2449591A (en) 2008-11-26
GB0500902D0 (en) 2005-02-23
TW200629729A (en) 2006-08-16
GB2449591B (en) 2009-03-18
GB2425668A (en) 2006-11-01
US20060158359A1 (en) 2006-07-20
US7205917B2 (en) 2007-04-17
GB2449591A8 (en) 2008-12-10
GB0816236D0 (en) 2008-10-15
GB2425668B (en) 2009-02-25

Similar Documents

Publication Publication Date Title
CN1808895A (zh) 脉宽调制器量化电路
US10826478B2 (en) Pulse-width modulation
US8633779B2 (en) Pulse width modulator
US8306106B2 (en) Multi-edge pulse width modulator with non-stationary residue assignment
EP1946443A2 (en) Feedback controller for pwm amplifier
WO2005076664A1 (en) Output stage for a hearing aid and method of driving output stage
WO2007090164A2 (en) Systems and methods for pulse width modulating asymmetric signal levels
US20110064245A1 (en) Half-bridge three-level pwm amplifier and audio processing apparatus including the same
US20200044641A1 (en) Variable stream pulse width modulation
JP4566566B2 (ja) 電力増幅装置
CN1625055A (zh) 字长减少电路
US6724249B1 (en) Multi-level class-D amplifier by means of 3 physical levels
CN111049481B (zh) 具有多个σ-δ调制器以驱动输出负载的音频放大器
JP2008048305A (ja) ハーフスイングパルス幅変調を備えたｄ級音響増幅器
US7308027B1 (en) Circuits and methods for reducing distortion and noise in pulse width modulation systems utilizing full-bridge drivers
Lin et al. Enhanced design of filterless class-D audio amplifier
US6784710B2 (en) Multistage pulse width modulator
US20130214856A1 (en) Switching amplifier system and method for suppressing signal distortion thereof
CN1894855A (zh) 用于限幅检测和信号修改的系统和方法
EP2562933A1 (en) Class D amplifier and control method
Trehan et al. Noise suppression in a class-D amplifier using a three-level converter
JP2004104399A (ja) 増幅器
JP2006101022A (ja) デジタルアンプ
Chakraborty Modeling & analysis of a closed loop class D audio amplifier for PSR improvement
Loo High Speed DPWM Switched Mode Supply and Control

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20060726