CN1801605A - 使用具降低电流消耗差动放大器的比较器 - Google Patents

使用具降低电流消耗差动放大器的比较器 Download PDF

Info

Publication number
CN1801605A
CN1801605A CN200510076431.7A CN200510076431A CN1801605A CN 1801605 A CN1801605 A CN 1801605A CN 200510076431 A CN200510076431 A CN 200510076431A CN 1801605 A CN1801605 A CN 1801605A
Authority
CN
China
Prior art keywords
voltage signal
signal
voltage
transistor
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200510076431.7A
Other languages
English (en)
Inventor
J·P·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1801605A publication Critical patent/CN1801605A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Dram (AREA)

Abstract

本案提供一种具有降低电流消耗的比较器电路，以及利用该比较器电路的其它电路。该比较器电路可以响应该输入信号的电压水平、并藉由避免经由一开关晶体管的电流而达成降低电流消耗。

Description

使用具降低电流消耗差动放大器的比较器
技术领域
本发明，大体而言，相关于集成电路装置，以及，特别地是，相关于在集成电路装置中的比较器电路。
背景技术
集成电路装置(ICs)乃会为了多变性的目的而使用比较器电路，举例而言，一个IC装置，例如，一动态随机存取内存(DRAM)装置，可以利用一比较器电路、并藉由比较该输入电压信号的水平以及一参考电压信号来决定一输入信号的状态(例如，一内部控制信号)，而如此的一个比较器电路则通常是利用一会藉由放大在该输入信号以及该参考电压信号间的差异而产生一输出信号的差动放大器所加以执行。
图1A举例说明一习知比较电路100A的实例，而其乃是利用一差动放大器来产生一指示一输入信号VIN相对于一参考电压VREF的状态的输出信号VOUT，其中，该差动放大器包括一包含PMOS负载晶体管(MPA以及MPB)以及NMOS输入晶体管(MNA以及MNB)的配置，并且，该差动放大器乃会产生代表在VREF以及VIN间该差异的一放大的单端输出(single ended output)VOUT。
在操作上，若是VREF的该电压水平大于VIN的该电压水平时，则流经MNA的电流(IA)将会大于流经MNB(IB)的电流，以及因此，在输出节点B的电位将会较高，另一方面，若是VREF的该电压水平小于VIN时，则流经MNA的电流(IA)将会小于流经MNB的电流(IB)，以及因此，在输出节点B的电位将会较低，不过，可惜地是，在此配置中，无论该输入信号VIN的状态为何，该差动放大器都会遭受到固定的电流消耗(IREF)。
图1B举例说明另一种型态的利用一具有PMOS输入晶体管(MPA以及MPB)的差动放大器电路的比较器电路100B的一个实施例，而在此配置中，若是VREF的该电压水平小于VIN的该电压水平时，则流经MNA的电流(IA)将会大于流经MNB(IB)的电流，以及因此，在输出节点B的电位将会较高，再者，若是VREF的该电压水平大于VIN时，则流经MNA的电流(IA)将会小于流经MNB的电流(IB)，以及因此，在输出节点B的电位将会较低，不过，可惜地是，在此配置中，无论该输入信号VIN的状态为何，该差动放大器也是会遭受到固定的电流消耗(IREF)。
而此固定电流消耗则是会使得这些型态的比较器在被应用于需要最小功率消耗的应用中时产生问题，例如，应用在使用于可携式电子器材，例如，膝上型计算机、行动电话、以及个人数字助理(PDAs)，的DRAM的装置中时，据此，有对于一具有降低的电流消耗的比较器电路的需求。
发明内容
本发明，大体而言，提供具有降低的电流消耗的比较器点路，以及利用该比较器的其它电路。
一个实施例提供一比较器电路，其概括来说包括一电流源，差动放大器，以及开关晶体管，其中，该差动放大器会提供一指示一施加至第一输入晶体管的输入信号相对于一施加至一第二输入晶体管的参考电压信号的电压水平的输出电压信号，其中，该第一以及第二输入晶体管会耦接在一共同节点，该开关晶体管设置为响应施加至该开关晶体管的一切换电压信号，而避免在该电流源以及该共同节点间的电流的流动，其中，该切换电压信号乃是源自于该输入电压信号。
另一个实施例提供一振荡器电路，其大体而言包括一电容器，具有由于已储存电荷所造成的一电压，一第一电流源，以对该电容器进行充电，以及一比较器电路，以用于提供一指示相对于一施加至一第二输入晶体管的参考电压信号的一施加至一第一输入晶体管的电容器电压的输出电压信号，其中，该第一以及第二输入晶体管会耦接在一共同节点，再者，一开关晶体管设置为响应施加至该开关晶体管的一切换电压信号，而避免在一第二电流源以及该共同节点间的电流的流动，其中，该切换电压信号乃是源自于该电容器电压，另外，一预充电晶体管设置以响应源自该输出电压信号的一预充电信号而放电该电容器。
另一个实施例提供一种内存装置，其大体而言包括多个记忆单元，用以更新该等记忆单元的电路，以响应一脉冲更新信号，以及一振荡器电路，以用于产生该脉冲更新信号。该振荡器电路包括一第一电流源，具有由于已储存的电荷所造成的一电压，一比较器电路，以用于提供一指示相对于一施加至一第二输入晶体管的参考电压信号的一施加至一第一输入晶体管的电容器电压的输出电压信号，其中，该第一以及第二输入晶体管会耦接在一共同节点，再者，一开关晶体管设置以响应施加至该开关晶体管的一切换电压信号，而避免在一第二电流源以及该共同节点间的电流的流动，其中，该切换电压信号乃是源自于该电容器电压，同时，该振荡器电路亦包括一脉冲产生器，以用于响应在该输出电压信号中的一改变而产生该脉冲更新信号，以及一预充电晶体管，设置以响应源自该输出电压信号的一预充电信号而放电该电容器。
附图说明
因此，本发明上述的特征可以于其中获得更详细的了解，也就是本发明简短地在前做出总结的一更特别叙述，的方法可以参考实施例，而其中的一些则是举例说明于所附图式中，不过，需要注意的是，所附图式仅是举例说明本发明的典型实施例，因此，并非意欲于限制其范围，也就是说，对本发明而言，其亦允许其它相等效果的实施例。
图1A以及图1B：其举例说明依照习知技术的示范性比较器电路；
图2B至图2C：其举例说明依照本发明的实施例的示范性比较器电路；
图3A以及图3B：其为依照本发明实施例的分别对应于图2B以及第2B图的该等比较器电路的示范性时序图；
图4：其举例说明利用依照本发明一实施例的一示范性振荡器电路的一动态随机存取内存(DRAM)装置；以及
图5：其为对应于图4的该振荡器电路的一示范性时序图。
具体实施方式
本发明，概括来说，提供相对于习知比较器电路而言，一具有降低的电流消耗的比较器电路。正如先前所叙述的，习知利用差动放大器的比较器电路乃会消耗电流，无论该输入信号的该电压水平为何，而相对的，依照本发明的比较器电路则是可以藉由避免经过负责该输入信号的该电压水平的一开关晶体管的电流而降低电流消耗。
对一些实施例而言，当该输入信号的该电压水平掉落到低于(或超过)一临界水平时，该开关晶体管可以避免电流在一输入晶体管的一共同节点以及一电流源间的一电流路径中流动，而正如将于后进行更详细叙述的，如此的比较器电路可以被使用做为在各式电路中的建构区块(building block)，例如，振荡器电路，其中，如此的振荡器电路可以，举例而言，被用在DRAM装置中，以于DRAM记忆单元进行自行更新操作期间降低电流消耗的同时，产生一用于该自行更新的周期性信号。
比较器电路实例
图2A举例说明依照本发明的一示范性实施例，一利用一差动放大器电路以及一NMOS开关晶体管MND的比较器电路200A，其中，该比较器电路200A建构以产生一会指示相对于一参考电压水平VREF的一输入信号VIN的电压水平的输出信号VOUT。
然而，藉由在该等输入晶体管MNA以及MNB的一共同节点A与一电流源210A间的一电流路径中设置该开关晶体管MND，该比较器电路200A的电流消耗可以被减少，举例而言，藉由将该输入电压信号VIN施加至该开关晶体管MND的栅极，当VIN超过该开关晶体管MND，正如举例说明者，的该切换临界电压(VT-N)，典型地，.4V至.5V，时，电流将仅会在该电流路径中流动，因此，当VIN低于VT-N的同时，在该比较器200A中乃不会具有电流消耗(忽略漏电流)。
该比较器电路200A的操作可以以图3A做为参考而加以叙述，而该图3A则为VOUT以及该通过该电流路径的电流(IA+IB)与VIN间的一时序图，其中，正如所举例说明的，VOUT一开始为高，VIN一开始为低，以及VREF设定为位在该开关晶体管MND的该临界电压水平上，因此，在VIN为低于临界电压VND的同时，并不具有电流消耗(亦即，IA+IB＝0)，而当VIN一旦增加到VT-N上时，则该开关晶体管MND乃会被开启，并且，流经该电流路径的电流乃会增加至IREF。
当该流经该电流路径的电流大体上应该在MND被开启时维持为不变，只要VIN低于VREF即可，的同时，该流经MNA的电流(IA)将会大于该流经MNB的电流(IB)，并且，VOUT将会维持在高，然而，一旦VIN增加到大于VREF时，该流经MNB的电流将会大于该流经MNA的电流，并且，VOUT将会过渡至低，再者，正如所举例说明的，当VIN减少到低于VREF并更进一步低于VT-N时，则VOUT将会回到高，并且，该电流将会再次地回到零。
第2B图举例说明一比较器电路200B，其类似于比较器电路200A的操作，但利用的却是一差动放大器以及一PMOS开关晶体管MPD。正如所举例说明的，MOD可以位在一电流源210B与PMOS输入晶体管MPA以及MPB间，并伴随着施加至MPD的栅极的VIN，因此，该比较器电路200B的电流撷取可以在VIN高于MPD的该临界电压(VT-P)时获得减少。
该比较器电路200B的操作可以利用在第B图中所显示的相对应时序图做为参考而进行叙述，正如所举例说明的，VIN一开始为高，VOUT一开始为低，以及VREF设定为高于VT-P，所以，当VIN维持在VT-P上的同时，并不会具有电流消耗(亦即，IA+IB＝0)，不过，当VIN一旦掉落到低于VT-P时，则该开关晶体管MND乃会被开启，并且，电流乃会增加至IREF，再者，同样的，若是VIN在此时低于VREF的话，则该流经MNA的电流(IA)将会大于该流经MNB的电流(IB)，并且，因此，位在该输出节点B处的电位将会过渡至高，而正如所举例说明的，若是VIN增加到大于VT-P以及VREF时，则该电流将会再次地回到零，并且，VOUT将可以过渡至低，在此方案中，若是VIN在MPD被开启时已经是低于VREF的话，则IB将决不会超过IA，所以，为了获得该所需的起始条件VIN以及VOUT，对晶体管MPC以及MNC进行预先充电可以被用以分别地将该VIN以及VOUT起始至VSS以及GND。
一具有一NMOS开关晶体管(200A)、或是PMOS开关晶体管(200B)的比较器电路的使用与否可以取决于一特别的应用，换言之，藉由一NMOS开关晶体管，VIN在其中大多数时间可能为低(低于VT-N)的应用可以达成较大的电流节省，在此同时，藉由一PMOS开关晶体管，VIN在其中大多数时间可能为高(高于VT-N)的应用可以达成较大的电流节省，在此，对一些利用各式输入电压信号的应用而言，乃可以使用利用NMOS以及PMOS开关晶体管的两种比较器电路的结合。
对一些实施例而言，该输入信号VIN可以被预先充电至可以避免电流的一所需数值，举例而言，正如在图2B中所举例说明的，VIN可以在一预充电信号(PRE)的一高周期(high period)期间，经由一NMOS预充电晶体管NMC而被预先充电至接地，关闭MND，接着，VIN可以被上升至一特定的电压，恰高于VREF，例如，1V，然后，直到VIN到达VT-N为止，MND将会被关闭，并且，因此，该差动放大器将不会消耗电流，再者，为了达成与在第2B图中相似的效果，VIN可以在一预充电信号bPRB的一低周期(low period)期间，经由一PMOS预充电晶体管PMC而被预先充电至一供电电压(Vss)，关闭MPD，正如所举例说明的，输出信号VOUT亦可以进行预先充电，举例而言，利用互补晶体管以及那些用以预充电VIN的信号。
就一些实施例而言，相较于直接将VIN施加至该开关晶体管(例如，MPD、或MPN)，较佳地是，一切换电压可以源自于VIN，而此则是可以提供对于该切换点的较佳控制，举例而言，正如在图2C中所举例说明的，一电压产生电路，例如，一分压器320，可以用以产生将施加至该开关晶体管MND、且为VIN的一函数的一切换电压，其中，相较于VIN被直接施加至NMD的栅极，该分压器320的电阻R1以及R2的数值可加以选择为，可以有效地造成MND会在VIN的一所需要较高电压水平处将该电流关闭。
振荡器电路的实例
比较器电路，例如，在图2B至图2C中所举例说明的那些，在VIN于其中会缓慢地增加、或减少并具有一相对而言较低的频率振荡的应用中可以特别有效地降低电流，这是由于消耗于大多数的时间中乃可以在如此的应用中被关闭的关系，而一个如此的应用则是在一振荡器电路，例如，在图4中所显示的用以产生自行更新要求信号的该自行更新振荡器400，中降低电流消耗，正如所举例说明的，更新控制电路402可以接收该等自行更新要求信号，并且，做为响应，乃会更新一行记忆单元404，其中，该更新控制电路可以包括任何适合的电路，例如，加以建构以增加对每一个更新要求的计算的一列地址计数器(RAC)，以及列地址译码器电路，以基于一计数器而产生记忆单元404待更新的一列的一地址。
该振荡器电路410可以同时以图4以及在图5中所显示的该相对应时序图做为参考而进行叙述，其中，图5举例说明在VIN，VOUT，REFRESH_REQUEST，以及PRECHARGE信号间的关系。当该时序利用NMOS开关晶体管而对应于该等比较器电路200A以及200C的该时序的同时，其应该要了解的是，亦同样可以使用利用PMOS开关(及/或预充电)晶体管的比较电路，正如所举例说明的，起初，VOUT为高以及VIN为低，造成MND被关闭，以及该比较器的电流被切断(Ic＝0)。
在一时间t＝0时，一开关403(例如，一自行更新的致能信号所控制者)会加以关闭，造成来自一电流源404的电流Is对一电容器C进行充电，而该电容器的已储存电荷乃会造成该电压信号VIN，据此，在由C的尺寸以及该电流Is所决定的一速率处，VIN即会开始上升，而正如在图5中所举例说明，一旦VIN上升到高于VT-N，则MND会开启，以及Ic会上升至IREF(自电流源413)，再者，一旦VIN上升到高于VREF，则VOUT会过渡至低，进而造成脉冲产生器412产生一REFRESH_REQUEST脉冲。
正如在图5中所举例说明的，该REFRESH_REQUEST信号可以经由一延迟电路414(具有一延迟周期TD)而被回馈至一预充电晶体管MNC，以将VIN预充电至接地(对电容器C放电)，进而再次地造成Ic下降，以及VOUT上升，其中，若是电容器C充电并且VIN上升的话，则此循环将会周期性地重复，而造成藉由该更新周期TRP而间隔分开的REFRESH_REQUEST脉冲，因此，该更新周期TRP可以藉由控制VIN上升时的速率(例如，经由C以及Is)而获得控制，以及该所选择的VREF的数值以及该延迟周期TP。
结论
该振荡器电路410仅是举例说明一具有降低的电流消耗的比较器电路的一个特别的，但不受限的，应用，熟悉此技艺的人将可以理解，如此的比较器电路可以被使用在各种可有利于已降低的电流消耗的装置，例如，不同型态的内存、处理器、或其它型态的逻辑装置。
当前述指向本发明的实施例的同时，本发明其它的以及更进一步的实施例亦可以在不脱离其基本精神的情形下进行设计，并且，其精神乃是由接下来的权利要求所决定。

Claims (20)

1.一种比较器电路，包括：
一电流源；
一差动放大器，用于提供一指示一施加至第一输入晶体管的输入信号而相对于一施加至一第二输入晶体管的参考电压信号的电压水平的输出电压信号，其中，该第一以及第二输入晶体管耦接在一共同节点；以及
一开关晶体管，设置为响应施加至该开关晶体管的一切换电压信号，而避免在该电流源以及该共同节点间的电流的流动，其中，该切换电压信号乃是源自于该输入电压信号。
2.根据权利要求1所述的比较器电路，其中，该开关晶体管为一NMOS晶体管，其设置为当该切换电压信号落到低于该NMOS晶体管的一临界电压时，避免在该电流源以及该共同节点间的电流的流动。
3.根据权利要求2所述的比较器电路，其中，该第一以及第二输入晶体管为NMOS晶体管。
4.根据权利要求1所述的比较器电路，其中，该开关晶体管为一PMOS晶体管，其设置为当该切换电压信号高于该PMOS晶体管的一临界电压时，避免在该电流源以及该共同节点间的电流的流动。
5.根据权利要求1所述的比较器电路，其更包括一预充电晶体管，以用于将该输入电压信号预充电至一预先决定的数值。
6.根据权利要求5所述的比较器电路，其中，该预充电晶体管会响应一源自该输出电压信号的电压信号。
7.根据权利要求1所述的比较器电路，其中，该输入电压信号直接地施至该开关晶体管的一栅极，以作为该切换电压信号。
8.根据权利要求1所述的比较器电路，其更包括一电压产生器电路，以用于自该输入电压信号衍生出该切换电压信号。
9.根据权利要求8所述的比较器电路，其中，该电压产生器电路包括一分压器电路。
10.一振荡器电路，包括：
一电容器，用于储存一电荷，进而造成一电容器电压；
一第一电流源，以对该电容器进行充电；
一比较器电路，用于提供一指示相对于一施加至一第二输入晶体管的参考电压信号而施加至一第一输入晶体管的电容器电压的输出电压信号，其中，该第一以及第二输入晶体管耦接在一共同节点；
一开关晶体管，设置为响应施加至该开关晶体管的一切换电压信号，而避免在一第二电流源以及该共同节点间的电流的流动，其中，该切换电压信号乃是源自于该电容器电压；以及
一预充电晶体管，设置为响应源自该输出电压信号的一预充电信号而放电该电容器。
11.根据权利要求10所述的振荡器电路，其中，该等开关以及预充电晶体管为NMOS晶体管。
12.根据权利要求10所述的振荡器电路，其中，该等开关以及预充电晶体管为PMOS晶体管。
13.根据权利要求10所述的振荡器电路，其更包括一脉冲产生器，加以设置以会因应在该输出电压信号中的一改变而产生一脉冲。
14.根据权利要求13所述的振荡器电路，其更包括一延迟电路，以响应一藉由该脉冲产生器所产生的脉冲而产生该预充电信号。
15.根据权利要求10所述的振荡器电路，其中，该电容器电压乃直接施加至该开关晶体管的一栅极，以作为该开关电压信号。
16.根据权利要求10所述的振荡器电路，其更包括一电压产生器电路，用于自该电容器电压衍生出该切换电压信号。
17.一种内存装置，包括：
多个内存单元；
用以更新该等内存单元的电路，响应一脉冲更新信号；以及
一振荡器电路，包括：
一第一电流源，以对一电容器进行充电，进而造成一电容器电压；
一比较器电路，用于提供一指示相对于一施加至一第二输入晶体管的参考电压信号而施加至一第一输入晶体管的电容器电压的输出电压信号，其中，该第一以及第二输入晶体管耦接在一共同节点；
一开关晶体管，设置为响应施加至该开关晶体管的一切换电压信号，而避免在一第二电流源以及该共同节点间的电流的流动，其中，该切换电压信号乃是源自于该电容器电压；
一脉冲产生器，用于响应在该输出电压信号中的一改变而产生该脉冲更新信号；以及
一预充电晶体管，设置为响应源自该输出电压信号的一预充电信号而使该电容器放电。
18.根据权利要求17所述的内存装置，其中，该脉冲更新信号具有一独立于该电容器的一数值以及该第一电流源的一尺寸外的周期。
19.根据权利要求17所述的内存装置，其中，该振荡器电路更包括一延迟电路以响应一藉由该脉冲产生器所产生的更新脉冲信号而产生该预充电信号。
20.根据权利要求17所述的内存装置，其中，该电容器电压乃直接施加至该开关晶体管的一栅极，以作为该开关电压信号。
CN200510076431.7A 2004-06-15 2005-06-15 使用具降低电流消耗差动放大器的比较器 Pending CN1801605A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/867896 2004-06-15
US10/867,896 US7298182B2 (en) 2004-06-15 2004-06-15 Comparator using differential amplifier with reduced current consumption

Publications (1)

Publication Number Publication Date
CN1801605A true CN1801605A (zh) 2006-07-12

Family

ID=35459899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510076431.7A Pending CN1801605A (zh) 2004-06-15 2005-06-15 使用具降低电流消耗差动放大器的比较器

Country Status (3)

Country Link
US (1) US7298182B2 (zh)
CN (1) CN1801605A (zh)
DE (1) DE102005025910A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103631319A (zh) * 2013-11-28 2014-03-12 苏州贝克微电子有限公司 一种具有系统及电池电量仲裁的低功率实时时钟电路
CN103780242A (zh) * 2013-05-13 2014-05-07 威盛电子股份有限公司 驱动电路
CN104202022A (zh) * 2014-09-01 2014-12-10 长沙景嘉微电子股份有限公司 一种新型低功耗比较器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080042730A1 (en) * 2006-06-29 2008-02-21 Hynix Semiconductor Inc. Internal voltage generating circuit and method for generating internal voltage using the same
US8436659B1 (en) * 2008-06-24 2013-05-07 Marvell International Ltd. Circuits and methods for reducing electrical stress on a transistor
US8564370B2 (en) * 2010-05-20 2013-10-22 Himax Analogic, Inc. Error amplifier and LED circuit comprising the same
US9484944B2 (en) * 2014-07-11 2016-11-01 Qualcomm Incorporated Current counting analog-to-digital converter for load current sensing including dynamically biased comparator
JP6770705B2 (ja) * 2016-07-14 2020-10-21 富士電機株式会社 スイッチング電源装置の制御回路
KR101846378B1 (ko) * 2017-05-18 2018-04-09 주식회사 에이코닉 슬루 레잇 개선회로 및 이를 이용한 버퍼
EP3487076A1 (en) * 2017-11-15 2019-05-22 ams AG Phase-locked loop circuitry having low variation transconductance design

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3735151A (en) * 1971-08-16 1973-05-22 Motorola Inc Output circuit for comparators
JP2575702B2 (ja) * 1987-05-09 1997-01-29 富士通 株式会社 シンセサイザ・チュ−ナ
JP3305827B2 (ja) * 1993-09-07 2002-07-24 株式会社東芝 半導体集積回路
JP3061126B2 (ja) * 1998-03-18 2000-07-10 日本電気株式会社 入力レシーバ回路
JP2000306382A (ja) * 1999-02-17 2000-11-02 Hitachi Ltd 半導体集積回路装置
KR100366616B1 (ko) * 1999-05-19 2003-01-09 삼성전자 주식회사 저전압 인터페이스용 고속 입력버퍼 회로
US6700425B1 (en) * 2001-10-30 2004-03-02 Integrated Device Technology, Inc. Multi-phase clock generators that utilize differential signals to achieve reduced setup and hold times
US6791371B1 (en) * 2003-03-27 2004-09-14 Pericom Semiconductor Corp. Power-down activated by differential-input multiplier and comparator

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103780242A (zh) * 2013-05-13 2014-05-07 威盛电子股份有限公司 驱动电路
CN103780242B (zh) * 2013-05-13 2017-04-12 威盛电子股份有限公司 驱动电路
CN103631319A (zh) * 2013-11-28 2014-03-12 苏州贝克微电子有限公司 一种具有系统及电池电量仲裁的低功率实时时钟电路
CN104202022A (zh) * 2014-09-01 2014-12-10 长沙景嘉微电子股份有限公司 一种新型低功耗比较器
CN104202022B (zh) * 2014-09-01 2017-02-15 长沙景嘉微电子股份有限公司 一种新型低功耗比较器

Also Published As

Publication number Publication date
US20050275435A1 (en) 2005-12-15
US7298182B2 (en) 2007-11-20
DE102005025910A1 (de) 2006-01-12

Similar Documents

Publication Publication Date Title
CN1801605A (zh) 使用具降低电流消耗差动放大器的比较器
CN1090819C (zh) 半导体集成电路
CN101569101B (zh) Cmos电路和半导体器件
KR100222749B1 (ko) 반도체 기억회로의 데이터 유지시간 연장장치 및 연장방법
US20010028591A1 (en) Semiconductor memory device having normal and standby modes, semiconductor integrated circuit and mobile electronic unit
US20070188194A1 (en) Level shifter circuit and method thereof
US20110205829A1 (en) Semiconductor memory device
US6518829B2 (en) Driver timing and circuit technique for a low noise charge pump circuit
JP2008159188A (ja) 半導体記憶装置
JP4808988B2 (ja) チャージポンピング効率を維持する高電圧発生回路
Gillingham et al. High-speed, high-reliability circuit design for megabit DRAM
JPH0869690A (ja) 半導体集積回路
US7203125B2 (en) Word line driving circuit with a word line detection circuit
JP2000021179A (ja) ブースト回路及びこれを用いた半導体装置
US20080042730A1 (en) Internal voltage generating circuit and method for generating internal voltage using the same
KR100298912B1 (ko) 전원전압보다높은전압을공급하는장치를갖는반도체장치
KR100585144B1 (ko) 차아지 펌핑 효율을 유지하는 승압 전압 발생 회로
US20060077002A1 (en) Apparatus and methods for saving power and reducing noise in integrated circuits
US7576590B2 (en) Swing width control circuit and high voltage pumping circuit using the same
EP0814479B1 (en) Semiconductor circuit having circuit supplying voltage higher than power supply voltage
JP3984143B2 (ja) 内部負電源生成回路及びそれを有する半導体メモリ
KR100765439B1 (ko) 이중 승압 셀 바이어스 기법을 이용한 스태틱 램
JP3361478B2 (ja) 半導体集積回路
KR100205003B1 (ko) 반도체 장치의 내부전원승압회로
JP2003178586A (ja) 半導体集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20060712