CN1797001A - 用于产生高频信号的设备和方法 - Google Patents

用于产生高频信号的设备和方法 Download PDF

Info

Publication number
CN1797001A
CN1797001A CN200510137583.3A CN200510137583A CN1797001A CN 1797001 A CN1797001 A CN 1797001A CN 200510137583 A CN200510137583 A CN 200510137583A CN 1797001 A CN1797001 A CN 1797001A
Authority
CN
China
Prior art keywords
signal
equipment
output signal
signals
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200510137583.3A
Other languages
English (en)
Inventor
W·尼库塔
T·尼尔迈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1797001A publication Critical patent/CN1797001A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31928Formatter
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922Timing generation or clock distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种用于产生输出信号的设备,所说输出信号的频率高于第一信号和第二信号,所说第一信号是从与第一通道相关的测试设备的第一外部连接器接收的,所说第二信号是从与第二通道相关的测试设备的第二外部连接器接收的,所说设备具有:第一连接器,它适合于连接到所说第一外部连接器,并且适合于接收第一信号;第二连接器,它适合于连接到所说第二外部连接器,并且适合于接收第二信号,其中:第一和第二信号异相;一个输出端,它连接到测试中的设备;和一个无源电路,用于把在所说第一和第二连接器接收的信号组合成输出信号,并且用于向所说输出端提供所说输出信号。

Description

用于产生高频信号的设备和方法
技术领域
本发明涉及用于产生具有比接收的输入信号频率高的频率的输出信号的设备和方法。具体来说,所说的设备和方法可以与用来测试设备的二倍频、三倍频、或n倍频的数字信号的测试设备一道使用。
背景技术
像来自Hewleett Packard的HP 83000(TM)或者来自Credence的EXA 3000(TM)和Saphire(TM)之类的半导体测试设备广泛地用在半导体工业的设计分析、设备的特性、以及生产测试期间。在数字ATE(ATE=自动化测试设备)中,测试系统提供一系列通道,它们具有可编程的电压输入低电平VIL(VIL=电压输入低电平)和输入电压高电平VIH(VIH=电压输入高电平)以及这些电压电平的基础定时。通常,处在测试中的设备的每个数字输入插针通过一个负载板连接到测试通道之一上,测试将为测试中的设备DUT(DUT=测试中的设备)提供所需测试的电平和定时。
每个测试系统都有一个用于最小周期(即最大频率)的特定上限和数据速率,例如500兆赫兹或1G比特/秒。当存储器和逻辑设备变得越来越快时,它们迅速地超越自动化测试设备的最高频率范围。必须购买昂贵的新系统,这就形成半导体测试的总成本中的一个很大的部分。直到现在,这个问题的解决还是通过购买或租借具有较大的上限数据速率的自动化测试设备。
对于周期性的信号,如时钟信号,通过延迟闭锁环或锁相环还可以实现频率的倍增,如在Baker,Li,Boyce的文章“CMOS电路的设计、布局、和模拟”(IEEE出版社,1997年)中或在“http://en.wikipedia.org\wiki\Phase-locked_loop”中所描述的。这些复杂的电路不仅庞大和难以在一个负载板上实施,而且它们还需要一定的建立时间。对于命令或数据信号,这个解决方案是不可能实现的。
发明内容
本发明的一个目的是提供一种设备和方法,用于产生可对设备进行成本有效测试的输出信号。
按照第一方面,本发明提供一种用于产生输出信号的设备,所说输出信号的频率高于第一信号和第二信号,所说第一信号是从与第一通道相关的测试设备的第一外部连接器接收的,所说第二信号是从与第二通道相关的测试设备的第二外部连接器接收的,使第一连接器适合于连接到所说第一外部连接器,并且适合于接收第一信号,第二连接器适合于连接到所说第二外部连接器,并且适合于接收第二信号,其中:第一和第二信号彼此有一个相移,一个输出连接到测试中的设备,路径电路用于把在第一和第二连接器接收的信号组合成输出信号,并且用于向所说输出端提供所说输出信号。
按照第二方面,本发明提供一个信号发生器,所说信号发生器具有用于产生输出信号的设备、用于提供第一信号的第一驱动器、和用于提供第二信号的第二驱动器。
按照第三方面,本发明提供用于产生一个输出信号的方法,所说输出信号的频率大于第一信号和第二信号,所说第一信号是从与第一通道相关联的测试设备接收的,所说第二信号是从与第二通道相关联的测试设备接收的,所说的方法包括如下步骤:在第一输入端接收第一信号,在第二输入端接收第二信号,其中:第一和第二信号彼此相对地有相位移动,通过使用一个无源的电路来组合在所说第一和第二输入端接收的信号,使之成为一个输出信号;并且向一个输出端提供输出信号,所说输出信号适合于连接到测试中的设备。
按照第四方面,本发明提供一种无源电路的用途,所说无源电路包括第一输入端、第二输入端、和一个输出端,所说输出端提供一个输出信号,所说输出信号是加到第一和第二输入端的输入信号的组合并且具有比输入信号高的频率,用于通过连接第一输入端到第一通道并且连接第二输入端到第二通道来增加在测试设备的第一和第二通道上提供的信号的频率。
按照本发明,通过利用在负载板上的正确设计的网络以及测试通道的充分精确的定时关系来接合两个或多个测试器通道,可以超过测试设备的频率极限。本发明允许利用电阻网络对于数字信号进行频率倍增。本发明的优点是,可以增加任何数字信号的带宽,而不是只增加周期性信号的带宽。
本发明提出的解决方案具有利用不能产生这样高频率的信号的慢速自动化测试设备测试需要极高数据速率的潜力。本发明的方案允许重复使用测试设备通过使用一个无源电路对于新开发的高速设备进行测试。于是,不需要购买新的测试设备或任何新的生产循环。利用无源元件如电阻器很容易实施用于产生高频信号的本发明提出的设备,并且可以避免使用大型的和昂贵的有源部件。
按照一个实施例,频率倍增是用具有通过一个电阻网络的合适的定时通过增加测试通道实现的。信号的完整性是高带宽通信中的基本问题之一。如果通过一个传输线传输到接收器的一个信号穿过一个阻抗间断点,则部分信号将要反射并且将要引起信号退降,如在文章“高速信号的传播”(作者:Johnson,Graham,Prentice-Hall,2003年)中或在“http://www.ece.umd.edu\courses\enee759h.s2003\references\signaling_tutorial.pdf”中所描述的那样。所说的信号退降可能导致误码率。所提出的电阻网络可以避免阻抗间断点,因此可以避免误码率。
附图说明
从下面结合附图的详细描述中,本发明的这些和其它目的和特征都将变得更加清楚明白,其中:
图1a是按照本发明的一个实施例的用于产生输出信号的设备的示意图;
图1b是按照本发明的另一个实施例的用于产生输出信号的设备的示意图;
图2是表示按照本发明的一个实施例的信号的定时和电平的定时图;
图3是表示按照本发明的另一个实施例的信号的定时和电平的定时图;
图4是表示按照本发明的一个实施例的输入信号的逻辑电平的一个表格;
图5是描述按照本发明的一个实施例的用于产生输出信号的方法的流程图;
图6是按照本发明的一个实施例的测试设备的示意图;
图7是表示按照本发明的另一个实施例的信号的定时和电平的定时图。
具体实施方式
在对本发明的优选实施例的以下描述中,对于在不同附图中的所示的类似元件使用相同的或者相似的参考标号,其中省去了对于这些元件的重复描述。
图1a表示按照本发明的一个实施例的用于产生输出信号的设备100的示意图。除了用于产生输出信号的设备100以外,图1a还表示出自动化测试设备(在图1a中没有表示出所说测试设备)的第一通道102和第二通道104以及测试中的设备106。
第一测试通道102包括驱动器DRV1和驱动器阻抗R5。第一通道102配置成可以产生第一信号,第一信号在第一外部连接器上由设备100接收。相应地,第二通道104包括第二驱动器DRV2和驱动器阻抗R6,第二通道104配置成可以产生第二信号114,第二信号114在第二连接器上由设备100接收。设备100配置成可以组合输入信号112、114并且可以产生输出信号116和向测试中的设备106提供输出信号116。在图1a中。测试中的设备由一个接收器代表,接收器包括一个连接到地的终端电阻R4。对于本发明,测试中的设备DUT包括终端电阻R4并不是必要的。用于将设备100与测试中的设备连接的信号线包括一个耦合元件,用于避免信号反射。
按照这个实施例,设备100包括第一电阻器R1 124、第二电阻器R2 126、和第三电阻器R3 128。第一、第二、和第三电阻器件124、126、128包括一个公共连接点122,其中公共连接点122适合于组合第一和第二信号112、114以便产生输出信号116。第一电阻器124连接设备100的第一连接器与连接点122,第二电阻器126连接设备100的第二连接器与连接点122,第三电阻器连接设备100的输出端与连接点122。或者,可以选择适合于组合信号112、114任何其它的电阻器排列。
按照这个实施例,频率倍增是通过组合这两个通道102、104与由设备100的电阻器124、126、128实现的功率分配器完成的。频率倍增意指设备100的输出信号116的边缘数目是输入信号112、114的两倍。按照这个实施例,整个电路阻抗是50欧姆。此外,可以将设备100调节到任何其它的阻抗。为了避免出现阻抗间断点,要仔细地设计设备100的电阻网络,并且要将测试器的驱动器的阻抗考虑在内。按照这个实施例,第一、第二、和第三电阻器124、126、128的电阻都为16.6欧姆。测试设备、102、104的通道电阻R5、R6以及测试中的设备106的电阻R4的电阻都是50欧姆。
在图1a中所示的设备100的示意图只是一个通用的例子。它可以由能够提供此例中的50欧姆的所需阻抗的任何类型的电阻网络代来替。
按照另一种方式,设备100的建立还可以由具有两个分开的传输线的网络代替。按照这样的实施例,如图1b所示,通过来自分开的测试仪通道102a、104a的充分定时的信号的飞跃(fly-by),可以实现测试中的设备所需的波形。两个分开的传输线意指借助于两个分开的传输线112a、114a将两个测试仪通道102a、104a引向测试中的设备。使两个分开的传输线112a、114a都尽可能地接近测试中的设备。使两个测试通道的信号或者按照另一种方式多个测试通道的信号在传输线106a中叠加。具体来说,所说的“飞跃”意指:第一通道102a的驱动器DRV1的信号没有被测试中的设备106a终止,而是“飞过”测试中的设备106a到达第二通道104a的接收器REC2,并且在接收器REC2处终止。
设备100的电阻网络是作为功率分配器工作的。这就意味着,在设备100的电阻器上有一个电压降。如果第一通道的第一信号112为高电压电平,则沿着第一电阻器124和第三电阻器128就有一个电压降,这个电压降附加到第一通道102的电阻器R5和测试中的设备106的电阻器R4上。如果第一通道102驱动一个高电压电平,第二通道104驱动一个低电压电平,则从连接点122开始沿设备100的第二电阻器126和第二通道104的电阻器R6就有一个附加的电压降。
通过将在两个通道102、104上的两个驱动器DRV1、DRV2设置成75%的占空比并且将两个信号之间的延迟设定为tck/2,可以实现具有与输入信号112、114相比具有两倍频率或半周期时间tck的输出信号116。
图2表示导致输出信号116的第一和第二输入信号112、114的定时配置,输出信号116当与输入信号112、114相比较时具有两倍频。图2表示由两个500兆赫兹的输入信号112、114引出一个1G赫兹的输出信号116的产生过程。第一和第二输入信号112、114这两者都有一个占空比75%。当与第一信号112相比时,第二信号114延迟了1/4周期时间。第一和第二输入信号112、114这两者都有一个0伏的低电压电平和一个1伏的高电压电平。由于设备100用于产生输出信号,所以输出信号116的低电压电平是240毫伏,高电压电平是480毫伏。虽然在这个实施例中参照的是特定的电压电平,但显然可以选择任何其它的电压电平,只要驱动器的电压电平相对于指定的电阻网络和测试中的设备DUT上所需的电平进行过校正就行。
通过三个通道和一个三路的功率分配器就可以实现频率的三倍增。在图1a所示的实施例中,通过在用于产生输出信号的设备中再加入一个第三通道,就可以实现频率的三倍增,所说的设备包括用于从第三通道接收第三输入信号的第三连接器以及用于连接第三输入信号与连接点122的另一个电阻器。频率的三倍增的优点是可以利用50%的占空比驱动测试仪通道,即,对于最终的波形有较大的余量(margin),可以具有大的上升和下降时间。
图3表示一个装置的对应波形,所说装置具有三个测试仪通道112、114、315,用于从三个333兆赫兹的信号112、114、315合成一个1G赫兹的时钟输出信号116。当与第一信号112比较时,第二信号114延迟了2/3的tck,第三信号315延迟了1/3的tck。
可以对于输入信号112、114、315的定时进行选择,以便可以实现各个通道驱动器的最宽松的定时,在输出信号116上得到逻辑高电平或逻辑低电平。
图4表示三个输入信号的可能的组合,三个输入信号来自用于频率的三倍增的驱动器DRV1、DRV2、DRV3。此外,还表示出提供给测试中的设备的可能的输出电平(DUC电平)。通过使用DUC电平1作为低电压电平VIL并且使用DUC电平2作为高电压电平VIH,可以实现驱动器的最宽松的定时。为了驱动DUC使其从VIH到VIL,测试仪驱动器DRV1、DRV2、DRV3中只有一个必须切换。在下一个循环,切换另一个开关,如此等等。
在前一个实施例中,已经描述了频率的两倍频增和频率的三倍频。下面,将要描述利用n个独立通道的一个电阻网络实现频率的n倍频的通用规则,所说的n个独立通道的带宽比期望的输出信号的带宽窄。图5表示用于产生频率比输入信号高的输出信号的方法的示意流程图。在第一步540,计算测试设备信号的定时和电平。测试没备信号的定时取决于所用通道的数目和所需的倍频的倍数。对于n倍的倍频,存在n个驱动器的2n个组合(VIH,VIL),当与电阻网络组合时,还有同样数目的电平。在测试中的设备上只需要两个电压电平VIH和VIL。通过对于所有的测试仪驱动器使用相同的电平VIH、VIL,在测试中的设备上的可能电平数目减小到n+1,但要实现这个目的,还要有(VIH,VIL)的2n个组合。在所有这些组合中,可以选择一些组合,用于引导到最宽松的驱动器定时。这些组合是相同的电平最经常出现的组合,如在图4中描述的实施例中可以看到的那样。在n倍倍增的通用情况下,应该选择VIH和VIL电平的组合,以便有一半驱动器驱动VIH,另一半驱动器驱动VIL。例如,可以确定所说定时,以使一半加1个信号在高电平,用于驱动高电平输出信号VIH,并且使一半加1个信号在低电平,用于驱动低电平输出信号VIL。
对于奇数n,可以将被驱动的信号的占空比选择为50%。对于偶数n,占空比大于50%,例如75%,这是不可避免的。
测试设备信号所需的电平取决于用于产生输出信号的设备。相对于没有电阻网络的直接驱动,通过所说设备中的电阻网络减小了测试中的设备的信号电平。但是,这种减小可以由驱动来自测试仪驱动器的较大的信号进行补偿,以实现在测试中的设备上得到所需的信号电平。只要所有驱动器的摆幅相等,通过移动驱动器电平,就可以向较高的或较低的VIH和VIL任意移动所需的信号电平。
在一个分开的计算模块中可以进行自动的计算(540),所说的计算模块可以是测试设备的一部分,或者是一单独的模块。计算模块允许用户选择倍增因数,倍增因数确定了输入信号的时钟周期和输出信号的时钟周期之间的相互关系,并且允许用户选择在测试中的设备上的所需的电压电平。
可以对于计算模块进行配置,使其可以根据所选的倍增因数计算第一和第二信号的定时。此外,所说的计算还可以由用户进行,并且继续向前用户进行必要的选择,即,选择测试设备的不同通道的适当的定时、延迟、和电平,所说测试设备用于为产生输出信号的设备产生输入信号。
在下一步542,产生测试设备信号,所说测试设备信号用作用来产生输出信号的设备的输入。在一般情况下,通过提供适当通道的测试设备进行所述的产生。
进而,在随后的步骤544,借助于用于产生输出信号的设备合并测试设备信号。可以通过任何类型的组合来合并信号,例如输入信号的叠加、重叠、或混合。在随后的提供步骤546,向测试中的设备提供由用于产生输出信号的设备产生的输出信号。
图6表示与测试设备组合的、用于产生输出信号的设备100的另一个实施例的示意图。用于产生输出信号的设备100连接到一个测试设备601,测试设备601包括第一和第二驱动器DRV1、DRV2,用于向设备100提供第一和第二输入信号。设备100包括如图1a所示的第一、第二、和第三电阻器,设备100向测试中的设备106提供输出信号。按照这个实施例,驱动器DRV1、DRV2是由计算模块或控制单元630控制的,对于计算模块或控制单元630进行配置,以便可以计算由测试设备601产生的信号的定时和电平,从而可以在测试中的设备上实现高带宽的波形。自动化测试设备601包括两个或多个独立的通道。可以调节控制单元630以便控制第一和第二驱动器,使第一和第二信号的定时产生如下的结果:输出信号的时钟周期是第一和第二信号的频率的倍数。
对于由设备100的电阻器R1、R2、R3形成的电阻网络进行配置,以便可以汇合测试设备601的各个通道,并且为测试中的设备提供期望的波形。
设备100的电阻网络必须为公用的阻抗环境提供用于所有发送信号的一个阻抗z。对于如图6所示的星型功率分配器,这就意味着,电阻器R1、R2、R3的数值为z/(n+1)。电阻网络的其它配置也是可能的,例如按照以下所述接合四个通道:首先接合通道1和通道2,而后接合通道3和通道4,最后按照树形方式接合这两者。
按照另一个实施例,所说设备包括一个延迟线,用于延迟一个或多个输入信号以实现所需的定时。按照另一种方式,所说设备可以只接收单个输入信号并且从一个输入信号通过使用延迟线导出另一个所需的信号。
图7表示具有三个测试仪通道的一个设备的波形图。将三个测试仪通道的信号712、714、715组合成一个合并信号716,合并信号716对应于在测试中的设备上所需的信号716`。这个实施例表明:本发明的方案可适用于任何数字信号,如命令信号或数据信号。通过叠加较慢的时钟信号的经过相移的复制信号,可以产生类似于时钟的周期性的信号。为了产生比较复杂的信号,可以使用“计算模块”来计算必要的信号712、714、715。在图5中,信号716`是在测试中的设备上所需的信号,信号712、714、715是三个驱动器通道的信号,其中按照可以产生所需信号716的算法来放置边缘,所需信号716是借助于合适的电阻网络合并所说信号712、714、715的结果。在图7中所示的电压电平还没有进行调节。电平的计算取决于测试中的设备的电平和电阻器装置。
在信号712、714、715上放置边缘是计算信号712、714、715的一个重要的步骤。每次放置的边缘数越大,所需信号716的带宽越大。
虽然这些实施例描述了单端信号,然而显而易见的是,所述的频率倍增的方法可用于差分信号,并且可用于电流模式的信号。
虽然已经根据几个优选实施例描述了本发明,然而,还有落在本发明的范围内的许多替换、变更、和等效物。还要说明的是,还有许多实施本发明的方法和构成的可替换的方法。因此期望,可将下面的专利权利要求书解释为包括落在本发明的真正构思和范围内的所有这样的替换、变更、和等效。
可以结合附图使用下面的附图标记的列表。
100           用于产生输出信号的设备
102,102a     第一通道
104  104a     第二通道
112  112a     第一信号
114,114a     第二信号
116,116a     输出信号
106           测试中的设备
124,126,128 电阻器
315           第三输入信号
514           计算步骤
542           产生步骤
544        合并步骤
546        提供步骤
601        测试设备
630        计算单元
712        第一信号
714        第二信号
716        输出信号
716’              所需的信号

Claims (19)

1.一种用于产生输出信号的设备,所说输出信号的频率高于第一信号和第二信号,所说第一信号是从与第一通道相关的测试设备的第一外部连接器接收的,所说第二信号是从与第二通道相关的测试设备的第二外部连接器接收的,所说设备包括:
第一连接器,它适合于连接到所说第一外部连接器,并且适合于接收第一信号;
第二连接器,它适合于连接到所说第二外部连接器,并且适合于接收第二信号,其中:第一和第二信号彼此相对地有一个相移;
一个输出端,它连接到测试中的设备;和
一个无源电路,用于把在所说第一和第二连接器接收的信号组合成输出信号,并且用于向所说输出端提供所说输出信号。
2.根据权利要求1所述的设备,其中:所说无源电路是一个电阻网络,所说电阻网络适合于为从测试设备接收的信号和输出信号提供一个公用的阻抗。
3.根据权利要求2所述的设备,其中:电阻网络包括:
用于连接第一连接器到公用的连接点的第一电阻器;
用于连接第二连接器到公用的连接点的第二电阻器;
用于连接第三连接器到公用的连接点的第三电阻器。
4.根据权利要求3所述的设备,其中:通过方程R=z/(n+1)来确定第一、第二、和第三电阻器的电阻值R,其中的z是所有发送的信号的阻抗,n是频率倍增倍数。
5.根据权利要求1所述的设备,其中:无源电路是包括连接到第一连接器的第一传输线和连接到第二连接器的第二传输线的一个网络,其中安排所说的传输线,以便可以通过第一和第二信号的飞跃实现所说的输出。
6.根据权利要求1所述的设备,其中:无源电路包括一个延迟线,用于延迟第一信号或者第二信号。
7.一种信号发生器,包括:
根据权利要求1所述的设备;
用于提供第一信号的第一驱动器;
用于提供第二信号的第二驱动器。
8.根据权利要求7所述的信号发生器,进一步还包括一个控制单元,所说控制单元适合于控制第一和第二驱动器,以使第一和第二信号的定时是这样的:输出信号的时钟周期是第一和第二信号的频率的倍数。
9.根据权利要求8所述的信号发生器,其中:倍增因数确定了输入信号的时钟周期和输出信号的时钟周期之间的相互关系,所说的倍增因数是用户可以选择的。
10.根据权利要求9所述的信号发生器,其中:对于控制单元进行配置,以便根据所选的倍增因数计算第一和第二信号的定时。
11.根据权利要求9所述的信号发生器,其中:输出信号是数字信号,并且其中:对于控制单元进行配置,以便可以放置第一和第二信号的边缘,使第一和第二信号的组合可以提供数字信号。
12.根据权利要求11所述的信号发生器,其中:数字信号是一个非周期性的信号,并且其中:数字信号的带宽大于第一和第二信号的带宽。
13.根据权利要求9所述的信号发生器,其中:对于控制单元进行配置,以便可以计算第一和第二信号的电压电平,使输出信号的电压电平对应于测试中的设备所需的电压电平。
14.一种用于产生输出信号的方法,所说输出信号的频率大于第一信号和第二信号,所说第一信号是从与第一通道相关联的测试设备接收的,所说第二信号是从与第二通道相关联的测试设备接收的,所说的方法包括如下步骤:
在第一输入端接收第一信号;
在第二输入端接收第二信号;其中,第一和第二信号彼此相对地有相位移动;
通过使用一个无源电路来组合在所说第一和第二输入端接收的信号,使之成为一个输出信号;并且
向一个输出端提供输出信号,所说输出信号适合于连接到测试中的设备。
15.根据权利要求14所述的方法,进一步还包括如下的步骤:确定第一和第二信号的定时;和按照所计算的定时产生第一和第二信号。
16.根据权利要求15所述的方法,其中:确定所说定时的步骤取决于倍增因数,因此在偶数倍增因数的情况下接收的信号的占空比大于时钟周期的一半,在奇数倍增因数的情况下接收的信号的占空比等于时钟周期的一半。
17.根据权利要求15所述的方法,其中:所说的确定步骤取决于要组合的信号的数目n,因而使信号的相位移动为时钟周期的1/n倍。
18.根据权利要求15所述的方法,其中:确定所说的定时,以使半数再加1个信号处在高电平,用于驱动高电平输出信号,并且半数再加1个信号处在低电平,用于驱动低电平输出信号。
19.包括第一输入端、第二输入端、和一个输出端的无源电路的用途,所说输出端提供一个输出信号,所说输出信号是加在第一和第二输入端的输入信号的组合,并且它的频率高于所述输入信号,用于通过连接第一输入端到第一通道并且连接第二输入端到第二通道来提高在测试设备的第一和第二通道上提供的信号的频率。
CN200510137583.3A 2004-12-30 2005-12-30 用于产生高频信号的设备和方法 Pending CN1797001A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/027918 2004-12-30
US11/027,918 US20060150047A1 (en) 2004-12-30 2004-12-30 Apparatus and method for generating a high-frequency signal

Publications (1)

Publication Number Publication Date
CN1797001A true CN1797001A (zh) 2006-07-05

Family

ID=36642095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510137583.3A Pending CN1797001A (zh) 2004-12-30 2005-12-30 用于产生高频信号的设备和方法

Country Status (3)

Country Link
US (1) US20060150047A1 (zh)
CN (1) CN1797001A (zh)
DE (1) DE102005057448A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102798814A (zh) * 2012-08-29 2012-11-28 上海宏力半导体制造有限公司 增大测试信号频率的方法以及测试信号产生设备
CN109143026A (zh) * 2018-07-12 2019-01-04 上海航天信息研究所 一种数字测试方法及系统
WO2020048381A1 (en) * 2018-09-03 2020-03-12 Changxin Memory Technologies, Inc. Chip test device and method

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9470753B2 (en) * 2012-11-07 2016-10-18 Cascade Microtech, Inc. Systems and methods for testing electronic devices that include low power output drivers
CN103675373B (zh) * 2013-12-17 2016-03-30 中国电子科技集团公司第四十一研究所 一种在fpga内实现的数字信号产生方法
CN111505378B (zh) * 2019-01-31 2022-07-19 睿宽智能科技有限公司 相位检测方法及其相位检测电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1252242B (zh) * 1965-08-28
JPS5210364B2 (zh) * 1972-05-02 1977-03-23
FR2295649A1 (fr) * 1974-12-20 1976-07-16 Trt Telecom Radio Electr Egaliseur de ligne autoadaptatif pour systeme de transmission de donnees
US4124889A (en) * 1975-12-24 1978-11-07 Computer Automation, Inc. Distributed input/output controller system
US4662000A (en) * 1985-04-15 1987-04-28 Raytheon Company Frequency conversion circuits
US4973860A (en) * 1989-05-02 1990-11-27 Ast Research Inc. Circuit for synchronizing an asynchronous input signal to a high frequency clock
US5065133A (en) * 1989-08-25 1991-11-12 The Siemon Company Method and apparatus converting digital signals to analog signals and simultaneous transmission of ac power and signals over wire conductors
US5043993A (en) * 1990-04-30 1991-08-27 Motorola, Inc. Optical signal frequency converter and mixer
WO1993004432A2 (en) * 1991-08-16 1993-03-04 Multichip Technology High-performance dynamic memory system
JPH0746098A (ja) * 1993-08-03 1995-02-14 Nec Corp 遅延回路
US5767526A (en) * 1997-01-07 1998-06-16 Texas Instruments Incorporated Bipolar resonant tunneling transistor frequency multiplier
US5920211A (en) * 1997-03-27 1999-07-06 Lsi Logic Corporation Fully digital clock synthesizer
US6421757B1 (en) * 1998-09-30 2002-07-16 Conexant Systems, Inc Method and apparatus for controlling the programming and erasing of flash memory
US6563298B1 (en) * 2000-08-15 2003-05-13 Ltx Corporation Separating device response signals from composite signals
KR100512935B1 (ko) * 2002-05-24 2005-09-07 삼성전자주식회사 내부 클럭신호 발생회로 및 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102798814A (zh) * 2012-08-29 2012-11-28 上海宏力半导体制造有限公司 增大测试信号频率的方法以及测试信号产生设备
CN109143026A (zh) * 2018-07-12 2019-01-04 上海航天信息研究所 一种数字测试方法及系统
WO2020048381A1 (en) * 2018-09-03 2020-03-12 Changxin Memory Technologies, Inc. Chip test device and method
US11385279B2 (en) 2018-09-03 2022-07-12 Changxin Memory Technologies, Inc. Chip test device and method

Also Published As

Publication number Publication date
US20060150047A1 (en) 2006-07-06
DE102005057448A1 (de) 2006-07-27

Similar Documents

Publication Publication Date Title
CN1797001A (zh) 用于产生高频信号的设备和方法
CN1258150C (zh) 半导体器件
WO1997037235A1 (en) Apparatus and method for providing a programmable delay
US20160239043A1 (en) Clocking for pipelined routing
CN107636478A (zh) 用于注入测试信号以测试交流耦合互连的发射机
CN112711296B (zh) 一种校准系统
CN113128148A (zh) 基于延时链的触发信号同步系统、方法及半导体测试设备
CN202330470U (zh) 一种集成电路芯片测试接口板
CN1236322C (zh) 具有窄输出脉冲的自动测试设备
CN1130019C (zh) 同步延迟电路
US8307320B2 (en) Method of placing delay units of pulse delay circuit on programmable logic device
CN103354448B (zh) 基于fpga的高分辨率时间间隔产生系统
CN106970679A (zh) 一种基于时间‑数字转换器电路的多芯片同步结构
CN113360444B (zh) 一种基于菊花链级联数据产生系统的数据同步产生方法
KR101923012B1 (ko) 고속 프로그래밍 가능 클록 분할기
JP2007057533A (ja) テストデータ発生器、テストシステム及びテスト方法
CN104571264A (zh) 一种时延调整方法和装置
CN1521513A (zh) 半导体集成电路误动作发生部位检测法、布局法及其程序
CN215642687U (zh) 一种菊花链式数据同步产生系统
CN103955559A (zh) 一种用于多模块芯片的双向io复用方法及电路
CN101572538A (zh) 半导体装置
CN203278775U (zh) 一种可编程的非交叠时钟产生电路
JP5099119B2 (ja) デバイス間接続試験回路生成方法、生成装置、および生成プログラム
CN217824914U (zh) 一种用于通信的多通道随机脉冲信号可控延迟电路
CN102340304A (zh) 一种tap接口优化电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication