CN102798814A - 增大测试信号频率的方法以及测试信号产生设备 - Google Patents
增大测试信号频率的方法以及测试信号产生设备 Download PDFInfo
- Publication number
- CN102798814A CN102798814A CN2012103130474A CN201210313047A CN102798814A CN 102798814 A CN102798814 A CN 102798814A CN 2012103130474 A CN2012103130474 A CN 2012103130474A CN 201210313047 A CN201210313047 A CN 201210313047A CN 102798814 A CN102798814 A CN 102798814A
- Authority
- CN
- China
- Prior art keywords
- initial testing
- signal
- testing signal
- extended period
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明提供了一种增大测试信号频率的方法以及测试信号产生设备。根据本发明的增大测试信号频率的方法包括：第一步骤：利用测试机的第一输出通道来产生第一初始测试信号；第二步骤：利用测试机的第二输出通道来产生第二初始测试信号，其中，所述第一初始测试信号的高电平的持续期处于所述第二初始测试信号的低电平的持续期内，并且所述第二初始测试信号的高电平的持续期处于所述第一初始测试信号的低电平的持续期内；初始测试信号组合步骤：将所述第一初始测试信号和所述第二初始测试信号组合以产生最终测试信号，其中，当所述第一初始测试信号和所述第二初始测试信号之一为高电平时，在相应持续期内最终测试信号为高电平。
Description
技术领域
本发明涉及信号测试领域，更具体地说，本发明涉及一种增大测试信号频率的方法以及测试信号产生设备。
背景技术
在芯片或电路测试期间，需要产生测试信号。具体地说，例如，测试信号包括用于定时的时钟信号，而且时钟信号一般为方波信号。
并且，在芯片或电路测试期间，对于工作频率较高的芯片或电路，需要产生频率较高的时钟频率的时钟信号来进行定时。但是，测试机所产生的方波的最高频率是受到限制的。一般测试机都有最高的输出频率，例如50M。
在需要产生高于有最高的输出频率(例如50M)的方波信号时，如果不对测试机进行改进，则无法实现高于最高输出频率的方波信号。
因此，希望能够提供一种可以输出高于测试机的最高输出频率的方波信号的解决方案。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够扩大测试机所能实现的方波信号的最高输出频率的范围的增大测试信号频率的方法以及测试信号产生设备。
根据本发明的第一方面，提供了一种增大测试信号频率的方法，其包括：第一步骤：利用测试机的第一输出通道来产生第一初始测试信号；第二步骤：利用测试机的第二输出通道来产生第二初始测试信号，其中，所述第一初始测试信号的高电平的持续期处于所述第二初始测试信号的低电平的持续期内，并且所述第二初始测试信号的高电平的持续期处于所述第一初始测试信号的低电平的持续期内；初始测试信号组合步骤：将所述第一初始测试信号和所述第二初始测试信号组合以产生最终测试信号，其中，当所述第一初始测试信号和所述第二初始测试信号之一为高电平时，在相应持续期内最终测试信号为高电平。
优选地，所述第一初始测试信号和所述第二初始测试信号均为占空比为1/4的方波信号，并且所述第一初始测试信号的定时和所述第二初始测试信号的定时之间相差半个周期，由此所得到的最终测试信号是占空比为1/2的频率相比所述第一初始测试信号和所述第二初始测试信号增大一倍的方波信号。
根据本发明的第二方面，提供了一种增大测试信号频率的方法，其包括：初始测试信号产生步骤：利用测试机的多个输出通道来分别产生多个初始测试信号，其中，所述多个初始测试信号中的任何一个初始测试信号的高电平的持续期处于其它初始测试信号的低电平的持续期内；初始测试信号组合步骤：将所述多个初始测试信号进行组合以产生最终测试信号，其中，当所述多个初始测试信号中的任何一个初始测试信号为高电平时，在相应持续期内最终测试信号为高电平。
优选地，通过或逻辑门电路实现所述初始测试信号组合步骤。
优选地，通过相接多个驱动能力的通道来实现所述初始测试信号组合步骤。
根据本发明的第三方面，提供了一种测试信号产生设备，其包括：测试机，用于在第一输出通道和第二输出通道分别产生第一初始测试信号和第二初始测试信号，其中，所述第一初始测试信号的高电平的持续期处于所述第二初始测试信号的低电平的持续期内，并且所述第二初始测试信号的高电平的持续期处于所述第一初始测试信号的低电平的持续期内；或逻辑门电路，其两个输入端分别接所述第一初始测试信号和所述第二初始测试信号，其输出端输出最终测试信号。
优选地，所述第一初始测试信号和所述第二初始测试信号均为占空比为1/4的方波信号，并且所述第一初始测试信号的定时和所述第二初始测试信号的定时之间相差半个周期，由此所得到的最终测试信号是占空比为1/2的频率相比所述第一初始测试信号和所述第二初始测试信号增大一倍的方波信号。
根据本发明的第四方面，提供了一种测试信号产生设备，其特征在于包括：测试机，用于在多个输出通道分别产生第多个初始测试信号，其中，所述多个初始测试信号中的任何一个初始测试信号的高电平的持续期处于其它初始测试信号的低电平的持续期内；或逻辑门电路，其多个输入端分别接多个初始测试信号，其输出端输出最终测试信号。
根据本发明，可通过牺牲测试机的测试通道来增加测试频率，由此提供了一种能够扩大测试机所能实现的方波信号的最高输出频率的范围的增大测试信号频率的方法以及测试信号产生设备。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明第一实施例的增大测试信号频率的方法的示意图。
图2示意性地示出了根据本发明第三实施例的测试信号产生设备的框图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
<第一实施例>
图1示意性地示出了根据本发明第一实施例的增大测试信号频率的方法的示意图。
如图1所示，根据本发明第一实施例的增大测试信号频率的方法包括：
第一步骤：利用测试机的第一输出通道来产生第一初始测试信号CH1；
第二步骤：利用测试机的第二输出通道来产生第二初始测试信号CH2；其中，第一初始测试信号CH1的高电平的持续期处于第二初始测试信号CH2的低电平的持续期内，并且第二初始测试信号CH2的高电平的持续期处于第一初始测试信号CH1的低电平的持续期内；
初始测试信号组合步骤：将所述第一初始测试信号CH1和所述第二初始测试信号CH2组合以产生最终测试信号CH_INPUT，其中，当所述第一初始测试信号CH1和所述第二初始测试信号CH2之一为高电平时，在相应持续期内最终测试信号CH_INPUT为高电平。
由此，通过牺牲测试机的测试通道(一般来说，测试机的测试通道的数量较多)来增加测试频率，本发明第一实施例提供了一种能够扩大测试机所能实现的方波信号的最高输出频率的范围的增大测试信号频率的方法。
由此，如图1所示，优选地，如果第一初始测试信号CH1和第二初始测试信号CH2均为占空比为1/4的方波信号，并且第一初始测试信号CH1的定时和第二初始测试信号CH2的定时之间相差半个周期，则所得到的最终测试信号CH_INPUT正好是占空比为1/2的频率相比第一初始测试信号CH1和第二初始测试信号CH2而言增大一倍的方波信号。
优选地，可以利用一个或逻辑门电路来实现上述组合，具体地说，或逻辑门电路的两个输入端分别接第一初始测试信号CH1和第二初始测试信号CH2，其输出端输出最终测试信号CH_INPUT。
或者，优选地，还可以通过相接两个驱动能力的通道来实现上述组合。在通过相接两个驱动能力的通道来实现初始测试信号的叠加的情况下，由于两个输出通道直接相连来作为最终的测试信号输出端，所以其整体的最高输出电平(即，最终的测试信号输出端的最高输出电平)降低为初始测试信号的一般。以图1的波形为例，如果通过将第一输出通道和第二输出通道相连作为最终测试信号输出端，则如果第一初始测试信号CH1和第二初始测试信号CH2的高低电平分别为5V和0V，则最终测试信号输出端输出的最终测试信号CH_INPUT高低电平分别为2.5V和0V。
虽然最高电平下降了一半，但是如果最终测试信号CH_INPUT是作为时钟信号，则这完全不会影响信号的功能，因为最高电平对时钟信号并不重要，重要的仅仅是上下边沿的定时。
而且，与采用附加的或逻辑门电路相比，通过相接两个驱动能力的通道来实现初始测试信号的叠加的情况无需增加额外的电源供电。相反，附加的或逻辑门电路由于是有源电路而需要增加额外的电源供电。
<第二实施例>
上述第一实施例示出了组合两个测试信号来增大最终测试信号的频率的方法，但是显然，本发明可以扩展至更多的测试信号的组合。
由此，根据本发明第二实施例的增大测试信号频率的方法包括：
初始测试信号产生步骤：利用测试机的多个输出通道来分别产生多个初始测试信号，其中，所述多个初始测试信号中的任何一个初始测试信号的高电平的持续期处于其它初始测试信号的低电平的持续期内。
初始测试信号组合步骤：将所述多个初始测试信号进行组合以产生最终测试信号，其中，当所述多个初始测试信号中的任何一个初始测试信号为高电平时，在相应持续期内最终测试信号为高电平。
由此，通过牺牲测试机的测试通道来增加测试频率，本发明第二实施例提供了一种能够扩大测试机所能实现的方波信号的最高输出频率的范围的增大测试信号频率的方法。
同样，可以利用一个具有多个输入的或逻辑门电路来实现上述组合，具体地说，或逻辑门电路的多个输入端分别接多个初始测试信号中的一个，其输出端输出最终测试信号。
或者，优选地，还可以通过相接多个驱动能力的通道来实现上述组合。
<第三实施例>
图2示意性地示出了根据本发明第三实施例的测试信号产生设备的框图。
如图2所示，根据本发明第三实施例的测试信号产生设备包括：
测试机1，用于在第一输出通道和第二输出通道分别产生第一初始测试信号CH1和第二初始测试信号CH2；其中，第一初始测试信号CH1的高电平的持续期处于第二初始测试信号CH2的低电平的持续期内，并且第二初始测试信号CH2的高电平的持续期处于第一初始测试信号CH1的低电平的持续期内；
或逻辑门电路2，其两个输入端分别接第一初始测试信号CH1和第二初始测试信号CH2，其输出端输出最终测试信号CH_INPUT。
由此，如图1所示，优选地，如果第一初始测试信号CH1和第二初始测试信号CH2均为占空比为1/4的方波信号，并且第一初始测试信号CH1的定时和第二初始测试信号CH2的定时之间相差半个周期，则所得到的最终测试信号CH_INPUT正好是占空比为1/2的频率相比第一初始测试信号CH1和第二初始测试信号CH2而言增大一倍的方波信号。
由此，通过牺牲测试机的测试通道来增加测试频率，本发明第三实施例提供了一种能够扩大测试机所能实现的方波信号的最高输出频率的范围的测试信号产生设备。
<第四实施例>
上述第三实施例示出了组合两个测试信号来增大最终测试信号的频率的方法，但是显然，本发明可以扩展至更多的测试信号的组合。
根据本发明第四实施例的测试信号产生设备包括：
测试机1，用于在多个输出通道分别产生第多个初始测试信号，其中，所述多个初始测试信号中的任何一个初始测试信号的高电平的持续期处于其它初始测试信号的低电平的持续期内；
或逻辑门电路2，其多个输入端分别接多个初始测试信号，其输出端输出最终测试信号。
由此，通过牺牲测试机的测试通道来增加测试频率，本发明第四实施例提供了一种能够扩大测试机所能实现的方波信号的最高输出频率的范围的测试信号产生设备。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种增大测试信号频率的方法，其特征在于包括：
第一步骤：利用测试机的第一输出通道来产生第一初始测试信号；
第二步骤：利用测试机的第二输出通道来产生第二初始测试信号，其中，所述第一初始测试信号的高电平的持续期处于所述第二初始测试信号的低电平的持续期内，并且所述第二初始测试信号的高电平的持续期处于所述第一初始测试信号的低电平的持续期内；
初始测试信号组合步骤：将所述第一初始测试信号和所述第二初始测试信号组合以产生最终测试信号，其中，当所述第一初始测试信号和所述第二初始测试信号之一为高电平时，在相应持续期内最终测试信号为高电平。
2.根据权利要求1所述的增大测试信号频率的方法，其特征在于，所述第一初始测试信号和所述第二初始测试信号均为占空比为1/4的方波信号，并且所述第一初始测试信号的定时和所述第二初始测试信号的定时之间相差半个周期，由此所得到的最终测试信号是占空比为1/2的频率相比所述第一初始测试信号和所述第二初始测试信号增大一倍的方波信号。
3.一种增大测试信号频率的方法，其特征在于包括：
初始测试信号产生步骤：利用测试机的多个输出通道来分别产生多个初始测试信号，其中，所述多个初始测试信号中的任何一个初始测试信号的高电平的持续期处于其它初始测试信号的低电平的持续期内；
初始测试信号组合步骤：将所述多个初始测试信号进行组合以产生最终测试信号，其中，当所述多个初始测试信号中的任何一个初始测试信号为高电平时，在相应持续期内最终测试信号为高电平。
4.根据权利要求1至3所述的增大测试信号频率的方法，其特征在于，通过或逻辑门电路实现所述初始测试信号组合步骤。
5.根据权利要求1至3所述的增大测试信号频率的方法，其特征在于，通过相接多个驱动能力的通道来实现所述初始测试信号组合步骤。
6.一种测试信号产生设备，其特征在于包括：
测试机，用于在第一输出通道和第二输出通道分别产生第一初始测试信号和第二初始测试信号，其中，所述第一初始测试信号的高电平的持续期处于所述第二初始测试信号的低电平的持续期内，并且所述第二初始测试信号的高电平的持续期处于所述第一初始测试信号的低电平的持续期内；
或逻辑门电路，其两个输入端分别接所述第一初始测试信号和所述第二初始测试信号，其输出端输出最终测试信号。
7.根据权利要求6所述的测试信号产生设备，其特征在于，所述第一初始测试信号和所述第二初始测试信号均为占空比为1/4的方波信号，并且所述第一初始测试信号的定时和所述第二初始测试信号的定时之间相差半个周期，由此所得到的最终测试信号是占空比为1/2的频率相比所述第一初始测试信号和所述第二初始测试信号增大一倍的方波信号。
8.一种测试信号产生设备，其特征在于包括：
测试机，用于在多个输出通道分别产生第多个初始测试信号，其中，所述多个初始测试信号中的任何一个初始测试信号的高电平的持续期处于其它初始测试信号的低电平的持续期内；
或逻辑门电路，其多个输入端分别接多个初始测试信号，其输出端输出最终测试信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012103130474A CN102798814A (zh) | 2012-08-29 | 2012-08-29 | 增大测试信号频率的方法以及测试信号产生设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012103130474A CN102798814A (zh) | 2012-08-29 | 2012-08-29 | 增大测试信号频率的方法以及测试信号产生设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102798814A true CN102798814A (zh) | 2012-11-28 |
Family
ID=47197977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012103130474A Pending CN102798814A (zh) | 2012-08-29 | 2012-08-29 | 增大测试信号频率的方法以及测试信号产生设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102798814A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109143026A (zh) * | 2018-07-12 | 2019-01-04 | 上海航天信息研究所 | 一种数字测试方法及系统 |
| WO2020048381A1 (en) * | 2018-09-03 | 2020-03-12 | Changxin Memory Technologies, Inc. | Chip test device and method |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1797001A (zh) * | 2004-12-30 | 2006-07-05 | 因芬尼昂技术股份公司 | 用于产生高频信号的设备和方法 |
| US20060261865A1 (en) * | 2005-05-19 | 2006-11-23 | Northrop Grumman Corporation | Low frequency doubler |
| CN101799705A (zh) * | 2010-03-23 | 2010-08-11 | 电子科技大学 | 一种高速dds信号发生器 |
| CN201903580U (zh) * | 2010-12-16 | 2011-07-20 | 泰豪科技股份有限公司 | 基于同步锁相和半波预估的任意波形测量装置 |
| US20120053903A1 (en) * | 2010-08-31 | 2012-03-01 | Seiko Epson Corporation | Frequency measurement device and electronic device |
-
2012
- 2012-08-29 CN CN2012103130474A patent/CN102798814A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1797001A (zh) * | 2004-12-30 | 2006-07-05 | 因芬尼昂技术股份公司 | 用于产生高频信号的设备和方法 |
| US20060261865A1 (en) * | 2005-05-19 | 2006-11-23 | Northrop Grumman Corporation | Low frequency doubler |
| CN101799705A (zh) * | 2010-03-23 | 2010-08-11 | 电子科技大学 | 一种高速dds信号发生器 |
| US20120053903A1 (en) * | 2010-08-31 | 2012-03-01 | Seiko Epson Corporation | Frequency measurement device and electronic device |
| CN201903580U (zh) * | 2010-12-16 | 2011-07-20 | 泰豪科技股份有限公司 | 基于同步锁相和半波预估的任意波形测量装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109143026A (zh) * | 2018-07-12 | 2019-01-04 | 上海航天信息研究所 | 一种数字测试方法及系统 |
| WO2020048381A1 (en) * | 2018-09-03 | 2020-03-12 | Changxin Memory Technologies, Inc. | Chip test device and method |
| US11385279B2 (en) | 2018-09-03 | 2022-07-12 | Changxin Memory Technologies, Inc. | Chip test device and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103178829B (zh) | 电平移位电路 | |
| CN105118414A (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
| CN102043100B (zh) | 老化测试系统 | |
| US9294263B2 (en) | Methods and systems of synchronizer selection | |
| CN103198782A (zh) | 移位寄存器、栅极驱动电路及其修复方法和显示装置 | |
| CN100541385C (zh) | 数字电视调制器芯片中同步分频时钟的产生装置及其方法 | |
| US9490809B2 (en) | Shift register circuit | |
| CN105513530A (zh) | 移位暂存器及其控制方法 | |
| CN104503652A (zh) | 触控驱动单元及其驱动方法、触控驱动电路 | |
| CN108055033A (zh) | 电平转换电路、集成电路芯片和电子设备 | |
| CN102412825A (zh) | 电平转换电路 | |
| CN102798814A (zh) | 增大测试信号频率的方法以及测试信号产生设备 | |
| KR101765861B1 (ko) | 무필터 아날로그 입력 클래스 ｄ 오디오 증폭기 클리핑을 위한 방법 및 장치 | |
| CN103698692A (zh) | Tddb失效预警电路 | |
| CN104901681A (zh) | 一种vdd耐压cmos的2vdd电平转换电路 | |
| CN104579295A (zh) | 时钟动态切换电路及方法 | |
| CN204946511U (zh) | 移位寄存器、栅极驱动电路、显示装置 | |
| CN204666810U (zh) | 基于dds的雷达信号模拟发生器 | |
| CN103001633B (zh) | 用于高速低解析度的电流控制数字-模拟转换器的nmos缓冲器 | |
| CN204103751U (zh) | 一种基于多dsp加cpld的三电平变流器的驱动结构 | |
| CN102749509A (zh) | 信号采样测试方法 | |
| CN102263543A (zh) | 电荷泵时钟产生电路 | |
| CN202948699U (zh) | Led屏显驱动电路的高频特性测试系统 | |
| CN103186978A (zh) | 控制红外遥控发射的电路结构 | |
| CN103780232B (zh) | 可以免于使用部分脉冲的转换器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140508 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140508 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20121128 |
|
| RJ01 | Rejection of invention patent application after publication |