CN204103751U - 一种基于多dsp加cpld的三电平变流器的驱动结构 - Google Patents

Abstract

本实用新型涉及一种基于多DSP加CPLD的三电平变流器的驱动结构，包括驱动DSP、CPLD和外围电路，所述的包括驱动DSP与CPLD连接，所述的外围电路分别与驱动DSP和CPLD连接，所述的驱动DSP包括控制子DSP和逻辑子DSP，所述的控制子DSP和逻辑子DSP通过SPI接口连接，所述的CPLD分别与控制子DSP和逻辑子DSP连接。与现有技术相比，本实用新型具有占用芯片资源低、控制精度高等优点。

Description

一种基于多DSP加CPLD的三电平变流器的驱动结构

技术领域

本实用新型涉及一种三电平变流器的驱动结构，尤其是涉及一种基于多DSP加CPLD的三电平变流器的驱动结构。

背景技术

由于功率及电压等级的提高，传统的两电平变流器已经很难满足这些应用的要求。

一方面由于器件可承受电压和电流能力的限制，使用两电平变流器难以实现高压大功率化；另一方面在高压应用中，两电平输出电压的du/dt很大。这样在高压大功率应用场合中，三电平并网变流器应用率越来越多。

随着三电平并网变流器的大量应用，其大量数据处理、逻辑控制及PWM生成成为了研究重点，对于CPLD结构的芯片，只要其资源允许，内部功能的增加并不会影响系统的工作周期。因此，在电力电子全数字应用中，CPLD具有一定的优越性。在多电平逆变器中，由于采用的触发信号至少需要12路，用单片机或DSP来实现都有一定的难度，并要占用很多资源和时间。但如果只采用CPLD来实现整个控制，又会被CPLD的内部资源和成本所限制。

目前的实现方法为：

(1)仅DSP应用于电路中；

(2)DSP+CPLD或FPGA应用于电路中。

但是上述方法还存在着缺陷：

(1)受DSP管脚数量的局限，不利于应用在三电平电路中；

(2)内部数据处理量大，占用芯片大量资源，影响系统控制精度。

实用新型内容

本实用新型的目的就是为了克服上述现有技术存在的缺陷而提供一种基于多DSP加CPLD的三电平变流器的驱动结构。

本实用新型的目的可以通过以下技术方案来实现：

一种基于多DSP加CPLD的三电平变流器的驱动结构，包括驱动DSP、CPLD和外围电路，所述的包括驱动DSP与CPLD连接，所述的外围电路分别与驱动DSP和CPLD连接，所述的驱动DSP包括控制子DSP和逻辑子DSP，所述的控制子DSP和逻辑子DSP通过SPI接口连接，所述的CPLD分别与控制子DSP和逻辑子DSP连接。

所述的外围电路包括CAN接口、AI接口、串行通信接口和显示面板，所述的CAN接口、AI接口、串行通信接口和显示面板分别与驱动DSP连接。

所述的外围电路还包括DO接口、DI接口和风扇驱动检测接口，所述的DO接口、DI接口和风扇驱动检测接口分别与CPLD连接。

所述的驱动DSP包含子DSP的数量为2-3个。

与现有技术相比，本实用新型具有以下优点：

一、占用芯片资源低，本实用新型采用2片子DSP分工合作，一片DSP做控制算法，另一片DSP做逻辑处理，使占用每一片的子DSP的资源大大降低。

二、控制精度高，本实用新型将大量数据处理工作，分散给多个DSP同时进行，降低了每个DSP数据处理量、从而提高了控制精度。

附图说明

图1为本实用新型的结构示意图。

其中：1、驱动DSP，2、CPLD，11、控制子DSP，12、逻辑子DSP，13、CAN接口，14、AI接口，15、串行通信接口(15)，16、显示面板，21、DO接口，22、DI接口，23、风扇驱动检测接口。

具体实施方式

下面结合附图和具体实施例对本实用新型进行详细说明。

实施例：

如图1所示，一种基于多DSP加CPLD的三电平变流器的驱动结构，包括驱动DSP1、CPLD2和外围电路3，包括驱动DSP1与CPLD2连接，外围电路3分别与驱动DSP1和CPLD2连接，驱动DSP1包括控制子DSP11和逻辑子DSP12，控制子DSP11和逻辑子DSP12通过SPI接口连接，CPLD2分别与控制子DSP11和逻辑子DSP12连接。

外围电路包括CAN接口、AI接口、串行通信接口和显示面板，CAN接口、AI接口、串行通信接口和显示面板分别与驱动DSP连接。

外围电路还包括DO接口、DI接口和风扇驱动检测接口，DO接口、DI接口和风扇驱动检测接口分别与CPLD连接。

驱动DSP1包含子DSP的数量为2-3个。

本实用新型中，对三电平变流器控制选择双DSP+CPLD方式，各个芯片的具体作用为：

1、数据处理方面：

控制子DSP11数据处理：

模拟量处理部分，对输入的模拟量进行采样处理、将采样得到的数据转换成实际值；

PWM脉冲控制，计算功率模块所需PWM脉冲、PWM脉冲输出。

逻辑子DSP12数据处理：

模拟量处理部分，对输入的模拟量进行采样处理、将采样得到的数据转换成实际值；

逻辑控制部分，控制装置的启动/停机/复位、读取开入信号。

CPLD2数据处理：

输入信号，故障信号、时钟信号及复位信号；

输出信号，三电平PWM调制波输出、各继电器延时信号输出及LED灯信号输出。

2、数据通讯部分：

控制子DSP11通讯：

与逻辑子DSP12之间的通讯，主要为接收逻辑DSP相关机器状态，故障等信息、接收数据解析、发送控制参数以及机器状态信息和故障信息、发送数据解析等。

与本地之间的通讯，主要为发送故障保护信息、发送数据封装、接收人机界面的数据请求和定值、通讯协议解析等。

逻辑子DSP12通讯：

与控制子DSP11之间的通讯，主要为接收控制DSP控制参数，状态和故障信息、接收数据解析、发送机器状态信息和故障信息、发送数据解析。

与本地之间的通讯，主要为，发送故障信息、发送数据封装、接收人机界面的数据请求和定值、通讯协议解析等。

驱动DSP1包含子DSP的数量为2-3个。

Claims (4)

1.一种基于多DSP加CPLD的三电平变流器的驱动结构，其特征在于，包括驱动DSP(1)、CPLD(2)和外围电路(3)，所述的包括驱动DSP(1)与CPLD(2)连接，所述的外围电路(3)分别与驱动DSP(1)和CPLD(2)连接，所述的驱动DSP(1)包括控制子DSP(11)和逻辑子DSP(12)，所述的控制子DSP(11)和逻辑子DSP(12)通过SPI接口连接，所述的CPLD(2)分别与控制子DSP(11)和逻辑子DSP(12)连接。

2.根据权利要求1所述的一种基于多DSP加CPLD的三电平变流器的驱动结构，其特征在于，所述的外围电路(3)包括CAN接口(3I)、AI接口(32)、串行通信接口(33)和显示面板(34)，所述的CAN接口(31)、AI接口(32)、串行通信接口(33)和显示面板(34)分别与驱动DSP(1)连接。

3.根据权利要求2所述的一种基于多DSP加CPLD的三电平变流器的驱动结构，其特征在于，所述的外围电路(3)还包括DO接口(35)、DI接口(36)和风扇驱动检测接口(37)，所述的DO接口(35)、DI接口(36)和风扇驱动检测接口(37)分别与CPLD(2)连接。

4.根据权利要求1所述的一种基于多DSP加CPLD的三电平变流器的驱动结构，其特征在于，所述的驱动DSP(1)包含子DSP的数量为2-3个。