CN1786936A - 多节点服务器装置 - Google Patents

多节点服务器装置 Download PDF

Info

Publication number
CN1786936A
CN1786936A CN 200510103402 CN200510103402A CN1786936A CN 1786936 A CN1786936 A CN 1786936A CN 200510103402 CN200510103402 CN 200510103402 CN 200510103402 A CN200510103402 A CN 200510103402A CN 1786936 A CN1786936 A CN 1786936A
Authority
CN
China
Prior art keywords
node
server
reference clock
smp
nodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510103402
Other languages
English (en)
Other versions
CN1786936B (zh
Inventor
石木敏宏
作间直人
船津淳一
吉田健
丝井朋永
中谷守秀
藤原至诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Information and Telecommunication Engineering Ltd
Original Assignee
Hitachi Ltd
Hitachi Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005130746A external-priority patent/JP4484757B2/ja
Application filed by Hitachi Ltd, Hitachi Information Technology Co Ltd filed Critical Hitachi Ltd
Publication of CN1786936A publication Critical patent/CN1786936A/zh
Application granted granted Critical
Publication of CN1786936B publication Critical patent/CN1786936B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Multi Processors (AREA)

Abstract

提供一种服务器装置,除以前的刀锋服务器系统的向外扩展型的扩展性外,还具备基于SMP结合多个节点间的向上扩展型的扩展性。各节点具备与其它节点SMP结合用的单元,各节点的模块管理部根据系统构成信息,切换该节点作为刀锋服务器单独动作或作为SMP服务器的构成模块来动作。在背板上对各节点间链路进行等长布线,通过在各节点内也进行与背板上的各节点间链路等长的环路布线,取得节点间的同步。在背板上搭载向各节点分配基准时钟的基准时钟分配单元,利用各节点内部的时钟分配器来切换基准时钟,由此进行SMP结合的节点的基准时钟的同步。

Description

多节点服务器装置
技术领域
本发明涉及一种能通过紧密结合多个向外扩展(scale out)型服务器模块(也称为节点)来构筑高性能的向上扩展(scale up)型服务器的多节点服务器装置。尤其是涉及多节点SMP(Symmetric Multi Processor)结构。
背景技术
作为现有的服务器装置中的运算处理能力的扩展单元,可分类为称为‘向外扩展’、‘向上扩展’的大致两个方式。所谓向外扩展方式以刀锋服务器(bladesever)系统为代表,是指通过使处理分散到多个服务器装置来提高整体的处理能力的扩展手法,在相互关联弱的处理量大的情况下有效。所谓向上扩展以SMP系统为代表,是指利用处理器的高速化与增设、存储器的大容量化等来使服务器装置单体的处理能力提高的扩展手法,在高负荷的单一过程处理中有效。这样,由于刀锋服务器装置与SMP服务器装置分别具有不同的特征,所以一般在系统构造时,根据应用程序、业务内容来选择适当的方式。实际上,在因特网数据中心(IDC)中,作为大量执行WEB前端处理等较轻处理的WEB服务器,适于向外扩展的刀锋服务器装置如适合于向上扩展的SMP服务器装置那样,被用作大规模DB等执行需要大量存储器的处理的数据库服务器。这被认为一看就物尽其用非常有效,但为了符合目的来分别设置专用的服务器装置,管理变复杂,在运用成本方面难以称为效率好的状态。另外,在千变万化的商务环境中,作为应对急剧的系统要件变化的已知解决策略,第一,例如增设硬件。这例如在向外扩展型的刀锋服务器装置中增设刀锋服务器模块,在向上扩展型的SMP服务器装置中,增设处理器或存储器等硬件资源,或增强至更高性能的硬件资源,但这也认为是妨碍TCO削减的主要原因之一。
为了在由多个节点构成的服务器装置中构筑多节点SMP结构,需要在节点间发送存储器地址,维持高速缓冲存储器一致(cache coherency),并以高速缓存块大小的块单位来传输数据。在各节点的处理器中有保管频繁使用的数据块的高速缓冲存储器。一般的高速缓冲存储器块尺寸为32、64或128字节,被称为高速缓存块。处理器在高速缓冲存储器中没有必要数据时(高速缓冲存储器错误)时,向其它处理器请求必要的数据。在请求块的被修正拷贝不在任何处理器中,或也不在输入输出控制器中时,从存储器中取出块。为了得到变更块的许可,从存储器中取出块的处理器需要成为块的所有者。若得到变更许可的处理器成为所有者,则将其它所有器件保持的拷贝变为无效,前一所有者将得到变更许可的处理器请求的数据传递给新所有者。在前一所有者将得到变更许可的处理器请求的数据传递给新所有者之后,若设其它处理器共享所有处理器请求的数据的读取专用拷贝,则从所有器件(不是存储器)提供数据。当所有处理器为了写入新的数据而必需高速缓冲存储器的空区域时,将高速缓冲存储器块写入存储器中,存储器再次变为所有者。将发现高速缓冲存储器块的最新拷贝的处理称为‘高速缓冲存储器一致’。系统设计者主要使用广播(broadcast)一致和目录一致两个方法来维持从各处理器看到的存储器的一贯性。
在广播一致中,向所有节点发送所有地址。各器件调查(探听(snoop))被请求的高速缓存块在局部高速缓冲存储器中变为哪种状态。系统的各器件在调查被请求的高速缓存块在局部高速缓冲存储器中变为哪种状态数个循环之后,判定整体的探听结果,所以在广播一致中,将延迟抑制到最小限度。
在目录一致中,对于来自处理处理器的访问请求,仅向管理特定高速缓冲存储器块的地址的节点(家节点(home node))发送地址。硬件使用存储器内的目录或特殊的RAM或控制装置来管理哪个节点共有或拥有哪个高速缓冲存储器块。因为‘目录’被埋入在存储器内,所以原理上控制器必需每次访问存储器来检查目录信息,所以控制变复杂,延迟变长,延迟的变动也变大。
为了实现多节点SMP构造,在多节点间控制高速缓冲存储器一致控制时,一般使用纵横开关(crossbar switch)。但是,纵横开关在业务处理必需通过时,与没有纵横开关的情况相比,由于业务处理必需通过,在路径中增加一个器件,所以存在等待时间变差的问题。若在请求系统业务处理与响应系统业务处理的往复路径看,则在使用纵横开关的情况与未使用的情况下,等待时间差别很大。
目前,也有不具有纵横开关的多节点SMP构造,但目录一致方式的目录基础的SMP构造一般,一致的延迟变长,构成系统性能恶化的原因之一。
另外,作为在背板(backplane)上直接相互连接节点间的方法,例如特开2004-070954记载的实例。这示出了直接相互连接节点间的方法,但未明确记载高速缓冲存储器一致的维持方式或业务处理的处理方式。
发明内容
本发明的目的在于提供一种服务器装置,除作为刀锋服务器模块的功能外,还可SMP结合多个刀锋服务器模块之间,实现可同时实现向外扩展与向上扩展的多节点服务器装置。
本发明的目的还在于减小多节点SMP构造中的等待时间。另外,还在于削减装置的部件个数,降低成本,降低故障率和削减资源。
本发明的一种服务器装置,由多个节点和管理装置整体的管理单元构成,其特征在于,各节点具备切换该节点的动作模式的模块管理部,该模块管理部根据从所述管理单元传递的构成信息,切换各节点单独动作或与其它节点以SMP构造来协调动作。
本发明还是一种由多个节点构成的SMP构造的服务器装置,其特征在于,具备背板,该背板搭载所述多个节点,相互连接各节点之间,各节点具备节点控制器,该节点控制器在与包含自节点的全部节点之间,进行业务处理的发送与接收,该节点控制器执行业务处理的排序。
本发明的特征还在于,在背板上以等长来布线各节点间的链路,即便在自节点内,也可通过执行与背板上的各节点间链路行长的环路布线,取得节点间的同步。
本发明还是一种服务器装置,其由多个节点、管理装置整体的管理单元、和对该多个节点分配共同的基准时钟的基准时钟分配单元构成,其特征在于,各节点具备产生自身的基准时钟的基准时钟发生电路;时钟分配器,切换从该基准时钟发生电路产生的自身的基准时钟、与从所述基准时钟分配单元分配的共同的基准时钟,向该节点内分配任一基准时钟;模块管理部,根据从所述管理单元传递的构成信息,向所述时钟分配器指示分配到该节点内的基准时钟的切换。
根据本发明,可提供一种服务器装置,除现有的刀锋服务器装置的向外扩展型的扩展性之外,还具有基于SMP结合多个刀锋服务器模块之间的向上扩展型的扩展性,所以根据系统导入后的商务要件的变化,执行这些应用程序的服务器装置柔性地放大或缩小其资源并最佳化,结果,可降低运用成本,削减TCO。
另外,根据本发明,在多节点构成多处理器的服务器装置中的节点间链路连接中不需要纵横开关,就多节点SMP结构而言,等待时间变小,可提高系统的性能。另外,由于不需要纵横开关,所以可实现基于部件个数削减的故障率降低、成本下降和资源削减。
附图说明
图1是表示本发明的多节点服务器装置的系统构成例的图。
图2是表示本发明的多节点SMP服务器的4节点构成例的图。
图3是图2的4节点SMP结构中的各节点的构成例。
图4是图2的4节点SMP结构中的各节点的另一构成例。
图5是图2的4节点SMP结构中的各节点的另一构成例。
图6是本发明的多节点SMP服务器的4节点构成的另一例的图。
图7是图6的4节点SMP结构中的各节点的构成例。
图8是说明4节点SMP结构中的广播与一致响应的图。
图9是说明业务处理的超越实例的图。
图10是说明使用等待电路的业务处理响应同步的图。
图11是节点控制器的构成例。
图12是节点控制器的其它构成例。
图13是节点控制器的处理流程图。
图14是表示图1的系统构成例的详细构成的图。
图15是表示本发明的多节点服务器装置的其它实施方式的图。
图16是表示系统构成信息的实例的表。
图17是一般的刀锋服务器装置的构成图。
具体实施方式
下面,参照附图来说明本发明的买施例。
图17是一般的刀锋服务器系统的构成图。由至少两台以上的刀锋服务器模块110(节点#0~#n)、管理服务器装置整体的服务处理器单元11、以及通过安装这些单元来实现单元间的信号传递的背板113构成。在刀锋服务器模块110中可搭载至少1台以上的CPU22,通过具备控制该CPU22与存储器23的节点控制器120、I/O电路24、以及具有刀锋服务器模块110内部的电源控制、构成管理、环境监视等功能的模块管理部125,具有作为1台服务器装置的功能。另外,在各刀锋服务器模块110内部,具备由基准时钟发生器26与时钟分配器127构成的基准时钟分配电路121,向刀锋服务器模块110内的同步动作的各LSI分配基准时钟S121,但如上所述,1台刀锋服务器模块110作为1台服务器装置独立,该时钟不必与其它刀锋服务器模块内的基准时钟同步。
图1表示本发明的多节点服务器装置的一实施例。由多个刀锋服务器模块10(节点#0~#n)、管理服务器装置整体的服务处理器单元11、以及通过安装这些单元来实现单元间的信号传递的背板113构成。各刀锋服务器模块110内部的基本构成与图17的一般刀锋服务器系统一样,但模块管理部25除上述功能外,还具有基准时钟的切换功能。另外,节点控制器20具有SMP结合接口S20,具有经由背板13来实现多节点SMP结构的功能。
图2是基于本发明的不具有纵横开关的广播方式的多节点SMP服务器的构成例,本图中,以4节点的情况为例。
在广播一致中,如图8所示,将所有的地址广播给所有的节点,各节点进行一致响应。各节点在调查被请求的高速缓存块在局部高速缓冲存储器中变为哪种状态的数个循环之后,判定整体的探听结果,进行一致响应。
如图9所示,从地址的广播到一致响应所需的时间在存在距广播地址的节点近的节点与远的节点、即存在节点间的布线短的节点与长的节点的情况下,会产生业务处理的超越。为了控制该因节点间布线的长度不同而产生的业务处理的超越,一般通过安装纵横开关来避免,但在本手法中,因为不具有纵横开关,所以如何执行业务处理的排序成为问题。因此,在图2中,通过在背板201内等长布线各节点间链路,设为相同循环,并通过将等待时间保持恒定,取得节点间的同步。
另外,如图10所示,对广播地址的节点自身的一致响应由于不必通过节点间布线,所以没有节点传递的时间,比来自发出业务处理请求的其它节点的一致响应快,故会产生业务处理的超越。为了控制由于没有节点传递的时间而产生的业务处理的超越,在节点控制器内安装等待电路。
图11表示节点控制器1102的构成,如图13所示,从CPU1101发行的业务处理被HOSTi/f1106传递给定序器(sequencer)1107(步骤1301、1302)。之后,通过定序器1107的控制(步骤1303),将业务处理传递给标志控制电路1104。标志控制电路1104确认标志信息1103(步骤1306),在高速缓冲存储器上Modify或Shared read的情况下,返回定序器1107(步骤1307、1303),通过存储器i/f1109的控制,访问存储器1111(步骤1304、1305)。这里,在高速缓冲存储器上未Modify或Shared read的情况下,为了探听询问,由一致发送部1105向其它节点发行业务处理(步骤1308、1310)。同时,将业务处理发送给自节点的等待电路1110(步骤1309)。从其它节点和所述等待电路1110返回的一致响应由节点控制器1102上的一致接收部1108接收(步骤1311)。
图12是在节点控制器1102上安装等待电路1204的实例,在其它节点的探听处理结束后返回的一致响应由节点控制器1102上的一致接收部1205接收。通过取得同步,在相同定时返回的一致响应、与利用等待电路1204的延迟使定时一致的对自节点的一致响应的定时完全一致。将由一致接收部1205接收到的业务处理传递给定序器1203,利用存储器i/f1109的控制,访问存储器1111。
如图12所示的电路所示,在服务器启动时,CPU在启动前由固件1206来一次计算来自业务处理请求对象各节点的响应时间、和经自节点中的等待电路的响应时间所需的时间。根据该响应所需的时间的计算,利用固件1206来调整响应时间。若使各节点间的布线等长,则当在节点控制器内安装等待电路(环路布线)时,利用固件1206的响应时间的调整,取得节点间的同步。通过取得节点间的同步,对广播后的该地址的探听结果的判定后的响应恒定,保证业务处理的选择顺序一定相同。另外,在使各个节点作为独立的刀锋服务器动作的情况下,不产生图8所示的广播。
图3表示多节点SMP服务器的4节点构成中的各节点的构成例。在节点301上,具有结合多个节点来构成一个SMP用的节点间结合接口307。并且,在节点控制器302上安装节点链路控制器303。使节点控制器302上具有节点链路控制器接口306,利用各节点的节点链路控制器接口306来一对一连接节点控制器彼此,由此实现SMP结构。节点链路控制器接口306与节点控制器内部的节点链路控制器303一起起到纵横开关的作用。通过执行从节点链路控制器303至节点链路控制器303的、夹入锁存器304的局部环路布线,使与来自各节点的响应的定时一致,通过取得全部节点间的同步,设为相同循环,通过将等待时间保持恒定,实现与业务处理响应的定时一致的功能。通过与业务处理响应的定时一致的功能的实现,保证业务处理的排序。
节点控制器302的业务处理发送功能与接收功能独立,节点控制器302可并行处理业务处理的发送与接收。节点链路控制器303向所有节点以相同的顺序广播一致业务处理。具有节点链路控制器接口306的节点控制器302以相同的顺序向节点控制器内部传输从各节点接收的一致业务处理。节点链路控制器接口306具有广播业务处理的节点间传输、一致响应业务处理的节点间传输、一对一业务处理的节点间传输的功能。由ECC(Error CorrectionCoding)来保证流过节点链路的业务处理。
将广播业务处理分类成请求系列业务处理与响应系列业务处理。具有节点链路控制器接口306与节点链路控制器303的节点控制器302内部对请求系列业务处理与响应系列业务处理进行二重化,在节点链路上无区别地传输请求系列业务处理与响应系列业务处理。另外,一对一业务处理被分类成地址业务处理与数据业务处理。在节点控制器302内部,对地址业务处理与数据业务处理二重化一对一业务处理,但在节点链路上,连续传输在与地址业务处理对应的数据业务处理中包含的数据。
使节点控制器内具有计算各节点中链路传递需要何循环的计算电路,通过计算,向各节点的固件通知链路间的错位,利用固件的修正来执行各节点间的循环数的同步。因为除等长布线外,根本没有链路间的错位,所以保证对广播后的该地址的探听恒定,实现与业务处理响应的定时一致的功能,保证业务处理的排序。
即便取得节点间的同步,也可如利用节点控制器内的队列状态不错开响应定时那样,利用固件的控制,有余裕的节点等待响应上花费时间的节点的处理,从而保证业务处理的选择顺序一定相同。
图4表示4节点构成中的各节点的其它构成例。通过将图2所示的各节点间等长布线的背板201与图4的404所示、节点控制器402内部的局部环路404的长度变为与图2所示的背板201内的各节点间的等长布线相同的长度,可实现使与来自各节点的业务处理响应的定时一致的功能。由此,可实现无需纵横开关的‘广播(探听)一致’方式的探听基础的SMP结构。
图5表示4节点构成中的各节点的其它构成例。即便使用图2所示的各节点链路间等长布线的背板201与图5所示的节点链路接口,也可实现无需纵横开关的‘广播(探听)一致’方式的探听基础的SMP结构。在图5所示的节点控制器502上除具有向其它节点的数据传输业务处理的发送功能的链路端口(节点数-1)个与具有至其它节点的数据传输业务处理的接收功能的链路端口(节点数-1)个的节点间结合接口506,还安装具有至发出业务处理请求的自身节点的局部环路用数据传输业务处理的发送链路端口与数据传输业务处理的接收链路端口的节点链路控制器接口505。因为节点控制器502的业务处理发送功能与接收功能独立,所以节点控制器可并行处理业务处理的发送与接收。如图5所示,通过在节点链路控制器接口504以外的节点上的路径505中,执行与各节点链路间等长的布线,以具有延迟的作用,实现使与来自各节点的业务处理响应的定时一致的功能。
图6表示4节点构成中的各节点的又一构成例。除图2所示的背板201内的各节点间的等长布线外,如图6所示,通过在背板601内以与各节点间链路的等长布线相同的长度布线至自节点的环路布线606~609,使业务处理响应的定时一致。此时,如图7所示,节点间结合接口705通过仅在节点控制器702内准备节点数量的数据请求业务处理的发送部与接收部的节点链路端口,不必实施在节点控制器内夹入锁存器的环路布线、以及与各节点间等长的环路布线。
另外,本发明就多节点结构多处理器的服务器装置而言,是将各节点设为服务器刀锋的刀锋服务器,采用节点间链路连接方式,即通过在节点控制器内部执行数据传输业务处理的排序,在外部不需要纵横开关,可以是向对象型多处理器结构增设处理器的形式,也可以是独立的增设服务器的形式。
图1中,为了进一步使刀锋服务器模块10(节点#0~#n)间的SMP结合更高性能,在服务器模块间,基准时钟同步是必不可少的,所以在背板13中安装可向全部的刀锋服务器模块10分配基准时钟的基准时钟分配单元14,在背板13内等长布线分配的基准时钟,利用各刀锋服务器模块110内部的基准时钟分配电路21内的时钟分配器27,切换基准时钟,由此可实现全部刀锋服务器模块10的基准时钟的同步化。
用图14来表示代表的系统构成例,具体说明所述的时钟切换动作。在该系统构成例中,在背板13中安装4台刀锋服务器模块10(节点#0~#3),构成为用作将节点#0、节点#1设为协调的1台SMP服务器,将节点#2、节点#3使用为独立的刀锋服务器。首先,用户经管理软件对服务处理器单元11设定对应于该系统构成的系统构成信息。这里设定的系统构成信息被存储在服务处理器单元11内具有的存储器28中,即便电源断开也不会被擦除,每当系统启动时,从服务处理器单元11传递到各刀锋服务器模块10内的模块管理部(固件)25。各模块管理部25对基准时钟分配电路21执行根据从服务处理器单元11传递的构成信息来切换使用的基准时钟。在本构成例中,通过将节点#0、节点#1的基准时钟切换为外部基准时钟,同步化节点#0、节点#1的基准时钟,构成SMP服务器,通过将节点#2、节点#3的基准时钟切换为内部基准时钟,可分别作为独立的服务器运转。通过让服务处理器单元11内的存储器28具有涉及各刀锋服务器模块10的时钟切换的系统构成信息,即便在刀锋服务器模块10中产生故障被维持交换的情况下,也不需要继承构成信息的一切步骤。另外,如本图所示,利用二重化一维管理系统构成信息的服务处理器单元11,也可实现系统整体的可靠性提高。
图15中,说明与图1、图14中说明的实施例不同的其它实施方式。另外,图15中,除涉及时钟分配的功能外,与图1、图14所示的实施方式相同,所以省略图示和说明。在此前说明的实施例中,如图1、图14那样从基准时钟分配单元14向各刀锋服务器模块10分配基准时钟,但在图15的实施例中,将该基准时钟分配单元的功能组装在刀锋服务器模块1510内部。首先,将基准时钟发生器26的输出时钟信号输入第1时钟分配器30,该时钟分配器的输出经由第2时钟分配器29和背板1513,以等长布线连接于包含自身一起构成SMP服务器所得到的全部刀锋服务器模块1510内部的时钟分配器29上。由模块管理部25来切换第2时钟分配器29的输出。例如,在图15的构成中,设节点#0上的第2时钟分配器29选择时钟信号S22,节点#1上的第2时钟分配器29选择时钟信号S23,节点#2上的第2时钟分配器29选择时钟信号S24,节点#3上的第2时钟分配器29选择时钟信号S25。由此,可由节点#0与节点#1来构成一台SMP服务器A1500,由节点#2与节点#3来构成一台SMP服务器B1501。这样,根据该实施方式,由于两台SMP服务器的基准时钟完全独立,所以可以节点#0、节点#1的组与节点#2、节点#3的组来实现由基准时钟的频率不同的刀锋服务器模块、例如不同种类或下一代刀锋服务器模块构成的SMP服务器的相同服务器装置内混载。
图16示出系统构成信息的实例。(1)的构成信息定义“2节点SMP结构×1、1节点刀锋结构×2”的服务器装置,(2)的构成信息定义“2节点SMP结构×2”的服务器装置,(3)的构成信息定义“1节点刀锋结构×4”的服务器装置,(4)的构成信息定义“4节点SMP结构×1”的服务器装置。节点#1601是由背板上的搭载位置确定的节点序号。在动作模式1602中,在该节点作为刀锋服务器单独动作的情况下,设定为“0”,在该节点作为SMP服务器的服务器模块动作的情况下,设定为“1”。在开头节点#1603中,在该节点作为SMP服务器的服务器模块动作的情况下,设定包含该节点的SMP结构的最小的节点序号。在该节点作为刀锋服务器动作的情况下,设定该节点的节点序号。在SMP节点数量1604中,设定包含该节点的SMP结构的节点数量。在存储器地址区域1605中,设定搭载于该节点上的存储器的系统地址区域。
说明对应于上述系统构成信息的设定的时钟切换控制。
图16(1)的构成信息是对应于图14的服务器装置(2节点SMP结构×1、1节点刀锋结构×2)的系统构成信息,节点#0与节点#1的动作模式信息为‘1’(SMP),所以节点#0与节点#1的模块管理部(固件)25对时钟分配器27指示选择来自安装于背板13上的基准时钟分配单元14的基准时钟。
节点#2与节点#3的动作模式信息为‘0’(刀锋),所以节点#2与节点#3的模块管理部25对时钟分配器27指示选择来自装载于自节点上的基准时钟发生器26的基准时钟。
图16(2)的构成信息是对应于图15的服务器装置(2节点SMP结构×2)的系统构成信息,节点#0与节点#1的动作模式信息为‘1’(SMP),SMP节点数量信息为‘2’,所以由节点#0与节点#1两个来构成SMP服务器A1500。
节点#0的模块管理部25由于节点#0的开头节点#信息为‘0’(刀锋部分),所以对时钟分配器29指示选择从自节点的时钟分配器30分配的时钟(S22)。
节点#1的模块管理部25由于节点#1的开头节点#信息为‘0’(刀锋),所以对时钟分配器29指示选择从节点#0分配的时钟(S23)。
节点#2与节点#3的动作模式信息为‘1’(SMP),SMP节点数量信息为‘2’,所以由节点#2与节点#3两个来构成SMP服务器B1501。
节点#2的模块管理部25由于节点#2的开头节点#信息为‘2’,所以对时钟分配器29指示选择从自节点的时钟分配器30分配的时钟(S22)。
节点#3的模块管理部25由于节点#3的开头节点#信息为‘2’,所以对时钟分配器29指示选择从节点#2分配的时钟(S23)。
下面,说明对应于上述系统构成信息的设定的系统构成的切换控制。
图16(1)的构成信息是对应于图14的服务器装置(2节点SMP结构×1、1节点刀锋结构×2)的系统构成信息,节点#0与节点#1的动作模式信息为‘1’(SMP),SMP节点数量信息为‘2’,所以由节点#0与节点#1两个构成SMP。
此时,节点#0的模块管理部(固件)25对节点控制器20指示仅与节点#1的SMP结合接口有效,与其它节点的SMP结合接口无效。节点#0的节点控制器20电气切断指示为无效的SMP结合接口S20。另外,节点#0的模块管理部25由于存储器地址区域信息变为‘0~2G’,所以对节点控制器20指示在系统存储器地址区域‘0~2G’动作。
之后,节点#1的模块管理部25对节点控制器20指示仅与节点#0的SMP结合接口有效,与其它节点的SMP结合接口无效。节点#1的节点控制器20电气切断指示为无效的SMP结合接口S20。另外,节点#1的模块管理部25由于存储器地址区域信息变为‘2~4G’,所以对节点控制器20指示在系统存储器地址区域‘2~4G’动作。
由于节点#2的动作模式信息为‘0’(刀锋),所以节点#2的模块管理部25对节点控制器20指示与其它节点的SMP结合接口全部无效。节点#2的节点控制器20电气切断指示为无效的全部SMP结合接口S20。另外,节点#2的模块管理部25由于存储器地址区域信息变为‘0~2G’,所以对节点控制器20指示在系统存储器地址区域‘0~2G’动作。
由于节点#3的动作模式信息为‘0’(刀锋),所以节点#3的模块管理部25对节点控制器20指示与其它节点的SMP结合接口全部无效。节点#3的节点控制器20电气切断指示为无效的全部SMP结合接口S20。另外,节点#3的模块管理部25由于存储器地址区域信息变为‘0~2G’,所以对节点控制器20指示在系统存储器地址区域‘0~2G’动作。
图16(3)的构成信息是4节点分别作为刀锋服务器动作的服务器装置的系统构成信息,图16(4)的构成信息是4节点SMP结构的服务器装置的系统构成信息。各节点的模块管理部(固件)根据设定的各个构成信息,执行时钟和系统构成的切换控制,但控制内容与上述内容一样,所以省略细节。

Claims (18)

1.一种服务器装置,由多个节点和管理装置整体的管理单元构成,其特征在于:
各节点具备切换该节点的动作模式的模块管理部,该模块管理部根据从所述管理单元传递的构成信息,切换各节点单独动作或与其它节点协调动作。
2.根据权利要求1所述的服务器装置,其特征在于:
所述各节点具备与其它节点SMP结合用的单元,所述模块管理部根据从所述管理单元传递的构成信息,切换各节点作为刀锋服务器单独动作或作为SMP服务器的构成模块来动作。
3.根据权利要求2所述的服务器装置,其特征在于:
利用从所述管理单元传递的构成信息的设定,可使同一装置内的刀锋服务器与SMP服务器共存。
4.一种由多个节点构成的SMP构造的服务器装置,其特征在于:
具备背板,该背板搭载所述多个节点并将各节点间相互连接;各节点具备节点控制器,该节点控制器在与包含自节点的全部节点之间进行业务处理的发送与接收,该节点控制器执行业务处理的排序。
5.根据权利要求4所述的服务器装置,其特征在于:
所述背板具有以等长连接各节点间的布线,各节点控制器具有向其它节点控制器和自节点控制器传输业务处理的路径,将包含自节点间的全部节点间的传输循环数量设为相同循环数量。
6.根据权利要求5所述的服务器装置,其特征在于:
具有在各节点内的自节点间传输路径中调整传输循环数量的单元。
7.根据权利要求4所述的服务器装置,其特征在于:
所述背板具有以等长连接各节点间的布线,各节点内的自节点间传输路径具有长度与所述背板内的各节点间的布线长度相同的布线长度。
8.根据权利要求7所述的服务器装置,其特征在于:
在各节点的节点控制器内设置所述各节点内的自节点间传输路径。
9.根据权利要求4所述的服务器装置,其特征在于:
所述背板具有以等长连接包含自节点间的全部节点间的布线。
10.根据权利要求4所述的服务器装置,其特征在于:
在各节点控制器中具备调整在其它节点间和自节点间的业务处理响应时间的单元。
11.一种服务器构成方式,其特征在于:
在多节点多处理器的服务器装置中,各节点具备在与包含自节点的全部节点之间进行业务处理的发送与接收的节点控制器,通过由各节点的节点控制器执行所述业务处理的排序,不使用纵横开关地连接节点间,可任由多节点SMP服务器或单独的刀锋服务器之一或双方的构成来构筑服务器装置。
12.一种服务器装置,由多个节点、管理装置整体的管理单元、和对该多个节点分配外部基准时钟的基准时钟分配单元构成,其特征在于:
各节点具备:产生内部基准时钟的基准时钟发生器;时钟分配器,其切换从该基准时钟发生器产生的内部基准时钟和从所述基准时钟分配单元分配的外部基准时钟,向该节点内分配任一基准时钟;模块管理部,其根据从所述管理单元传递的构成信息,向所述时钟分配器指示分配到该节点内的基准时钟的切换。
13.根据权利要求12所述的服务器装置,其特征在于:
所述各节点具备与其它节点SMP结合用的单元,通过将所述内部基准时钟用作利用来自所述模块管理部的指示来分配给该节点内的基准时钟,使该节点作为刀锋服务器来单独动作,或通过将所述外部基准时钟用作利用来自所述模块管理部的指示来分配给该节点内的基准时钟,使该节点作为SMP服务器的构成模块来动作。
14.根据权利要求13所述的服务器装置,其特征在于:
通过从所述管理单元传递的构成信息的设定,可使同一装置内的刀锋服务器与SMP服务器共存。
15.一种服务器装置,由多个节点、管理装置整体的管理单元、以及搭载所述多个节点与所述管理单元并可相互传递信号的背板构成,其特征在于:
各节点具备输出基准时钟的基准时钟发生器;第1时钟分配器,其当输入从该基准时钟发生器输出的基准时钟信号、输出到自节点的第2时钟分配器时,经由所述背板,输出到自节点和其它节点的第2时钟分配器;所述第2时钟分配器,其从该自节点的第1时钟分配器输出的基准时钟信号和经由所述背板输入的来自自节点和其它节点的基准时钟信号中,选择任一基准时钟信号,分配给该节点内;模块管理部,其根据从所述管理单元传递的构成信息,指示所述第2时钟分配器分配给该节点内的基准时钟的切换。
16.根据权利要求15所述的服务器装置,其特征在于:
所述各节点具备与其它节点SMP结合用的单元,通过选择来自该节点内的第1时钟分配器的基准时钟,作为利用来自所述模块管理部的指示分配给该节点内的基准时钟,使该节点作为刀锋服务器来单独动作,或通过从经由所述背板输入的来自自节点和其它节点的基准时钟信号中选择任一基准时钟信号,作为利用来自所述模块管理部的指示来分配给该节点内的基准时钟,使该节点作为SMP服务器的构成模块来动作。
17.根据权利要求16所述的服务器装置,其特征在于:
通过从所述管理单元传递的构成信息的设定,可使同一装置内的刀锋服务器与SMP服务器共存。
18.根据权利要求17所述的服务器装置,其特征在于:
通过在所述背板中搭载从所述基准时钟发生器输出的基准时钟的频率与其它节点的基准时钟频率不同的节点,使不同种类的刀锋服务器或SMP服务器共存于同一装置内。
CN 200510103402 2004-12-09 2005-09-15 多节点服务器装置 Expired - Fee Related CN1786936B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2004-356157 2004-12-09
JP2004356157 2004-12-09
JP2004356157 2004-12-09
JP2005130746 2005-04-28
JP2005130746A JP4484757B2 (ja) 2004-12-09 2005-04-28 情報処理装置
JP2005-130746 2005-04-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101358954A Division CN101526935A (zh) 2004-12-09 2005-09-15 多节点服务器装置

Publications (2)

Publication Number Publication Date
CN1786936A true CN1786936A (zh) 2006-06-14
CN1786936B CN1786936B (zh) 2010-12-01

Family

ID=36784404

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2008101358954A Pending CN101526935A (zh) 2004-12-09 2005-09-15 多节点服务器装置
CN 200510103402 Expired - Fee Related CN1786936B (zh) 2004-12-09 2005-09-15 多节点服务器装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2008101358954A Pending CN101526935A (zh) 2004-12-09 2005-09-15 多节点服务器装置

Country Status (2)

Country Link
JP (1) JP5050028B2 (zh)
CN (2) CN101526935A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009033342A1 (fr) * 2007-09-14 2009-03-19 Zte Corporation Procédé et système de synchronisation d'horloge pour l'architecture de calcul de télécommunication avancée
CN102195797A (zh) * 2010-03-05 2011-09-21 广达电脑股份有限公司 计算机管理方法
WO2017063447A1 (zh) * 2015-10-15 2017-04-20 华为技术有限公司 一种计算装置、节点设备和服务器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5115075B2 (ja) * 2007-07-25 2013-01-09 富士通株式会社 転送装置、転送装置を有する情報処理装置及び制御方法
JP2012053504A (ja) 2010-08-31 2012-03-15 Hitachi Ltd ブレード型サーバ装置
EP2804090A4 (en) * 2012-01-13 2015-08-19 Hitachi Ltd INFORMATION PROCESSING SYSTEM
US9910789B2 (en) 2012-11-12 2018-03-06 International Business Machines Corporation Electrical and optical memory access
JP6030998B2 (ja) * 2013-06-05 2016-11-24 株式会社日立製作所 情報処理システム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0334496A3 (en) * 1988-03-16 1991-09-18 Crosfield Electronics Limited High data bandwidth synchronous interconnect bus structure protocol
JPH01251250A (ja) * 1988-03-31 1989-10-06 Mitsubishi Electric Corp 共有キャッシュメモリ
JPH0215357A (ja) * 1988-07-04 1990-01-19 Hitachi Ltd データ処理装置
JP2626698B2 (ja) * 1989-06-15 1997-07-02 株式会社 グラフィコ 放射型・パラレル・システムバス
JP2546048B2 (ja) * 1990-08-31 1996-10-23 富士通株式会社 クロック分配方式
JPH05341872A (ja) * 1992-06-05 1993-12-24 Mitsubishi Electric Corp データ処理装置
JPH06334369A (ja) * 1993-05-27 1994-12-02 Toshiba Corp バックパネルモジュールのクロック信号等長配線方式
JPH0997123A (ja) * 1995-09-28 1997-04-08 Toshiba Corp クロック信号分配装置
JPH09128095A (ja) * 1995-10-31 1997-05-16 Toshiba Corp クロック信号分配装置
JPH10269169A (ja) * 1997-03-27 1998-10-09 Toshiba Corp コンピュータシステムおよびバストランザクション制御方法
JPH11234318A (ja) * 1998-02-10 1999-08-27 Fujitsu Ltd クロック再生装置
JP2001256179A (ja) * 2000-03-14 2001-09-21 Sharp Corp プロセッサシステム
JP4397109B2 (ja) * 2000-08-14 2010-01-13 富士通株式会社 情報処理装置及びクロスバーボードユニット・バックパネル組立体の製造方法
JP3632635B2 (ja) * 2001-07-18 2005-03-23 日本電気株式会社 マルチスレッド実行方法及び並列プロセッサシステム
US20040022022A1 (en) * 2002-08-02 2004-02-05 Voge Brendan A. Modular system customized by system backplane
US7117388B2 (en) * 2003-04-28 2006-10-03 International Business Machines Corporation Dynamic, Non-invasive detection of hot-pluggable problem components and re-active re-allocation of system resources from problem components

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009033342A1 (fr) * 2007-09-14 2009-03-19 Zte Corporation Procédé et système de synchronisation d'horloge pour l'architecture de calcul de télécommunication avancée
CN101119171B (zh) * 2007-09-14 2011-04-06 中兴通讯股份有限公司 一种先进电信计算机体系的时钟同步系统及方法
CN102195797A (zh) * 2010-03-05 2011-09-21 广达电脑股份有限公司 计算机管理方法
CN102195797B (zh) * 2010-03-05 2014-10-01 广达电脑股份有限公司 计算机管理方法
WO2017063447A1 (zh) * 2015-10-15 2017-04-20 华为技术有限公司 一种计算装置、节点设备和服务器
CN106603355A (zh) * 2015-10-15 2017-04-26 华为技术有限公司 一种计算装置、节点设备和服务器
US10366006B2 (en) 2015-10-15 2019-07-30 Huawei Technologies Co., Ltd. Computing apparatus, node device, and server
CN106603355B (zh) * 2015-10-15 2019-10-18 华为技术有限公司 一种计算装置、节点设备和服务器

Also Published As

Publication number Publication date
JP2010009628A (ja) 2010-01-14
CN1786936B (zh) 2010-12-01
JP5050028B2 (ja) 2012-10-17
CN101526935A (zh) 2009-09-09

Similar Documents

Publication Publication Date Title
CN1786936A (zh) 多节点服务器装置
US8700779B2 (en) Multi node server system with plane interconnects the individual nodes equidistantly
Ma et al. Kernel assisted collective intra-node mpi communication among multi-core and many-core cpus
US9104586B2 (en) Address space management while switching optically-connected memory
US4833468A (en) Layered network
CN100430907C (zh) 用于减小高速缓存架构中的延迟和窥探代价的方法
US20090006808A1 (en) Ultrascalable petaflop parallel supercomputer
CN100562850C (zh) 多处理器负载分配调整方法
CN104106061B (zh) 多处理器数据处理系统以及其中的方法、高速缓存存储器和处理单元
EP1615138A2 (en) Multiprocessor chip having bidirectional ring interconnect
CN1493036A (zh) 全局中断和障碍网络
JP2021157771A (ja) ネットワークオンチップによるデータ処理方法及び装置
US20080270653A1 (en) Intelligent resource management in multiprocessor computer systems
US20210075745A1 (en) Methods and apparatus for improved polling efficiency in network interface fabrics
US9904577B2 (en) Hybrid heterogeneous host system, resource configuration method and task scheduling method
Zhang et al. Smarth: Enabling multi-pipeline data transfer in hdfs
US20200174843A1 (en) Inter-host communication without data copy in disaggregated systems
WO2013097394A1 (zh) 一种多处理器共享存储方法及系统
Xu et al. Rethink the storage of virtual machine images in clouds
CN1664784A (zh) 大规模并行计算机系统分组并行启动方法
CN104750614B (zh) 用于管理存储器的方法和装置
Lin et al. A distributed resource management mechanism for a partitionable multiprocessor system
Malakar et al. Hierarchical read–write optimizations for scientific applications with multi-variable structured datasets
Sharafi et al. Adaptive Dynamic Data Placement Algorithm for Hadoop in Heterogeneous Environments
US7814301B2 (en) Clock architecture for multi-processor systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Hitachi, Ltd.

Patentee after: HITACHI INFORMATION & TELECOMMUNICATION ENGINEERING, LTD.

Address before: Tokyo, Japan

Patentee before: Hitachi, Ltd.

Patentee before: Hitachi Information & Communication Engineering, Ltd.

Address after: Tokyo, Japan

Patentee after: Hitachi, Ltd.

Patentee after: Hitachi Information & Communication Engineering, Ltd.

Address before: Tokyo, Japan

Patentee before: Hitachi, Ltd.

Patentee before: Hitachi Inf & Comm Eng Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101201

Termination date: 20180915