CN1756081B - 振荡频率控制电路 - Google Patents

振荡频率控制电路 Download PDF

Info

Publication number
CN1756081B
CN1756081B CN200510106820XA CN200510106820A CN1756081B CN 1756081 B CN1756081 B CN 1756081B CN 200510106820X A CN200510106820X A CN 200510106820XA CN 200510106820 A CN200510106820 A CN 200510106820A CN 1756081 B CN1756081 B CN 1756081B
Authority
CN
China
Prior art keywords
circuit
frequency
voltage
control
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200510106820XA
Other languages
English (en)
Other versions
CN1756081A (zh
Inventor
土井觉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1756081A publication Critical patent/CN1756081A/zh
Application granted granted Critical
Publication of CN1756081B publication Critical patent/CN1756081B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

本发明提供一种小型、设计或调整容易的振荡频率控制电路，其中包括：频率计数器，其对从生成所输入的模拟控制电压对应的频率的振荡信号的振荡电路输出的、振荡信号的频率进行计数；多个D/A变换器，其根据所输入的数字值，生成上述模拟控制电压；数字值生成电路，其生成对应于所输入的控制信号的数字值；和运算电路，其将由频率计数器计数的频率与基准频率进行比较，并根据比较结果，生成输入到上述数字值生成电路的控制信号。

Description

振荡频率控制电路 
技术领域
本发明涉及适用于收音机的局部振荡器等的振荡频率控制电路。 
背景技术
作为适用于收音机的局部振荡电路等、用于获得稳定的振荡频率的电路，PLL电路是公知的。PLL电路构成为包括：VCO(电压控制振荡电路：Voltage Controlled Oscillator)、数字设定分频比N的程序计数器、产生成为基准的频率(以下称为基准频率)的基准频率产生电路、相位比较器、环路滤波器(以下称为LPF)。从VCO输出的振荡信号由程序计数器分频为1/N。在相位比较器中，对从程序计数器输出的分频信号与从基准频率发生电路输出的基准信号进行比较，相位比较器输出对应于比较结果的脉冲。来自相位比较器的输出脉冲由LPF积分，由此生成的直流控制电压作为VCO的输入电压反馈。通过这样的反馈控制，可得到稳定的频率振荡信号。而且，若控制分频比N，则可得到所希望频率的振荡信号。作为这种构成的PLL电路，例如在专利文献1中公开。 
〖专利文献1〗 
特开平10-176084号公报 
然而，上述PLL电路中的LPF，一般采用相对可编程计数器或控制分频比N的微机芯片在外部安装的电容器或电阻等元件来构成。为此，难以小型化，尤其是在安装于无线电波时钟等设备中的情况下成为问题。此外，外部元件的存在使制造工艺复杂化，同时引起制造成本增大。另外，在PLL电路中，在无线电波时钟的时刻信息接收电路这样的适用于低频信号产生的情况下，产生缩短到频率闭锁的时间存在界限，接收待机时间增加或电池寿命缩短化等问题。此外，环路滤波器的积分常数较大左右PLL电路的切换速度或可闭锁的频率范围、耐不稳定性等，环路滤波器还要考虑与 VCO等其它构成之间的关系，要求慎重的设计或调整，易使制造工艺复杂。 
发明内容
本发明鉴于这样的背景，其目的在于提供一种小型、设计或调整容易的振荡频率控制电路。 
用于达到上述目的的本发明中的主要发明是一种振荡频率控制电路其中包括：频率计数器，其对振荡信号的频率进行计数，并输出计数值；数字值生成电路，其根据所输入的控制信号，生成数字值；运算电路，其接收所述计数值，将由所述频率计数器计数的频率与基准频率进行比较，根据比较结果，生成输入到所述数字值生成电路的所述控制信号；多个D/A变换器，根据输入的所述数字值，生成模拟控制电压；多个电压/电流变换电路，分别对应于各D/A变换器而设置；和电流控制振荡电路，其生成所述振荡信号，该振荡信号的频率是与通过合成由各电压/电流变换电路分别输出的电流而得到的值相对应的频率，与各电压/电流变换电路输入的模拟控制电压的变化相对的输出电流的变化，在所述各电压/电流变换电路中不同。 
本发明的振荡频率控制电路，根据频率计数器的计数值和基准频率的比较结果，生成被输入到振荡电路的模拟控制电压。因此，不会如现有的PLL电路那样需要环路滤波器(LPF)，可小型化，还可装入手表等小型装置中。另外，由于不需要外部元件，故可降低制造成本。而且，由于不使用环路滤波器，故也易于设计或调整。 
根据本发明，可提供小型、易于设计或调整的振荡频率控制电路。 
附图说明
图1是表示作为本发明一实施方式说明的振荡频率控制电路1的构成的图。 
图2是表示作为本发明一实施方式说明的VCO11的内部构成的图。 
图3是表示作为本发明一实施方式说明的振荡频率控制电路1动作例的图。 
图中：11-VCO，12-D/A变换器，13-放大电路，14-频率计数器，15-运算电路，16-增减计数器，111-V/I变换电路，113-电流控制振荡电路，161-CPU，162-存储器。 
具体实施方式
以下，参照附图，对本发明的一实施方式进行说明。图1中示出了作为本发明一实施方式说明的振荡频率控制电路1的构成。振荡频率控制电路1构成为包括：VCO(电压控制振荡电路：Voltage Controlled Oscillator)11、3个D/A变换器12(1)～12(3)、放大电路13、频率计数器14、运算电路15、以及增减计数器16(1)～16(3)。 
VCO11生成对应于所输入电压的频率的振荡信号。VCO11生成并输出与从各个D/A变换器12(1)～12(3)(在图1中标记为DAC 1～3)输出的电压相对应的振荡信号。从VCO11输出的发送信号(VCO输出)备供给到收音机的频率混合电路等利用该振荡信号的电路中。从VCO11输出的振荡信号的一部分，在放大电路13中放大后，提供给频率计数器14。频率计数器14对从VCO11输出的振荡信号的频率进行计数，并将其值提供给运算电路15。 
运算电路15构成为包括CPU161及ROM·RAM等存储器162。运算电路15生成用于控制从增减计数器16(1)～16(3)输出的数字值的控制信号，将生成的控制信号输出到增减计数器16(1)～16(3)。增减计数器16(1)～16(3)根据从运算电路15输出的控制信号生成数字值，并将生成的数字值输出到各自连接的D/A变换器12(1)～12(3)。运算电路15的功能通过CPU161执行存储在存储器162中的程序来实现。而且，增减计数器16(1)～16(3)的功能也可由运算电路15来实现。 
运算电路15对由频率计数器14提供的频率f1和存储在存储器162中的频率f2(基准频率)进行比较，根据其比较结果，通过生成上述控制信号，从而控制从增减计数器16(1)～16(3)输出的数字值，由此使从VCO11输出的振荡信号的频率稳定。例如，在f1＜f2时，运算电路15控制从增减计数器16(1)～16(3)输出的数字值，以便从VCO11输出的振荡信号频率变高。此外，在f1＞f2时，运算电路15控制从增减计数器16(1)～16(3)输出的数字值，以使从VCO11输出的振荡信号频率变低。在f1＝f2时，运算电路15不输出上述控制信号，此时，从增减计数器16(1)～16(3)输出的数字值保持恒定。而且，在进行规定次数成为f1＝f2的比较时，也可进行控制，以便增加进行比较的时间间隔。由此， 通过减少比较处理的次数，可以抑制振荡频率控制电路1的耗电。 
下面，对根据从增减计数器16(1)～16(3)输出的数字值，控制从VCO11输出的振荡信号的频率的结构进行说明。在图2中示出了VCO11的内部构成。VCO11包括：对应D/A变换器12(1)～12(3)每一个而设置的电压电流变换电路(以下称为V/I变换电路111(1)～111(3))；输出对从每一个V/I变换电路111(1)～111(3)输出的电流I1～I3进行过合成的合成电流I的电流合成电路112；生成从电流合成电路112输出的合成电流I相对应的频率的振荡信号的电流控制振荡电路113。而且，在电流控制振荡电路中，除采用多谐振荡器构成的电路外，还有在特开2004-104655号公报中公开的电路等。 
D/A变换器12(1)～12(3)对于任一相同数字值的输入，输出相同大小的模拟电压。V/I变换电路111(1)～111(3)，相对各个输入电压变化的输出电流的变化(斜率)不同。各V/I变换电路111(1)～111(3)的斜率的大小关系为：V/I变换电路111(1)＞V/I变换电路111(2)＞V/I变换电路111(3)。由D/A变换器12(1)～12(3)提供的输入电压是不连续的值，对应于此而决定的V/I变换电路111(1)～111(3)的各个输出电流也是不连续的值。电流合成电路112如此合成从斜率不同的3个V/I变换电路111(1)～111(3)每一个输出的电流I1～I3，将其合成电流I＝I1+I2+I3输出到电流控制振荡电路113。 
在此，用于从电流控制振荡电路113输出所希望频率的振荡信号的合成电流I是通过：V/I变换电路111(1)在I＞I1的范围内输出最接近合成电流I的电流I1、V/I变换电路111(2)在I-I1＞I2的范围内输出最接近I-I1的电流I2、V/I变换电路111(3)在I-I1-I2＞I3的范围内输出最接近的电流I3而得到的。即，运算电路15控制增减计数器16(1)～16(3)，以便各V/I变换电路111(1)～111(3)输出这样的电流。增减计数器16(1)～16(3)将对应于上述控制的数字值，向各自连接的D/A变换器12(1)～12(3)输出。 
而且，在V/I变换电路111(1)和V/I变换电路111(2)之间的关系中，从V/I变换电路111(2)输出的电流变域设定为：比V/I变换电路111(1)的输出电流的、从增减计数器16(1)输出的数字值的最小变化量相 对的变化量还要大。这样，即使在例如因元件的离散性或温度变化、噪声、驱动电压的变动等的影响下，V/I变换电路111(1)不能生成特定大小的电流的情况下，也可由V/I变换电路111(2)生成所需大小的电流。而且，这样可稳定生成所需频率的振荡信号。另外，这样的设定即使在V/I变换电路111(2)和V/I变换电路111(3)之间的关系中也是相同的。 
图3是VCO11在输出30kHz～100kHz的70kHz范围的频率振荡信号时的本实施方式振荡频率控制电路1的动作例。在同图所示的例子中，使输入到D/A变换器12(1)的数字值可变，选择30kHz～100kHz范围的频率。此外，使输入到D/A变换器12(2)的数字值可变，选择0kHz～3.9kHz范围的频率。另外，使输入到D/A变换器12(3)的数字值可变，选择0kHz～200kHz范围的频率。 
在图3所示的例子中，若输入到D/A变换器12(1)的数字值变化1位，则VCO11输出的振荡信号的频率变化1.67kHz。而且，若输入到D/A变换器12(2)的数字值变化1位，则VCO11输出的振荡信号的频率变化93kHz。若输入到D/A变换器12(3)的数字值变化1位，则VCO11输出的振荡信号的频率变化2.3kHz。 
另外，在图3所示的例子中，通过调节V/I变换电路111(1)和V/I变换电路111(2)的斜率，从而设定为：由D/A变换器12(2)选择的频率变域(3.9kHz)成为比使输入到D/A变换器12(1)的数字值变化1位时的振荡信号的频率变化量(1.67kHz)还大的值。此外，通过调节V/I变换电路111(2)和V/I变换电路111(3)的斜率，从而设定为：由D/A变换器12(3)选择的频率变域(200kHz)成为比使输入到D/A变换器12(1)的数字值变化1位时的振荡信号的频率变化量(93kHz)还大的值。这样，本实施方式的振荡频率控制电路1不受元件的离散性或温度变化、噪声、驱动电压的变动等影响，可稳定生成所需的频率振荡信号。 
如以上所说明的，本实施方式的振荡频率控制电路1，根据频率计数器14的计数值f1和基准频率f2之间的比较结果，生成输入到VCO11的模拟控制电压。因此，不像现有的PLL电路那样需要环路滤波器(LPF)，可小型化，还可组入手表等小型装置中。另外，不需要外部元件，可降低制造成本。此外，由于不采用环路滤波器，故也易于设计或调整。 
但是，以上说明的振荡频率控制电路1，采用多个D/A变换器12(1)～12(3)，构成根据数字值生成决定振荡信号频率的模拟控制电压的D/A变换器。在此，如果仅用电阻梯型的单体D/A变换器构成对多位进行模拟变换的电路，则开关或电阻元件的数量庞大(例如，在以所需精度±2kHz，使70kHz范围的频率振荡时，需要构成14位(由70000/2n＝4求的n)的D/A变换器)，存在安装面积增大或成本增加的问题。而且，在用电阻梯型电路构成的情况下，分辨率过小(例如，在驱动电压为1V的14位D/A变换器时，分辨率为1V/214＝61μV)，易受因电源电压变动的影响或者电阻元件的电阻值的制造离散性、噪声等的影响，还存在振荡信号的频率易变得不稳定这一问题。 
但是，如本实施方式，在用多个D/A变换器12(1)～12(3)构成D/A变换器时，1个D/A变换器所要求的位数少即可，作为实现D/A变换器的电路，可采用R-2R型电路。因此，开关数或电阻元件等元件数少即可，可减小安装面积。而且，用R-2R型电路构成的D/A变换器与电阻梯型电路的情况相比，分辨率小(例如，用驱动电压为1V的3个7位的D/A变换器构成14位D/A变换器时，分辨率为1V/27＝7.8mV)，本实施方式的振荡频率控制电路1不易受因电源电压变动的影响或者电阻元件的电阻值的制造离散性、噪声等影响，频率稳定性也好。 
以上实施方式的说明，是为了便于理解本发明，而并非限定本发明。本发明在不脱离其内涵的情况下，当然可以进行变更、改进，同时在本发明中还包含其等价物。例如，上述实施方式的振荡频率控制电路1是采用3个D/A变换器和3个V/I变换电路的构成，但D/A变换器和V/I变换电路数不限定于此。 

Claims (2)

1.一种振荡频率控制电路，其特征在于，包括：
频率计数器，其对振荡信号的频率进行计数，并输出计数值；
数字值生成电路，其根据所输入的控制信号，生成数字值；
运算电路，其接收所述计数值，将由所述频率计数器计数的频率与基准频率进行比较，根据比较结果，生成输入到所述数字值生成电路的所述控制信号；
多个D/A变换器，根据输入的所述数字值，生成模拟控制电压；
多个电压/电流变换电路，分别对应于各D/A变换器而设置；和
电流控制振荡电路，其生成所述振荡信号，该振荡信号的频率是与通过合成由各电压/电流变换电路分别输出的电流而得到的值相对应的频率，
与各电压/电流变换电路输入的模拟控制电压的变化相对的输出电流的变化，在各电压/电流变换电路中不同。
2.根据权利要求1所述的振荡频率控制电路，其特征在于，
所述数字值生成电路是增减计数器。
3根据权利要求2所述的振荡频率控制电路，其特征在于，
从所述电压/电流变换电路输出的电流的变域设定为：比与从其他所述电压/电流变换电路输出的电流的所述数字值的最小变化量相对的变化量还要大。
CN200510106820XA 2004-10-01 2005-09-23 振荡频率控制电路 Expired - Fee Related CN1756081B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004-290011 2004-10-01
JP2004290011A JP4434906B2 (ja) 2004-10-01 2004-10-01 発振周波数制御回路
JP2004290011 2004-10-01

Publications (2)

Publication Number Publication Date
CN1756081A CN1756081A (zh) 2006-04-05
CN1756081B true CN1756081B (zh) 2010-12-08

Family

ID=36124952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510106820XA Expired - Fee Related CN1756081B (zh) 2004-10-01 2005-09-23 振荡频率控制电路

Country Status (5)

Country Link
US (1) US7310022B2 (zh)
JP (1) JP4434906B2 (zh)
KR (1) KR100714351B1 (zh)
CN (1) CN1756081B (zh)
TW (1) TWI310268B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070266263A1 (en) * 2006-05-11 2007-11-15 Silicon Integrated Systems Corp. Speed adjustment system and method for performing the same
EP2052266B1 (en) 2006-08-08 2018-02-28 Nxp B.V. Device and method for measuring the frequency of a signal coded modulated carrier signal
KR100868734B1 (ko) * 2006-12-15 2008-11-13 신코엠 주식회사 발진주파수를 가변시킬 수 있는 발진기
US7917799B2 (en) * 2007-04-12 2011-03-29 International Business Machines Corporation Method and system for digital frequency clocking in processor cores
JP5194663B2 (ja) * 2007-09-13 2013-05-08 株式会社リコー 半導体装置
US20090085678A1 (en) * 2007-09-28 2009-04-02 Ahmadreza Rofougaran Method and system for signal generation via a digitally controlled oscillator
US7945804B2 (en) * 2007-10-17 2011-05-17 International Business Machines Corporation Methods and systems for digitally controlled multi-frequency clocking of multi-core processors
DE102010061041A1 (de) 2010-12-06 2012-06-06 Hella Kgaa Hueck & Co. Vorrichtung mit einem spannungsgesteuerten Oszillator und Mitteln zur Eigenkalibrierung
DE102012100427A1 (de) * 2012-01-19 2013-07-25 Hella Kgaa Hueck & Co. Vorrichtung mit einem spannungsgesteuerten Oszillator und einer Schaltungsanordnung zum Ansteuern des Oszillators
WO2014013289A1 (en) * 2012-07-20 2014-01-23 Freescale Semiconductor, Inc. Calibration arrangement for frequency synthesizers
CN104702364B (zh) * 2013-12-10 2017-12-22 华为技术有限公司 时钟频率调整方法及装置
KR102211727B1 (ko) * 2014-01-20 2021-02-03 삼성전자주식회사 디지털 위상 고정 루프, 디지털 위상 고정 루프를 제어하는 방법 및 디지털 위상 고정 루프를 이용한 초저전력 송수신기
US10291389B1 (en) * 2018-03-16 2019-05-14 Stmicroelectronics International N.V. Two-point modulator with matching gain calibration
CN112782474A (zh) * 2021-01-19 2021-05-11 国硅集成电路技术(无锡)有限公司 频率检测电路及频率检测方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757238A (en) * 1996-08-19 1998-05-26 International Business Machines Corporation Fast locking variable frequency phase-locked loop

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE384956B (sv) 1975-06-17 1976-05-24 Ericsson Telefon Ab L M Anordning for frekvensreglering av en oscillatorkrets
US5495207A (en) 1994-08-31 1996-02-27 International Business Machines Corporation Differential current controlled oscillator with variable load
KR100380580B1 (ko) * 1995-08-26 2003-07-10 페어차일드코리아반도체 주식회사 에이엠밴드패스필터를이용한에프엠스테레오복조기
JPH10276084A (ja) 1997-03-28 1998-10-13 Sanyo Electric Co Ltd Ｐｌｌシンセサイザ集積回路
KR19990008563A (ko) * 1997-07-02 1999-02-05 문정환 복수의 vcd를 갖는 아날로그 pll회로
JP3592269B2 (ja) * 2001-07-19 2004-11-24 埼玉日本電気株式会社 位相同期回路
JP3838180B2 (ja) * 2002-09-12 2006-10-25 富士通株式会社 クロック生成回路及びクロック生成方法
DE10262079A1 (de) * 2002-12-23 2004-11-18 Infineon Technologies Ag Verfahren und Vorrichtung zum Extrahieren einer einem Datenstrom zugrundeliegenden Taktfrequenz
DE10260713B4 (de) * 2002-12-23 2005-05-04 Infineon Technologies Ag Digital steuerbarer Oszillator
JP2005049970A (ja) * 2003-07-30 2005-02-24 Renesas Technology Corp 半導体集積回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757238A (en) * 1996-08-19 1998-05-26 International Business Machines Corporation Fast locking variable frequency phase-locked loop

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP平3-109434U 1991.11.11
JP特开2003-152534A 2003.05.23

Also Published As

Publication number Publication date
TWI310268B (en) 2009-05-21
KR100714351B1 (ko) 2007-05-04
US20060071720A1 (en) 2006-04-06
KR20060051906A (ko) 2006-05-19
JP4434906B2 (ja) 2010-03-17
TW200614674A (en) 2006-05-01
JP2006108861A (ja) 2006-04-20
US7310022B2 (en) 2007-12-18
CN1756081A (zh) 2006-04-05

Similar Documents

Publication Publication Date Title
CN1756081B (zh) 振荡频率控制电路
US9935640B1 (en) Gain calibration for direct modulation synthesizer using a look-up table searched by a reduced count from an overflow counter
JP6494888B2 (ja) Ｐｌｌ回路
CN101277110A (zh) 时钟产生器、时钟信号产生方法及其小数锁相环
US10164529B2 (en) Spread spectrum clock generator and method
US20060176932A1 (en) Spread spectrum clock generation circuit and a method of controlling thereof
US8988122B2 (en) Apparatus and method for performing spread-spectrum clock control
JP4390646B2 (ja) スプレッドスペクトラムクロック生成器及びその変調方法
CN101783680B (zh) 频率综合器及其校准方法
EP1359670B1 (en) Analog implementation of spread spectrum frequency modulation in a programmable phase locked loop (PLL) system
JP4141247B2 (ja) スペクトラム拡散クロック発生回路
TW200915726A (en) Phase-locked loop and method with frequency calibration
US7391270B2 (en) Phase locked loop and method for phase correction of a frequency controllable oscillator
US20040212410A1 (en) Reduced-size integrated phase-locked loop
JP2006191372A (ja) デュアルループｐｌｌおよび逓倍クロック発生装置
JP4861714B2 (ja) スペクトラム拡散クロック発生回路
JP2006324750A (ja) クロック生成回路
CN104660252B (zh) 一种具有相位调节功能的射频信号源
JP4141248B2 (ja) スペクトラム拡散クロック発生回路
JP4623509B2 (ja) シグマデルタ変調装置、これを用いる周波数合成器、及び分数分周周波数合成方法
US10615746B2 (en) Method and apparatus for multi-band voltage-controlled oscillator (VCO) band selection
JP4229749B2 (ja) スペクトラム拡散クロック発生回路
US9800250B2 (en) Digitally controlled oscillator and electronic device including the same
JP4735870B2 (ja) 電圧制御発振器、周波数シンセサイザおよび発振周波数制御方法
JP4392949B2 (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20210923