TWI310268B - Controlling circuit for oscillation frequency - Google Patents

Controlling circuit for oscillation frequency Download PDF

Info

Publication number
TWI310268B
TWI310268B TW094133833A TW94133833A TWI310268B TW I310268 B TWI310268 B TW I310268B TW 094133833 A TW094133833 A TW 094133833A TW 94133833 A TW94133833 A TW 94133833A TW I310268 B TWI310268 B TW I310268B
Authority
TW
Taiwan
Prior art keywords
current
circuit
frequency
voltage
control
Prior art date
Application number
TW094133833A
Other languages
English (en)
Other versions
TW200614674A (en
Inventor
Doi Satoru
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Publication of TW200614674A publication Critical patent/TW200614674A/zh
Application granted granted Critical
Publication of TWI310268B publication Critical patent/TWI310268B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)

Description

1310268 九、發明說明： 【發明所屬之技術領域】 本發明涉及適用於收音機的局部振盛器等的振盈頻率 控制電路。 【先前技術】 作為適用於收音機的局部振盪電路等、用於_得穩定 的振盪頻率的電路’ PLL電路是公知的。ριχ電：構：為 包括：VC〇(電壓控制振蓋電路：V〇ltageC()n_led
Osc胞〇〇、數似定分姐N的程式計數器、產生成為 基準的頻率（以下稱為基準頻率）的基準頻率產生電路、 相位比較器、環路遽波器（以下稱為㈣。從vc〇輸出 15 的振盛信號由程式計數器分頻為讀。在相位比較器中 ==計數錄出的分頻信號無鲜鮮發生電路輸出 =耗唬進行比較，相位比較器輸出對應於比較結果的 ^二來自相位比較器的輸出脈衝由LpF積分，由此生成 梦ς控制電壓作為VCC)的輪人龍反饋。通過這樣的反 =制，可得到穩定的頻率振盪信號。而且，若控制分頻 虹電路，例如在專利文獻虎作為補冓成的 「專利文獻1」 特開平10-176084就公報 計數PLL電路中的LPF，—般採用相對可編程 電阻等%I λΓ刀頻比N的微機晶片在外部安裝的電容器或 電阻專讀來構成。為此，難以小型化，尤其是在安裝於 20 1310268 無線電波時鐘等設備中的情況下成為問題。此外，外部元 件的存在使製造X藝複雜化，同時狀製造成本增大。另 外’在PLL電路中，在無線電波時鐘的時刻f訊接收電路 這樣的適用於低頻信號產生的情況下，產生縮短到頻率閉 鎖的時間存在界限，接收待機時間增加或電池壽命縮短化 相題。此外’環雜波器_分常數較大左右PLL電路 的ΓΪ速度或可閉鎖的頻率範圍、耐不穩定性等，環路濾 波，還要考賴VCO等其他構成之間_係，要求慎重的 設計或調整，易使製造工藝複雜。 【發明内容】 本發明繁於這樣的背景，其目的在於提供一種小型、 设計或調整容易的振盪頻率控制電路。 15 頻率二本發明中的主要發明是-種振盪 的率計數器，其對從生成所輸入 ^類比控制電壓對應的頻率的振盪信 =上侧信號的頻率進行計數;多 = 斤輸入的數位值，生成上述類比控制電壓;數:值； 成電路，其根據所輸入的控制信费， 生 =算:路，其將由上述頻率計數器观的頻率 生I獅結果，生成輸人到上述數位值 值和基準頻率的皮二據頻率計數器的計數 U纟成被輸入到振i電路的類比 20 1310268 控制電壓。因此，不會如現有的PLL電路那樣需要環路濾 波器（LPF) ’可小型化，還可裝入手錶等小型裝置中。另 外，由於不需要外部元件，故可降低製造成本。而且，由 於不使用環路濾波器，故也易於設計或調整。 5 根據本發明，可提供小型、易於設計或調整的振盪頻 率控制電路。 _ 【實施方式】 以下，參照附圖，對本發明的一實施方式進行說明。 1〇第:圖中不出了作為本發明一實施方式說明的振盪頻率控 制電路1的構成。振麵率控制電路丨構成為包括： (電壓控制振盪電路：V〇ltage Controlled 〇sciuat〇r) 11、3 個D/A變換器12 (1)〜12⑴、放大電路13、頻率計數 器14、運算電路15、以及增減計數器16 (1)〜16 (3)。 15 1生成對應於所輸人電壓的頻率的振盪信號。 • VC〇U生成並輸出與從各個D/A變換器Π (3) j在第-圖中標記為DAC1〜3)輸出的電壓相對應的振堡 信號。從vcoii輸出的發送信號（vc〇輸出）備供給到 收音機的頻率混合電路等拥該振盪信號的電路中。從 2〇 vcoii輸出的振盪信號的一部分，在放大電路中放大 tft給頻率計數器14。頻率計數器14對從VC0U輸 出的振盛信號的頻率進行計數，並將其值提供給運算電路 運异電路15構成為包括CPU161及ROM· RAM等記 1310268 憶體162。運算電路15生成用於控制從增減計數器 ()運异電路15的功能通過CPU161執行存儲在 |己憶體⑹中的程式來實現。而且，增減計數器 16(3)的魏也可由運算電路15來實現。 運算電路15對由頻率計數器Η提供的頻率fl和存儲 =己憶體162中的頻率β (基準頻率）進行 = ，從而控制從增Si數 的振盪信號的頻率穩定。例如，在£1<β時 = 15 控制從增減計數器16⑴〜16⑶輸出的數位值電二便 仗VC〇U輸出的振盪信號頻率變高。此外，在f1>f2時， 運异電路15控做增減龍ϋ 16(1)〜16(3)輸出的數 Γ運輪出的_信號頻率變低。在_ 16 rT; ι“不輸出上述控制信號，此時，從增減計數 :指〜齡^⑶輪出的數位值保持恒而且，在進 fl=f2的比較時’也可進行控制，以便增 加進灯比較㈣間間隔。由此，通過減少 可以抑制㈣頻率控制電路i的耗電。题理的人數 下面’對根據從增減計數器16⑴〜 數位值’控制攸VC011輸㈣振盪信號的頻率的結構進行 20 丨268 1 兒明。在筻-園i 1 括：對;S rJT不^出了 VC011的内部構成。VC011包 壓電^^變換益12⑴〜12⑶每一個而設置的電 (3);變，路（以下稱為ν/ί變換電路m⑴〜m 輪出的雷、、:ί!對從母二個V/I變換電路111⑴〜111⑶ 13進行過合成的合成電流 I的電流合成電 的類率㈣^電流合成電路112輸出的合成電流1相對應 控制㈣^錢的電流控制振逢電路113。而S，在電流 在特Η 2_路巾’除制多雜盪11構成的f路外，還有 、=2004-1G4655號公報中公開的電路等。 D/A變換器12 (1)〜12门、非丄士人， 輪人一相同數位值的 率ϋ，相對各個輸入電壓變化的輸出電流的變化（斜 大L二各V/I變換電路111⑴〜111⑺的斜率的 ^關係為：V/I變換電路U1 (i) > V/I變換電路⑴ 變換電路m⑺。由D/A變換器12⑴〜12 ((3)) '、的輸人電壓是不連續的值，對應於此而決定的ν/ι變換 ί==11(3)的各個輸出電流也是不連續的值： 抓口成電路112如此合成從斜率不同的3個v 111⑴〜⑴⑴每-個輸出的電流n〜13 :: 電流1 = 11 + 12 + 13輸出到電流控制振盪電路113。’、° 在此，用於從電流控制振盪電路113輸出所希 的振盪信號的合成電流〗是通過：V/I變換電路m (丨）在 的範圍内輸出最接近合成電流j的電流η、ν/ι變換 電路ill⑺在ϊ—11>12的範圍内輸出最接近卜η的電 1310268 設計或調整。 但疋’从上說明的振盛頻率控制電路1，採用多個D/A 變換器12 (1)〜12姓 ^ (3)構成根據數位值生成決定振盪 Ϊ 1 ί比控制電壓的D/A變換器。在此，如果僅用 二阻梯㈣單體D/A變換㈣成對多位元進行類比變換的 則開_電阻元件的數量龐大（例如，在以所需精 :使7〇跑範圍的頻率振盪時，需要構成14位 兀（由7_0/2n=4求的n)的D/a變換器），存在安裝面 =大或成本增加關題。Μ，在用電阻梯型電路構成 、月况下，解析度過小（例如，在驅動電壓為…的⑷立 凡變換器時，解析度為lv/2l4 = 6i_，易受因電源 電壓變動的影響或者電阻元件的電阻相 ，的影響’還存在缝信號的頻率易變得不穩:這一： 通0 15 20 但疋，如本實施方式，在用多個D/A變換器12㈠） =12⑶構成D/A賴ϋ時，丨個D/A變換器所要求的位 ^即可，作為實現D/A變換器的電路，可制r—汉型 ，路。因此，開關數或電阻元件等元件數少即可，可減小 文裝面積。而且’用R—2R型電路構成的d/a變換器與電 p梯型電路的情況相比’解析度小（例如，用驅動電壓為 1V的3個7位的D/A變換器構成14位元d/a變換器時‘、， 1析度為lv/27 = 7_8mV) ’本實施方式的赌頻率控制電 1不易受因電源電壓變動的影響或者電阻元件的電阻值 的製造離散性、雜訊等影響，頻率穩定性也好。
12 1310268 以上實施方式的說明，是為了便於理解本發明，而並 非限定本發明。本發明在不脫離其内涵的情況下，當然可 以進行變更、改進，同時在本發明中還包含其等價物。例 如，上述實施方式的振盪頻率控制電路1是採用3個D/A 5變換器和3個V/I變換電路的構成，但D/A變換器和V/I 變換電路數不限定於此。 ⑧
13 1310268 【圖式簡單說明】 第一圖是表示作為本發明一實施方式說明的振盪頻率 控制電路1的構成的圖。 第二圖是表示作為本發明一實施方式說明的VC011的 5内部構成的圖。 第三圖是表示作為本發明一實施方式說明的振盪頻率 控制電路1動作例的圖。 【主要元件符號說明】
10 11 VCO 12D/A變換器 13放大電路 14頻率計數器 15運算電路 15 16增減計數器
111 V/I變換電路 112電流合成電路 113電流控制振盪電路 161 CPU 2〇 162記憶體

Claims (1)

1310268 年/月？日修正本 、申請專利範圍： h —種振盪頻率控制電路，其 生成與所輪入的多個類比控制電要 =’包括： 信號的振盈電路； 十應的頻率的振盪 德t值生錢路，其根據所輸人的控難號，生成所 述數位值； 運算電路，其將由所述頻率計數器計數的頻率與基準 頻率進行比較，根據所述比較結果，生成輸入到所述數位 值生成電路的所述控制信號； 所述振盪電路具有： 多個電壓/電流變換電路，與輸入電壓的變化相對的輸 出電流的變化各不相同，將從所述多個D/A變換器的每一 個輸出的所述多個類比控制電麇變換為電流； 電流合成電路，其對從所述多個電壓/電流變換電路的 每一個輸出的電流進行合成；和 電流控制振盪電路，其生成由所述電流合成電路輸出 的合成電流值所對應的頻率的所述振操彳5 7虎。 2. 依據申請專利範圍第1頊所述的振盪頻率控制電 路，其中，所述數位值生成電路是增減计數器。 3. 依據申請專利範圍第1頊所述的振盪頻率控制電 路’其中，從所述多個電壓/電流變換電路中的—個所述電 15 虡/電j換電路輪出的電流的變域 操電路輸出的畲冷拟_由 甩壤/電流變 換名大镇於所述數位值的最小變化量的變化 .依據中請專利範圍第2項所述的振料率控制電 5絡’其中’所述運算電路控制所述增減計數器，以便―: 戶斤述電壓/電流變換電路在小於所述電流合成電路的合成電 流的範圍内輸出與所述合成電流最接近的第一電流，其他 所述電壓/電流變換電路在從所述合成電流中減去所述第— 電流的範圍内輸出最接近於從所述合成電流中減去所述第 ίο 一電流的第二電流。
TW094133833A 2004-10-01 2005-09-28 Controlling circuit for oscillation frequency TWI310268B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004290011A JP4434906B2 (ja) 2004-10-01 2004-10-01 発振周波数制御回路

Publications (2)

Publication Number Publication Date
TW200614674A TW200614674A (en) 2006-05-01
TWI310268B true TWI310268B (en) 2009-05-21

Family

ID=36124952

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094133833A TWI310268B (en) 2004-10-01 2005-09-28 Controlling circuit for oscillation frequency

Country Status (5)

Country Link
US (1) US7310022B2 (zh)
JP (1) JP4434906B2 (zh)
KR (1) KR100714351B1 (zh)
CN (1) CN1756081B (zh)
TW (1) TWI310268B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070266263A1 (en) * 2006-05-11 2007-11-15 Silicon Integrated Systems Corp. Speed adjustment system and method for performing the same
CN101501506B (zh) 2006-08-08 2011-09-28 Nxp股份有限公司 测量信号编码调制载波信号频率的装置和方法
KR100868734B1 (ko) * 2006-12-15 2008-11-13 신코엠 주식회사 발진주파수를 가변시킬 수 있는 발진기
US7917799B2 (en) * 2007-04-12 2011-03-29 International Business Machines Corporation Method and system for digital frequency clocking in processor cores
JP5194663B2 (ja) * 2007-09-13 2013-05-08 株式会社リコー 半導体装置
US20090085678A1 (en) * 2007-09-28 2009-04-02 Ahmadreza Rofougaran Method and system for signal generation via a digitally controlled oscillator
US7945804B2 (en) * 2007-10-17 2011-05-17 International Business Machines Corporation Methods and systems for digitally controlled multi-frequency clocking of multi-core processors
DE102010061041A1 (de) * 2010-12-06 2012-06-06 Hella Kgaa Hueck & Co. Vorrichtung mit einem spannungsgesteuerten Oszillator und Mitteln zur Eigenkalibrierung
DE102012100427A1 (de) * 2012-01-19 2013-07-25 Hella Kgaa Hueck & Co. Vorrichtung mit einem spannungsgesteuerten Oszillator und einer Schaltungsanordnung zum Ansteuern des Oszillators
WO2014013289A1 (en) * 2012-07-20 2014-01-23 Freescale Semiconductor, Inc. Calibration arrangement for frequency synthesizers
CN104702364B (zh) * 2013-12-10 2017-12-22 华为技术有限公司 时钟频率调整方法及装置
KR102211727B1 (ko) * 2014-01-20 2021-02-03 삼성전자주식회사 디지털 위상 고정 루프, 디지털 위상 고정 루프를 제어하는 방법 및 디지털 위상 고정 루프를 이용한 초저전력 송수신기
US10291389B1 (en) * 2018-03-16 2019-05-14 Stmicroelectronics International N.V. Two-point modulator with matching gain calibration

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE384956B (sv) * 1975-06-17 1976-05-24 Ericsson Telefon Ab L M Anordning for frekvensreglering av en oscillatorkrets
US5495207A (en) * 1994-08-31 1996-02-27 International Business Machines Corporation Differential current controlled oscillator with variable load
KR100380580B1 (ko) * 1995-08-26 2003-07-10 페어차일드코리아반도체 주식회사 에이엠밴드패스필터를이용한에프엠스테레오복조기
US5757238A (en) * 1996-08-19 1998-05-26 International Business Machines Corporation Fast locking variable frequency phase-locked loop
JPH10276084A (ja) 1997-03-28 1998-10-13 Sanyo Electric Co Ltd Ｐｌｌシンセサイザ集積回路
KR19990008563A (ko) * 1997-07-02 1999-02-05 문정환 복수의 vcd를 갖는 아날로그 pll회로
JP3592269B2 (ja) * 2001-07-19 2004-11-24 埼玉日本電気株式会社 位相同期回路
JP3838180B2 (ja) * 2002-09-12 2006-10-25 富士通株式会社 クロック生成回路及びクロック生成方法
DE10260713B4 (de) * 2002-12-23 2005-05-04 Infineon Technologies Ag Digital steuerbarer Oszillator
DE10262079A1 (de) * 2002-12-23 2004-11-18 Infineon Technologies Ag Verfahren und Vorrichtung zum Extrahieren einer einem Datenstrom zugrundeliegenden Taktfrequenz
JP2005049970A (ja) * 2003-07-30 2005-02-24 Renesas Technology Corp 半導体集積回路

Also Published As

Publication number Publication date
US20060071720A1 (en) 2006-04-06
US7310022B2 (en) 2007-12-18
KR100714351B1 (ko) 2007-05-04
CN1756081A (zh) 2006-04-05
KR20060051906A (ko) 2006-05-19
JP2006108861A (ja) 2006-04-20
CN1756081B (zh) 2010-12-08
JP4434906B2 (ja) 2010-03-17
TW200614674A (en) 2006-05-01

Similar Documents

Publication Publication Date Title
TWI310268B (en) Controlling circuit for oscillation frequency
US8242850B2 (en) Direct digital synthesizer for reference frequency generation
US7425874B2 (en) All-digital phase-locked loop for a digital pulse-width modulator
US8433018B2 (en) Methods and apparatus for frequency synthesis with feedback interpolation
US7528673B2 (en) Oscillator circuit and semiconductor device having oscillator circuit
JP6834299B2 (ja) 回路装置、物理量測定装置、電子機器及び移動体
Hwang et al. A digitally controlled phase-locked loop with a digital phase-frequency detector for fast acquisition
US20100123488A1 (en) Digital pll with known noise source and known loop bandwidth
TWI304684B (en) Pll clock generator circuit and clock generation method
JP2003347936A5 (zh)
TW200528953A (en) Optical pointing system and method for controlling power and/or clock signal thereof
TW200824290A (en) A jitter smoothing filter and method thereof
KR20090063629A (ko) 디지털 제어 발진기
JP3854908B2 (ja) デジタルｖｃｏ及びそのデジタルｖｃｏを用いたｐｌｌ回路
KR20070074698A (ko) 이득 조절이 가능한 링오실레이터 발진 장치 및 방법
JPH11340797A (ja) 電圧制御発振器
TWI245491B (en) Digital phase-locked loop compiler
Padovani et al. Sub-10 μHz/√ Hz Measurement Instrumentation for 140-dB DR Frequency-Modulated MEMS Sensors
TWI755155B (zh) Rc振盪器電路及資訊處理裝置
JP2005347817A (ja) Ｐｌｌ回路
Zhao et al. An Ultra-Low-Power Third-Order Frequency-to-Digital Converter for FM MEMS Gyroscope
TWI275250B (en) Frequency synthesizer
JP2021129171A (ja) 電圧振幅検出器を有する半導体集積回路
JP2013125992A (ja) 発振器
WO2013008355A1 (ja) 周波数シンセサイザ