CN1731568A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1731568A
CN1731568A CN200510082072.6A CN200510082072A CN1731568A CN 1731568 A CN1731568 A CN 1731568A CN 200510082072 A CN200510082072 A CN 200510082072A CN 1731568 A CN1731568 A CN 1731568A
Authority
CN
China
Prior art keywords
film
dielectric film
semiconductor layer
manufacture method
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200510082072.6A
Other languages
English (en)
Inventor
小内聪
奥田敏弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1731568A publication Critical patent/CN1731568A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Abstract

一种半导体装置的制造方法。目前，存在来自与基极区域相邻的槽部的结晶缺陷导致集电极－基极间产生接合漏电流的问题。在本发明中，在氧化硅膜(15)及TEOS膜(16)上形成开口部(17)，距槽部(8)的上端部(18)具有隔开距离(t1)。利用开口部(17)形成基极引出电极(21)。然后，从基极引出电极(21)通过固相扩散形成外部基极区域(19)。此时，在外部基极区域(19)和槽部(8)的上端部(18)具有隔开距离(t2)。通过该制造方法，可抑制集电极－基极间产生接合漏电流。

Description

半导体装置的制造方法
技术领域
本发明涉及使用STI法防止集电极-基极间的接合漏电流的技术。
背景技术
在现有的半导体装置的制造方法中，具有使用STI(Shallow TrenchIsolation：浅沟槽隔离)法代替LOCOS(Local Oxidation of Silicon：硅的局部氧化)实现半导体表层的平坦性及微细化的制法。在该STI法中，由绝缘层添埋通过干式蚀刻形成的槽，从该绝缘膜上面形成沟槽。而且，在沟槽内壁形成热氧化膜，利用CVD(Chemical Vapor Deposition：化学气相淀积)添埋CVD氧化膜。然后，与槽邻接地形成基极区域，在CVD氧化膜上面形成与该基极区域电连接的多晶硅层(例如参照专利文献1)。
专利文献1：特开平9-8119号公报(第7-9页、第1-10图)
如上所述，在现有的半导体制造的制造方法中，通过RIE法蚀刻外延层而形成槽，然后，利用采用热氧化法的氧化硅膜及采用CVD法的氧化硅膜添埋该槽。然后，与槽端部邻接而形成基极区域，然后，在槽端部上面形成作为基极电极的多晶硅层。特别是在槽端部由于后续工序中的热应力等应力而容易产生结晶缺陷。而且，存在由于该结晶缺陷而导致集电极-基极间产生接合漏电流的问题。另外，由于结晶缺陷而存在破坏发射极-基极间的PN结，存在集电极-基极间产生漏电流的问题。
发明内容
本发明是鉴于上述问题而构成的，本发明提供一种半导体装置的制造方法，其特征在于，包括如下工序：在半导体层上面形成在所希望的区域设有第一开口部的第一绝缘膜，通过该第一开口部在所述半导体层上形成槽；除去所述第一绝缘膜的一部分，使所述半导体层的上端部从所述槽附近区域露出；将所述第一绝缘膜作为耐蚀刻掩模使用，蚀刻所述半导体层，以除去所述半导体层的上端部；在由第二绝缘膜添埋所述槽后，以所述第一绝缘膜为阻止膜，研磨所述第二绝缘膜。因此，在本发明中，具有蚀刻除去位于槽的上端部及下端部的半导体层的工序。通过该制造方法，可缓和对该上端部的半导体层的热应力及电场的集中。而且，可降低从该下端部的半导体层产生结晶缺陷。
在本发明半导体装置的制造方法中，其特征在于，包括这样的工序：在所述半导体层上面堆积第三绝缘膜，在选择地除去所述第三绝缘膜后，在所述半导体层上面选择地形成硅膜，覆盖至少添埋所述槽的所述第二绝缘膜和所述半导体层的边界区域上面。因此，在本发明中，利用第三绝缘膜覆盖添埋槽的第二绝缘膜和半导体层的边界区域上面。而且，形成硅膜，不与该分界区域上面直接接触。通过该制造方法，可缓和对该上端部的半导体层的热应力及电场的集中。
在本发明半导体装置的制造方法中，所述半导体装置自所述半导体层表面形成集电极扩散层、基极扩散层及发射极扩散层，形成晶体管，该制造方法特征在于，除去所述第三绝缘膜，以在形成所述基极扩散层的区域设置第二开口部，然后，从位于所述第二开口部的所述硅膜将注入所述硅膜中的杂质固相扩散到所述半导体层中，形成所述基极扩散层。因此，在本发明中，可自与添埋槽的第一绝缘膜和半导体层的分界区域上面隔开的区域形成基极扩散层。根据该制造方法，可降低集电极-基极间产生接合漏电流。
另外，在本发明半导体装置的制造方法中，其特征在于，使所述基极扩散层固相扩散，从所述分界区域隔开。因此，在本发明中，即使在自槽端部产生结晶缺陷的情况下，也可以避开该结晶缺陷。通过该制造方法，可降低集电极-基极间产生接合漏电流。
在本发明中，选择地形成绝缘膜，覆盖至少使集电极扩散层和基极扩散层隔开的槽的端部上面。并且，与基极扩散层电连接的硅膜形成未与槽端部直接接触的结构。通过该制造方法，即使在从槽端部产生结晶缺陷的情况，也可减少集电极-基极间产生接合漏电流的。
在本发明中，使注入多晶硅膜中的杂质固相扩散，形成基极扩散层。而且，利用覆盖槽部上面的绝缘膜，可自与槽端部隔开的区域形成基极扩散层，可使基极扩散层和槽端部隔开。通过该制造方法，即使在从槽端部产生结晶缺陷的情况，也可减少集电极-基极间的接合漏电流的产生。
另外，在本发明中，从半导体层表面形成槽，蚀刻位于槽端部的半导体层，然后，由绝缘膜添埋所述槽。通过该制造方法，可抑制从槽端部等产生结晶缺陷，可减少集电极-基极间的接合漏电流的产生。
附图说明
图1是说明本发明实施例的半导体装置的制造方法的剖面图；
图2是说明本发明实施例的半导体装置的制造方法的剖面图；
图3是说明本发明实施例的半导体装置的制造方法的剖面图；
图4是说明本发明实施例的半导体装置的制造方法的剖面图；
图5是说明本发明实施例的半导体装置的制造方法的剖面图；
图6是说明本发明实施例的半导体装置的制造方法的剖面图；
图7是说明本发明实施例的半导体装置的制造方法的剖面图；
图8是说明本发明实施例的半导体装置的制造方法的剖面图；
图9是说明本发明实施例的半导体装置的制造方法的剖面图；
图10是说明本发明实施例的半导体装置的制造方法的剖面图；
图11是说明本发明实施例的半导体装置的制造方法的剖面图；
图12是说明本发明实施例的半导体装置的制造方法的剖面图。
符号说明
2 N型埋入扩散层
3 外延层
4 N型扩散区域
8 槽部
10 NSG膜
11 HTO膜
12 沟槽
13 HTO膜
14 多晶硅膜
15 氧化硅膜
16 TEOS膜
18 上端部
21 基极引出电极
22 TEOS膜
27 发射极引出电极
28 TEOS膜
29 钴硅化物膜
33 接触孔
34 接触孔
35 接触孔
具体实施方式
下面参照图1～12详细说明本发明一实施例的半导体装置的制造方法。
图1～图12是用于说明本实施例的半导体装置的制造方法的剖面图。在下面的说明中，对在由隔离区域区分的一个元件形成区域形成例如NPN型晶体管的情况进行说明，但不限于该情况。例如，也可以在其他元件形成区域上形成N沟道型MOS晶体管、P沟道型MOS晶体管、纵型PNP晶体管等，形成半导体集成电路装置。
首先，如图1所示，准备P型单晶硅衬底1。自衬底1的表面利用公知的光刻技术形成N型埋入扩散层2。然后，将衬底1配置在外延生长装置的基座上。然后，通过灯管加热，在衬底1上，例如，在提供1200℃左右的高温的同时，向反应管内导入SiHCl3气体和H2气体。由此，在衬底1上生长例如电阻率0.1～2.0Ω·cm、厚度0.5～1.5μm程度的外延层3。
然后，在外延层3的表面形成氧化硅膜。利用公知的光刻技术以在形成N型扩散区域4的部分设置开口部的光致抗蚀剂为选择掩模来形成。然后，以加速电压80～120KeV、导入量1.0×1014～1.0×1016/cm2离子注入N型杂质例如磷(P)。然后，除去光致抗蚀剂，扩散离子注入的杂质。然后，除去光致抗蚀剂，扩散离子注入的杂质。
另外，本实施例的衬底1及外延层3与本发明的“半导体层”对应。并且，在本实施例中，在衬底1上形成有一层外延层3的情况，但不限于该情况。例如，作为本发明的“半导体层”，仅是衬底的情况也可以，在衬底上面层积多个外延层的情况也可以。另外，衬底1可以是N型单晶硅衬底、化合物半导体衬底。另外，本实施例的N型埋入扩散层2与本发明的“集电极埋入扩散层”对应。
其次，如图2所示，在外延层3表面形成氧化硅膜5，在氧化硅膜5的上面形成氮化硅膜6。然后，利用公知的光刻技术以在形成槽部8的部分设置开口部的光致抗蚀剂为选择掩模来形成。在除去氧化硅膜5及氮化硅膜6后，通过干式蚀刻将外延层3除去5000程度。在外延层3上自其表面形成槽部8。
另外，本实施例的槽部8与本发明的“槽”对应，本发明的“槽”只要是相对于外延层3的表面形成槽的结构即可，也可以通过任意的制造方法形成。另外，本实施例的氧化硅膜5及氮化硅膜6与本发明的“第一绝缘膜”对应，本发明的“第一绝缘膜”在形成槽部8时，只要是可在由CMP法进行研磨时利用的膜即可。
其次，如图3所示，在除去光致抗蚀剂后，除去氧化硅膜5及氮化硅膜6的一部分，使槽部8的上端部7露出。将氮化硅膜6作为蚀刻掩模使用，进行例如各向同性的干式蚀刻。利用该蚀刻工序除去位于槽部8的上端部7及下端部9的外延层3。槽部8的上端部7及下端部9的形状形成比蚀刻前的形状更加钝角的形状。实际上，槽部8的上端部7及下端部9的形状形成圆形状。
即，在本实施例中，在除去位于槽部8的上端部7及下端部9的外延层3时，通过由蚀刻取代热氧化法进行，可抑制N型埋入扩散层2超出必要而爬上或爬下。另外，只要在不对N型埋入扩散层2的爬上而具有的耐压特性带来影响的范围，使用热氧化法的情况也可以。另外，也可以通过该蚀刻工序除去槽部8形成时的蚀刻损伤。
其次，如图4所示，在外延层3上面利用高密度等离子CVD(HDP(HighDemsity Plasma)CVD)法堆积NSG(Non-Doped-Silicate Glass：非掺杂硅酸盐玻璃)膜10。此时，将NSG膜10例如堆积6000程度，来添埋槽部8。
在NSG膜10上面利用减压CVD法在约800℃的温度条件下堆积HTO(High Temperature Oxide：高温氧化物)膜11。此时，在例如3000～5000的范围内堆积HTO膜11。而且，HTO膜11是比NSG膜10的台阶覆盖性好的膜。而NSG膜10比HTO膜11的埋入特性优良，如上所述，用于槽部8的添埋。
另外，本实施例的NSG膜10及HTO膜11与本发明的“第二绝缘膜”对应，但本发明的“第二绝缘膜”只要是添埋槽部8的膜即可。另外，作为本发明的“第二绝缘膜”，也可以至少是或仅是NSG膜10。
其次，如图5所示，通过利用公知的光刻技术自HTO膜11上面通过干式蚀刻形成沟槽12。并且，沟槽12形成例如6μm程度的深度。另外，在形成沟槽12工序时，HTO膜11也从其表面除去，形成沟槽12后，HTO膜11的膜厚也变薄。在此，在上述的范围内堆积HTO膜11的膜厚是由于，在HTO膜11的膜厚比3000薄时也存在蚀刻不良的问题。另一方面，在HTO膜11的膜厚比5000厚时，难以构图出NSG膜10及HTO膜11。
然后，在沟槽12内及HTO膜11的上面利用减压CVD法在约800℃的温度条件下堆积HTO膜13。HTO膜13被堆积3000程度，从沟槽12的内壁添埋沟槽12的一部分。然后，在HTO膜13上面利用CVD法堆积多晶硅膜14。多晶硅膜14堆积8000程度，沟槽12内被多晶硅膜14完全添埋。在本实施例中，对沟槽12添埋HTO膜13后，添埋多晶硅膜14。利用该制造方法可降低向外延层3上面堆积多晶硅膜14的堆积量。而且，在后工序的CMP法中，可降低多晶硅膜14的研磨量，从而能够缩短使用高价CMP法的工序时间。
其次，如图6所示，将氮化硅膜6作为阻止膜使用，利用CMP法研磨NSG膜10、HTO膜11、13及多晶硅膜14，至少除去它们的一部分。通过该工序，得到槽部8由NSG膜10添埋、沟槽12由HTO膜13及多晶硅膜14添埋的结构。然后，利用约160℃的磷酸除去氮化硅膜6后，利用缓冲氟酸(バッファ-トフッ酸(BHF))除去氧化硅膜5。
在外延层3的表面利用CVD法堆积氧化硅膜15后，覆盖其上面，这样利用CVD法堆积TEOS(Tetra-Ethyl-Orso-Silicate：四乙基原硅酸盐)膜16。此时，图中未图示，但在同一衬底1上通过隔离区域形成多个元件形成区域，并在该一个元件形成区域上形成MOS晶体管。而且，氧化硅膜15共用作MOS晶体管的栅极电极保护膜形成的氧化硅膜。如上所述，氧化硅膜15及TEOS膜16利用CVD法堆积。通过该制造方法，可抑制N型埋入扩散层2在CVD法的热环境下超出必要而爬上或爬下。
另外，氧化硅膜15未必限于利用CVD法堆积的情况。如在不给予N型埋入扩散层2爬上而具有的耐压特性带来影响的范围，使用热氧化法形成的情况是可以的。另外，本实施例的氧化硅膜15及TEOS膜16与本发明的“第三绝缘膜”对应，但本发明的“第三绝缘膜”只要是防止基极引出电极21(参照图7)和槽部8的上端部18直接接触的绝缘膜即可。
其次，选择地除去氧化硅膜15及TEOS膜16，以在NPN型晶体管的外部基极区域19(参照图7)及有源基极区域20(参照图7)的形成区域形成开口部17。如图所示，开口部17形成得距槽部8的上端部18具有一定的离开距离t1。在此，上端部18是指如图2所示通过蚀刻除去槽部的上端部7而新形成的上端部。并且，上端部18是指与氧化硅膜15接触的外延层3的边界区域。通过该结构，可防止形成于TEOS膜16上面的基极引出电极21(参照图7)和槽部8的上端部18接触。并且，即使在自槽部8的上端部18在外延层3产生结晶缺陷的情况，也可以通过该结晶缺陷抑制集电极-基极间产生漏电流。
其次，如图7所示，在外延层3的上面堆积2000左右的非晶硅(a-Si)膜。然后，在其大致整个面上离子注入P型杂质例如氟化硼(BF2)。在此，可以事先向a-Si形成气体(由H2和硅构成的气体例如硅烷)中加入杂质，也可以沉淀杂质。另外，在本实施例中，将a-Si膜作为扩散源使用，同时，活用作基极引出电极21。因此，优选能够可靠控制电阻值和外部基极区域19的浓度的离子注入。
然后，利用等离子CVD法堆积2000程度TEOS膜22，使其覆盖a-Si膜。在此，TEOS膜22在低温下堆积，以使a-Si膜不会变为Poly-Si，a-Si膜直到下一工序的蚀刻工序结束维持在a-Si状态。
其次，利用公知的光刻技术，通过蚀刻选择除去a-Si膜及TEOS膜22，以在有源基极区域20的形成区域形成开口部23。而且，构图的a-Si膜作为基极引出电极21利用。
在此，在本实施例中，由于不将a-Si膜变换为Poly-Si膜进行构图，故基极引出电极21及有源基极区域20表面形成平缓的表面。即，由于形成有源基极区域20的表面没有形成凹凸，故有源基极区域20的扩散深度即使有几处，也可以大致均匀。另外，由于在基极引出电极21的侧壁没有凹凸，故在后述的工序中，也不会给予生长的氧化硅膜24或隔离件26(参照图8)的形状影响。
其次，在基极引出电极21的侧壁或外延层3的表面形成100～200程度的氧化硅膜24。然后，使基极引出电极21中的杂质在外延层3固相扩散，形成外部基极区域19。此时，如上所述，外部基极电极21和外延层3接触的区域距槽部8的上端部具有一定的隔开距离t1。而且，外部基极区域19形成得距槽部8的上端部具有隔开距离t2。即，在本实施例中，使用固相扩散法在氧化硅膜15及TEOS膜16上形成开口部17，使其具有一定的隔开距离t1。在该制造方法中，在外延层3上注入杂质后使其扩散的制造方法相比，位置精度更好，可形成外部基极区域19。
然后，利用公知的光刻技术以在形成有源基极区域20的部分设置开口部的光致抗蚀剂25为选择掩膜来形成。然后，通过氧化硅膜24以加速电压10～30KeV、导入量1.0×1012～1.0～1014/cm2注入P型杂质例如氟化硼(BF2)。除去光致抗蚀剂25，扩散离子注入的杂质，在此，由于外延层3表面的连接区域不是凹凸，而维持平坦性，故可降低接触电阻。另外，本实施例的外部基极区域19与本发明的“基极扩散层”对应。但是，如上所述，利用外部基极区域19及有源基极区域20构成本实施例的基极区域。
其次，如图8所示，在与有源基极区域20对应的基极引出电极21及TEOS膜22的侧壁形成隔离件26。此时，隔离件(spacer)26由a-Si膜或Poly-Si膜形成，通过各向异性蚀刻形成。然后，通过例如湿式蚀刻除去有源基极区域20表面的氧化硅膜24。
包括露出的基极区域20上面，堆积由Poly-Si或a-Si构成的硅膜。然后，考虑发射极引出电极的电阻值、发射极区域的杂质浓度，在硅膜中以加速电压80～120KeV、导入量1.0×1014～1.0×1016/cm2离子注入N型杂质例如砷(As)。然后，利用公知的光刻技术，通过蚀刻选择地除去硅膜，形成发射极引出电极27。在此，基极引出电极21和发射极引出电极27由TEOS膜22及氧化硅膜24绝缘。
其次，如图9所示，在外延层3表面利用例如减压CVD法堆积TEOS膜28。然后，利用公知的光刻技术，通过干式蚀刻选择地除去氧化硅膜15及TEOS膜16、28，使N型扩散区域4露出。此时，能够以仅露出N型扩散区域4地设定蚀刻条件。因此，可大幅减少外延层3的表面被过度蚀刻。
其次，如图10所示，利用公知的光刻技术，通过干式蚀刻选择地除去TEOS膜16、28，使基极引出电极21的一部分露出。此时，可以仅考虑堆积于基极引出电极21上面的TEOS膜16、28的膜厚来设定蚀刻条件。因此，可大幅减少基极引出电极21的表面被过度蚀刻。
然后，除去发射极引出电极21上面及侧面的TEOS膜28。在露出的N型扩散区域4上面、基极引出电极21上面及发射极引出电极27上面选择地形成钴层，在进行退火处理后，除去钴层。在该处理时的加热环境下，在露出的N型扩散区域4表面、基极引出电极21表面及发射极引出电极27表面形成钴硅化物(CoSi2)膜29。
另外，堆积钴层，在退火处理时的加热环境下，在发射极引出电极27内注入并扩散的杂质从发射极引出电极27固相扩散。然后，在有源基极区域20的表面形成N型发射极区域30。另外，本实施例的N型发射极区域30与本发明的“发射极扩散层”对应。
其次，如图11所示，在外延层3上面利用减压CVD法堆积氮化硅膜(未图示)。然后，在氮化硅膜上面涂敷液体SOG(Spin On Glass：旋涂玻璃)，形成SOG膜31。然后，在SOG膜31上面利用CVD法堆积TEOS膜32。
为确保TEOS膜32的平坦性，利用CMP法自衬底1的表面侧深蚀刻。然后，利用公知的光刻技术，通过使用有例如CHF3+O2系气体的干式蚀刻，在SOG膜31、TEOS膜32等上形成接触孔33、34、35。
此时，如图所示，接触电极用的接触孔33的深度最深地，以形成接触孔33的蚀刻条件，同时形成接触孔33、34、35。如上所述，在N型扩散区域4表面、基极引出电极21表面及发射极引出电极27表面形成钴硅化物膜29。而且，将钴硅化物膜29作为干式蚀刻时的蚀刻阻止膜活用。其结果是，即使在由同一工序形成接触孔33、34、35，也可以防止过度蚀刻基极引出电极21表面及发射极引出电极27表面。然后，在露出的钴硅化物膜29表面、接触孔33、34、35侧壁及TEOS膜32表面形成势垒金属膜36。
最后，如图12所示，接触孔33、34、35内由钨(W)膜37添埋。然后，在W膜37及势垒金属膜36上面利用CVD法堆积铝铜(AlCu)膜、势垒金属膜。然后，利用公知的光刻技术选择地除去AlCu膜及势垒金属膜，形成集电极38、发射极39、基极40。
如上所述，在本实施例中，具有在形成N型埋入扩散层21的工序之前，在外延层3上面形成氧化硅膜15及TEOS膜的工序。通过该制造方法，可实现不使槽部8的上端部18和基极引出电极21直接接触的结构。而且，即使在槽部8形成后的热处理工序产生的热应力作用，自槽部8的上端部18产生结晶缺陷的情况，也可以抑制由该结晶缺陷产生的集电极-基极间的结合漏电流。
另外，通过利用基极引出电极21，通过固相扩散形成外部基极区域19，使外部基极区域19和槽部8的上端部18具有隔开距离t2。即，即使在自槽部8的上端部18产生结晶缺陷的情况，也可以形成外部基极区域19，以避免该结晶缺陷。
另外，在形成N型埋入扩散层2后，减少例如热氧化法等的高温处理工序。并且，防止N型埋入扩散层2由于后工序的热处理而超出必要而爬上或爬下。由于可通过该制造方法减薄外延层3的厚度，故可降低工序负荷。另外，通过减薄外延层3的厚度，可减浅构成隔离区域的沟槽12的深度，可降低工序负荷。
另外，形成于N型扩散区域4表面、基极引出电极21表面及发射极引出电极27表面的钴硅化物膜29活用作形成接触孔33、34、35时的蚀刻阻止膜。而且，考虑到掩模偏移，钴硅化物膜29在比接触孔区域宽的区域形成。特别是在基极引出电极21中，由于电流也在与衬底水平1的方向流动，故可通过钴硅化物膜29实现低电阻化。
另外，在利用上述的制造方法形成半导体装置时，即使减薄外延层3的厚度，也可以确保从基极区域的底面到集电极区域上面的宽度，可得到所希望的耐压特性。另外，通过减薄外延层3的厚度，可降低集电极区域的电阻值，可提高高频特性。另一方面，通过减少N型埋入扩散层2爬下，降低半导体衬底和集电极区域之间的寄生电容，可维持高频特性。
另外，在本实施例中说明了使用例如CVD法作为气相生长法的情况，但不限于CVD法。除此之外，也有蒸镀等物理的气相生长法的情况。即，如热氧化法，只要是大幅降低施加在半导体衬底上的高温热处理的工序的制法即可。另外，说明了使用钴硅化物作为硅化物的情况，但不限于此。例如使用钼硅化物(MoSi2)膜、钨硅化物(WSi2)膜、钛硅化物(TiSi2)膜、镍硅化物(NiSi2)膜、铂硅化物(PtSi2)膜等代替钴硅化物，也可以得到上述的效果。除此之外，在不脱离本发明主旨的范围内，可进行各种变更。

Claims (4)

1、一种半导体装置的制造方法，其特征在于，包括如下工序：在半导体层上面形成在所希望的区域设有第一开口部的第一绝缘膜，通过该第一开口部在所述半导体层上形成槽；除去所述第一绝缘膜的一部分，使所述半导体层的上端部从所述槽附近区域露出；将所述第一绝缘膜作为耐蚀刻掩模使用，蚀刻所述半导体层，以除去所述半导体层的上端部；在由第二绝缘膜添埋所述槽后，以所述第一绝缘膜为阻止膜，研磨所述第二绝缘膜。
2、如权利要求1所述的半导体装置的制造方法，其特征在于，包括这样的工序：在所述半导体层上面堆积第三绝缘膜，选择地除去所述第三绝缘膜后，在所述半导体层上面选择地形成硅膜，覆盖至少添埋所述槽的所述第二绝缘膜和所述半导体层的边界区域上面。
3、如权利要求2所述的半导体装置的制造方法，该半导体装置自所述半导体层表面形成集电极扩散层、基极扩散层及发射极扩散层，形成晶体管，该制造方法特征在于，除去所述第三绝缘膜，以在形成所述基极扩散层的区域设置第二开口部，然后，自位于所述第二开口部的所述硅膜将注入所述硅膜中的杂质固相扩散到所述半导体层中，形成所述基极扩散层。
4、如权利要求3所述的半导体装置的制造方法，其特征在于，使所述基极扩散层固相扩散，以从所述分界区域隔开。
CN200510082072.6A 2004-08-06 2005-07-01 半导体装置的制造方法 Pending CN1731568A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP230638/04 2004-08-06
JP2004230638A JP2006049685A (ja) 2004-08-06 2004-08-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN1731568A true CN1731568A (zh) 2006-02-08

Family

ID=35757945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510082072.6A Pending CN1731568A (zh) 2004-08-06 2005-07-01 半导体装置的制造方法

Country Status (3)

Country Link
US (1) US20060030119A1 (zh)
JP (1) JP2006049685A (zh)
CN (1) CN1731568A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108172615A (zh) * 2017-12-25 2018-06-15 深圳市晶特智造科技有限公司 高频三极管及其制作方法
CN109643654A (zh) * 2016-09-09 2019-04-16 德克萨斯仪器股份有限公司 高性能超βNPN(SBNPN)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391729B1 (en) * 2000-03-09 2002-05-21 Advanced Micro Devices, Inc. Shallow trench isolation formation to eliminate poly stringer with controlled step height and corner rounding
JP2001345375A (ja) * 2000-05-31 2001-12-14 Miyazaki Oki Electric Co Ltd 半導体装置および半導体装置の製造方法
SE0103036D0 (sv) * 2001-05-04 2001-09-13 Ericsson Telefon Ab L M Semiconductor process and integrated circuit
TWI320215B (en) * 2003-04-07 2010-02-01 Method of forming shallow trench isolation(sti) with chamfered corner
KR100513799B1 (ko) * 2003-06-30 2005-09-13 주식회사 하이닉스반도체 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109643654A (zh) * 2016-09-09 2019-04-16 德克萨斯仪器股份有限公司 高性能超βNPN(SBNPN)
CN109643654B (zh) * 2016-09-09 2023-03-10 德克萨斯仪器股份有限公司 高性能超βNPN(SBNPN)
CN108172615A (zh) * 2017-12-25 2018-06-15 深圳市晶特智造科技有限公司 高频三极管及其制作方法

Also Published As

Publication number Publication date
JP2006049685A (ja) 2006-02-16
US20060030119A1 (en) 2006-02-09

Similar Documents

Publication Publication Date Title
US7915155B2 (en) Double trench for isolation of semiconductor devices
CN1225797C (zh) 半导体器件及其制备方法
CN1224109C (zh) 双极晶体管及其制造方法
US9478630B2 (en) Fully isolated LIGBT and methods for forming the same
KR100882149B1 (ko) 반도체 장치 및 그 제조 방법
CN1497708A (zh) 半导体器件的制造方法及制成的半导体器件
CN1755945A (zh) 半导体器件
JP2004064063A (ja) 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法
JP2008270806A (ja) 半導体素子及びその製造方法
US9443943B2 (en) Semiconductor device and fabrication method thereof
CN1763909A (zh) 绝缘硅基板上单片集成铅直装置制造方法
CN1825566A (zh) 半导体装置的制造方法
JPH11330084A (ja) バイポ―ラトランジスタ―の製造方法及びその構造
CN1015037B (zh) 双极型和互补金属氧化物半导体晶体管的集成制造工艺
CN1717793A (zh) 用于生产双极晶体管的方法
CN1841684A (zh) 半导体装置的制造方法
CN1213474C (zh) 半导体集成电路装置的制造方法
CN1767160A (zh) 半导体装置的制造方法
CN1819267A (zh) 半导体器件及其制造方法
CN101064280A (zh) 半导体器件的制造方法
CN100345281C (zh) 半导体装置的制造方法
JP2001523893A (ja) 半導体素子と半導体素子の製造方法
CN1755904A (zh) 半导体装置的制造方法
CN1731568A (zh) 半导体装置的制造方法
US7572708B1 (en) Utilization of doped glass on the sidewall of the emitter window in a bipolar transistor structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication