CN1729621A - 数字采样频率变换器 - Google Patents

数字采样频率变换器 Download PDF

Info

Publication number
CN1729621A
CN1729621A CNA2003801067140A CN200380106714A CN1729621A CN 1729621 A CN1729621 A CN 1729621A CN A2003801067140 A CNA2003801067140 A CN A2003801067140A CN 200380106714 A CN200380106714 A CN 200380106714A CN 1729621 A CN1729621 A CN 1729621A
Authority
CN
China
Prior art keywords
signal
value
shift
digital signal
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2003801067140A
Other languages
English (en)
Inventor
L·帕基耶
M·杜兰顿
Q·赵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1729621A publication Critical patent/CN1729621A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0264—Filter sets with mutual related characteristics
    • H03H17/0273—Polyphase filters
    • H03H17/0275—Polyphase filters comprising non-recursive filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0685—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being rational
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0294—Variable filters; Programmable filters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Image Processing (AREA)
  • Television Systems (AREA)
  • Complex Calculations (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明涉及一种将输入数字信号变换成输出数字信号的变换器。所述变换器包括特别是能够含有输入或输出数字信号的样本的一组移位寄存器。还包括能够向所述寄存器组输送移位信号(4)的计算单元。所述计算单元包括能够含有变换比或其倒数的值的第一存储单元(51)，从而使存储值处于0和1之间。它还包括在循环时间i+1能够含有未来信号(8)的第二存储单元(52)，其中i是整数，所述未来信号等于在循环时间i被包含于第二单元中的当前信号(7)与第一存储单元的内容之和。则移位信号从当前信号(71)的最高有效位和未来信号(81)的最高有效位之间的异或函数(54)得到。

Description

数字采样频率变换器
技术领域
本发明涉及一种用于将输入数字信号变换成输出数字信号的变换器，所述变换器包括能含有输入或输出数字信号的样本的一组移位寄存器。
本发明还涉及一种将输入数字信号变换成输出数字信号的方法。
发现了本发明特别在数字电视接收机中的应用，例如在图像格式的变换中的应用。
背景技术
在很多视频系统中，经常需要根据由接收装置所要求的图像格式而实现将数字信号从第一采样频率向第二采样频率的变换。该变换导致对应所述图像的上采样或下采样的原始图像的放大或减小。这种变换可以通过具有多相结构的有限脉冲响应滤波器FIR来实现。编号为2144111的加拿大专利介绍了一种使用这种滤波器的变换方法。术语多相表示输入数字信号的样本和输出数字信号的样本之间的相差的周期性表示。这些相差是根据放大比的倒数来计算的，放大比表示输出信号的样本的数量和输入信号的样本的数量之间的比例。多相滤波器以直接模式(direct mode)对图像进行放大，即放大比大于1，并且以转置模式(transposed mode)缩小图像，即放大比小于1。
传统的多相滤波器包括能从以频率f1采样的输入数字信号中提供以频率f2采样的输出数字信号和一组滤波系数的回旋器。存储器使一组n个滤波系数与每个可能的相差相关。回旋器包括用于暂时以多相滤波器的直接操作模式存储输入信号的样本或以其转置操作模式存储输出信号的样本的移位寄存器。计算装置一方面计算相差，而另一方面计算移位寄存器的移位信号。
这种类型的多相滤波器具体地首先为每组的预定数量的n个滤波系数进行设计，其次为直接或转置操作模式进行设计。移位信号通过放大比的倒数的连续增加来计算，这种计算是通过专用于给定多相滤波器的计算单元来进行的。因而所述计算单元为这种多相滤波器进行具体地设计并且不能用于其它多相滤波器。
发明内容
本发明的目的是提出一种在介绍性段落中所述的变换方法和装置，其能产生用于不同数量n的滤波系数的单个移位信号，并且用于直接和转置操作模式。
为此，根据本发明的变换装置的特征在于：它包括能向一组寄存器输送移位信号的计算单元，该计算单元包括能包含变换比或其倒数的值因而存储值在0和1之间的第一存储单元、能在循环时间i+1包含未来信号的第二存储单元，其中i是整数，所述未来信号等于在循环时间i被包含于第二单元中的当前信号和第一存储单元的内容之和，移位信号由当前信号的最高有效位和未来信号的最高有效位之间的异或函数产生的。
这样，当计算单元被激励时，第二存储单元在每个循环时间增大或减小被包含于第一存储单元中的值。然后由在循环时间i+1的样本的位置的整数部分和在循环时间i的样本的位置的整数部分之间的异或产生移位信号。这意味着每次输送进位时，即，当前或未来信号的整数部分等于1，移位信号处于其高电平。
因此，计算单元需要单一布线，所述单元还独立于多相滤波器并且能被任何类型的多相滤波器使用，不管它们的滤波系数的数量n或它们的操作模式怎样。此外，正如在说明书中详细看到的，为了同步由这个计算单元输送的移位信号，只需要少量信号。
附图说明
下面将参照附图中所示的实施例的例子进一步介绍本发明，但是本发明不限于此。
图1是表示两系数多相滤波器的直接操作模式的示意图，
图2表示在直接模式的移位信号和相差的确定，
图3是表示两系数多相滤波器的转置操作模式的示意图，
图4表示在转置模式的移位信号和相差的确定，
图5是表示根据本发明的用于计算移位信号的单元的示意图，和
图6是表示所述计算单元的功能的状态图。
具体实施方式
本发明涉及一种用于将输入数字信号变换成输出数字信号的变换器，它包括在多相结构中使用的滤波器。已经研究了在视频数据格式变换的情况下，数字信号包括像素类型的样本，但是其余可适用于其它类型的数据、如音频数据。在视频数据的情况下，被滤波的像素值例如是亮度和色度数据。
参照图1和3介绍分别在直接和转置操作模式下的多相滤波器的运行。多相滤波器包括回旋器(12、14)和存储器(11、13)。存储器(11、13)含有用于每个值的一组n个滤波器系数，所述每个值由输出数字信号的像素和输入数字信号的像素之间的相差(3)采用。
在直接操作模式中，回旋器12包括两个移位寄存器(121、122)，当它们被移位信号(4)激活时，能使输入信号(1)的像素移位。还包括能够将来自乘法器(123、124)的乘积加在一起的加法装置SUM(125)、对于给定相差(3)能够实现输入信号的像素和对应它的滤波器系数的乘积的乘法器，以便输送输出信号2的像素。
图2表示在放大比为8/5、因此对应于8/5的输出数字信号的频率f2与输入数字信号的频率f1的比的情况下，在直接模式下的多相滤波器的运行。在这种情况下，每组滤波系数的数量n等于2。
在时间t，相差(3)等于0并且移位信号(4)等于1。在移位之后，第一和第二移位寄存器(121)和(122)分别含有第二和第一输入像素ip2和ip1的值。滤波系数分别是0和1。结果是，输出信号(2)的第一像素op1的值等于输入信号(1)的第一像素ip1的值。
被倒置的放大比等于0.625或5/8。在下一循环时间t+1，因此相差在增大之后等于5/8，并且移位信号等于0。因此第一和第二移位寄存器总是分别含有第二和第一输入像素ip2和ip1的值。结果是，第二输出信号op2的值等于输入像素ip1和ip2的值的乘积与对应相差5/8的两个滤波系数的和。
在下一循环时间t+2，在放大比新增加之后，在输入像素的栅格中的第二输出像素op2的位置具有等于1的整数部分和等于1/4的分数部分，这对应等于1的移位信号和等于1/4的相差。因此第一和第二移位寄存器分别含有在移位之后的第三和第二输入像素ip3和ip2的值。结果是，第三输出像素op3的值等于输入像素ip2和ip3的值的乘积与对应相差1/4的两个滤波系数的和。
通过重复操作，获得等于{0 5/8 1/4 7/8 1/2 1/8 3/4 3/8}的8个相差的周期序列和针对5个输入像素的8个输出像素。
在直接操作模式中，可以观察到在输入像素已经完成贡献于它必须贡献的所有输出像素的任何时侯，激活移位信号。
在图3中所述的转置运行模式中，回旋器(14)包括能够实现由存储器(13)产生的滤波系数和输入数字信号的当前像素的乘积的两个乘法器(141，142)。第一乘法器(141)的输出被连接到第一移位寄存器(143)的输入端。加法器(145)能实现由第一移位寄存器和第二乘法器(142)产生的值的和并输送被临时存储在第二移位寄存器(144)中的输出数字信号(2)的像素的值。移位寄存器可以被移位信号(4)激活。
图4表示在5/8的放大比的情况下在转置模式中的多相滤波器的运行，其中5/8的放大比对应于5/8的输出数字信号的频率f2与输入数字信号的频率f1的比。在这种情况下，每组的滤波系数的数量n等于2。
转置运行模式表示以下事实：不可能使用在输入像素的栅格中的输出像素的位置用于产生移位信号。因此解决方案包括增大或减小放大比而不是如在直接运行模式中那样的增大或减小倒置放大比。
因此，在时间t，相差(3)等于0，而移位信号(4)等于1。第二移位寄存器(144)包含在移位之后的第一输入像素ip1的值与等于1的滤波系数的乘积的值。结果是第一输出像素op1的值等于第一输入像素ip1的值。
放大比等于0.625或5/8。在下一循环时间t+1，因此相差等于在增加之后的5/8，并且移位信号等于0。第一移位寄存器(143)则含有第二输入像素ip2的值和对应于相差5/8的滤波系数的乘积。
在下一循环时间t+2，在放大比新增加之后，在输出像素的栅格中的第三输入像素ip3的位置具有等于1的整数部分和等于1/4的分数部分，这对应等于1的移位信号和等于1/4的相差。第一移位寄存器的内容被移位并与第三输入像素ip3的值和对应于1/4相差的滤波系数的乘积相加，然后被储存在第二移位寄存器中。第二输出像素op2的值则等于第二移位寄存器的内容。
通过重复操作，获得等于{0 5/8 1/4 7/8 1/2 1/8 3/4 3/8}的8个相差的周期序列和针对8个输入像素的5个输出像素。
图5表示根据本发明的能够向移位寄存器组输送单个移位信号的计算单元。
所述单元还包括第一存储单元、例如能够接收变换比的第一组k个移位寄存器(51)，所述比或其倒数的值在0和1之间。
它包括第二存储单元、例如能够包含在直接模式中的输入信号的样本的栅格内的输出信号的像素的位置或者在转置模式中具有输入信号的样本的栅格的输出信号的像素的位置的第二组k个移位寄存器(52)。第二存储单元的内容的值在0和2之间。
计算单元包括加法器(53)，该加法器(53)根据该单元是以增加模式还是以减小模式运行而进行第一组移位寄存器(51)的内容与第二组移位寄存器(52)的内容的求和、相加或相减。例如，这些组寄存器的内容以k＝24位表示，数字位k-1＝23表示像素位置的整数部分，而位0到k-2＝22表示所述位置的分数部分。
计算单元还包括用于初始化第二组k个移位寄存器的多路复用器(55)。这个多路复用器具有作为其输入端的加法器(53)的输出和初始化信号(56)、在开始处理输入信号、例如在开始处理图像时选择初始化信号并然后选择由加法器产生的信号的选择信号(57)。在减小的情况下，选择信号的值基本上小于1.0，例如在k＝24的例子中为7FFFFF，并且在增加的情况下为0.0。
最后，它包括在循环时间i在第二组寄存器(52)的内容的整数部分和在循环时间i+1在所述组的内容的整数部分之间执行“异或”功能的电路(54)。这意味着每次由加法器(53)输送进位、即等于1的整数部分时，移位信号处于其高状态。
图6是表示移位信号计算单元的运行的状态图。这个图包括空闲状态IDLE、初始化状态INIT、根据所选择的运行模式而用于放大比或其倒数的装载状态LOAD以及运行状态RUN。
在不存在操作(A1)时，计算单元保持在空闲状态。空闲状态能够考虑新数量n的滤波系数(A2)。空闲状态也能够考虑新的放大比或其倒数(A3)。
当选择(A4)滤波器运行的转置模式时激活初始化状态，以便将值7FFFFF装载到第二组移位寄存器(52)中。根据这种运行模式在处理结束时返回(A5)到空闲状态。当滤波系数的数量超过2(A6)时，再次激活初始化状态。
当选择直接操作模式时(A7)，则激活状态INIT。当图处于执行状态时，在每个循环时间(A9)，第二组移位寄存器被增加或减小。在根据这个运行模式结束处理时，计算单元返回(A8)到空闲状态。
最后，本发明涉及一种包括用于修改图像格式的根据本发明的变换器的数字电视接收机，该修改能够在格式上进行改变，例如从4/3格式变为16/9格式，或者进行图像分辨率的细调。
本文中圆括号中的参考标记不应该是限制性地解释。动词“包括”及其变化形式也应该是广泛地解释，就是说不排除不仅存在除了在该动词之后列举的元件或步骤之外的元件或步骤，而且还存在所述动词之后已经列举的或在词语“一个”之前列举的多个元件或步骤。

Claims (6)

1、一种用于将输入数字信号(1)变换成输出数字信号(2)的变换器，所述变换器包括：
-能够包含输入或输出数字信号的样本的一组移位寄存器(121、122、143、144)，
-能够向所述寄存器组输送移位信号(4)的计算单元，并且该计算单元包括：
-能够含有变换比或其倒数的值的第一存储单元(51)，从而使存储值处于0和1之间，
-在循环时间i+1时能够含有未来信号(8)的第二存储单元(52)，其中i是整数，所述未来信号(8)等于在循环时间i被包含于第二单元中的当前信号(7)与第一存储单元的内容之和，
移位信号是从当前信号(71)的最高有效位和未来信号(81)的最高有效位之间的异或函数(54)而得到的。
2、一种计算单元，其能够向变换器的一组移位寄存器(121、122、143、144)输送移位信号(4)，其中所述变换器将输入数字信号(1)变换成输出数字信号(2)，并且所述计算单元包括：
-能够含有变换比或其倒数的值的第一存储单元(51)，从而使存储值处于0和1之间，
-在循环时间i+1时能够含有未来信号(8)的第二存储单元(52)，其中i是整数，所述未来信号等于在循环时间i被包含于第二单元中的当前信号(7)与第一存储单元的内容之和，
移位信号是从当前信号(71)的最高有效位和未来信号(81)的最高有效位之间的异或函数(54)而得到的。
3、根据权利要求2的计算单元，包括在开始处理输入数字信号(1)时能够将初始化信号(56)装载到第二存储单元(52)的初始化电路(55)。
4、一种数字电视接收机，包括权利要求1中所述的变换器。
5、一种将输入数字信号(1)变换成输出数字信号(2)的方法，所述方法包括能够向一组移位寄存器输送移位信号的计算步骤，其本身包括以下子步骤：
-储存变换比或其倒数的值，因而被储存的值在0和1之间，
-将预先储存的值与最初等于初始化信号的当前信号相加或从该当前信号减去该值的相加或相减操作，产生未来信号，
-在当前信号的最高有效位和未来信号的最高有效位之间执行异或。
6、一种计算机程序，当所述程序被处理器执行时，能够执行如权利要求5中所述的信号变换方法。
CNA2003801067140A 2002-12-18 2003-12-05 数字采样频率变换器 Pending CN1729621A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR02/16098 2002-12-18
FR0216098A FR2849330A1 (fr) 2002-12-18 2002-12-18 Convertisseur numerique de frequence d'echantillonnage

Publications (1)

Publication Number Publication Date
CN1729621A true CN1729621A (zh) 2006-02-01

Family

ID=32406160

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2003801067140A Pending CN1729621A (zh) 2002-12-18 2003-12-05 数字采样频率变换器

Country Status (8)

Country Link
US (1) US7126503B2 (zh)
EP (1) EP1576729A1 (zh)
JP (1) JP2006511119A (zh)
KR (1) KR20050084345A (zh)
CN (1) CN1729621A (zh)
AU (1) AU2003302954A1 (zh)
FR (1) FR2849330A1 (zh)
WO (1) WO2004055983A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8687968B2 (en) 2008-08-18 2014-04-01 Nippon Telegraph And Telephone Corporation Vector sum phase shifter, optical transceiver, and control circuit

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004098054A1 (en) * 2003-04-29 2004-11-11 Philips Intellectual Property & Standards Gmbh Digital filter configuration
FR2886076B1 (fr) * 2005-05-23 2007-10-19 Anagram Technologies Sa Procede et dispositif de conversion de frequence d'echantillonnage d'un signal numerique
FR2922697A1 (fr) * 2007-10-22 2009-04-24 St Microelectronics Sa Synthetiseur de frequence numerique

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1227520B (it) * 1988-12-06 1991-04-12 Sgs Thomson Microelectronics Filtro digitale programmabile
US5023825A (en) * 1989-07-14 1991-06-11 Tektronix, Inc. Coefficient reduction in a low ratio sampling rate converter
DE69428987T2 (de) * 1994-07-25 2002-04-04 Matsushita Electric Ind Co Ltd Digital/Digital-Abtastratenumsetzer
CA2144111C (en) 1995-03-07 2000-09-12 Keping Chen Digital signal transcoder and method of transcoding a digital signal
US6023717A (en) * 1996-10-30 2000-02-08 Qualcomm Incorporated Method and apparatus for polyphase digital filtering in a mobile telephone
JP4356819B2 (ja) * 1996-10-31 2009-11-04 エヌエックスピー ビー ヴィ サンプルレート変換の改善
US6584145B1 (en) * 1999-06-02 2003-06-24 Level One Communications, Inc. Sample rate converter
US6963890B2 (en) * 2001-05-31 2005-11-08 Koninklijke Philips Electronics N.V. Reconfigurable digital filter having multiple filtering modes
FR2832568A1 (fr) * 2001-11-20 2003-05-23 Koninkl Philips Electronics Nv Convertisseur numerique de frequence d'echantillonnage

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8687968B2 (en) 2008-08-18 2014-04-01 Nippon Telegraph And Telephone Corporation Vector sum phase shifter, optical transceiver, and control circuit
CN102124649B (zh) * 2008-08-18 2014-12-10 日本电信电话株式会社 矢量和相移器、光收发机以及控制电路校正

Also Published As

Publication number Publication date
FR2849330A1 (fr) 2004-06-25
US20060132172A1 (en) 2006-06-22
AU2003302954A8 (en) 2004-07-09
US7126503B2 (en) 2006-10-24
KR20050084345A (ko) 2005-08-26
WO2004055983A1 (en) 2004-07-01
JP2006511119A (ja) 2006-03-30
AU2003302954A1 (en) 2004-07-09
EP1576729A1 (en) 2005-09-21
WO2004055983A8 (en) 2004-09-23

Similar Documents

Publication Publication Date Title
US5825680A (en) Method and apparatus for performing fast division
US5838377A (en) Video compressed circuit using recursive wavelet filtering
US5649077A (en) Modularized architecture for rendering scaled discrete cosine transform coefficients and inverse thereof for rapid implementation
JPH11505640A (ja) ビット・スライス式テーブル・ルックアップ・デジタルたたみ込み
CN1439126A (zh) 带有耦合的乘法一累加单元的数字信号处理器
US5642306A (en) Method and apparatus for a single instruction multiple data early-out zero-skip multiplier
CN1268231A (zh) 数据块规模可变的2维逆向离散余弦变换机
CN1729621A (zh) 数字采样频率变换器
CN1190949C (zh) 确定一个数据样本与其它数据样本的内插值之间相似程度
JPH01269183A (ja) 空間フィルタ画像処理装置
US6725247B2 (en) Two-dimensional pyramid filter architecture
EP1390914B1 (en) Two-dimensional pyramid filter architecture
JP2002519957A (ja) 符号関数を処理する方法および装置
EP1374400B1 (en) Two-dimensional pyramid filter architecture
WO2003100655A1 (en) Systems and methods for pile-processing parallel-processors
JPH0654307A (ja) データ圧縮装置
CN1025405C (zh) 数字内插电路
JP3630169B2 (ja) 画像処理装置
JP2790911B2 (ja) 直交変換演算装置
CN1083217C (zh) 用运动补偿复原图像信号的电路
US20020174154A1 (en) Two-dimensional pyramid filter architecture
JP3225614B2 (ja) データ圧縮装置
EP0847651B1 (en) Image processing method and circuit
JP2698835B2 (ja) バタフライ演算装置
JPH08305684A (ja) バタフライ演算装置及び逆離散余弦変換装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned