JP3630169B2 - 画像処理装置 - Google Patents
画像処理装置 Download PDFInfo
- Publication number
- JP3630169B2 JP3630169B2 JP26632593A JP26632593A JP3630169B2 JP 3630169 B2 JP3630169 B2 JP 3630169B2 JP 26632593 A JP26632593 A JP 26632593A JP 26632593 A JP26632593 A JP 26632593A JP 3630169 B2 JP3630169 B2 JP 3630169B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- dimensional
- spatial filter
- spatial
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Complex Calculations (AREA)
- Image Processing (AREA)
Description
【産業上の利用分野】
本発明は画像処理方法及び装置に関し、更に詳しくは空間フィルタを用いた画像処理方法及び装置に関する。
【0002】
【従来の技術】
画像処理をディジタル的に行なう画像処理装置においては、入力された画像の輪郭強調,ノイズ除去,ボケの解消等を行なうためにディジタルフィルタが用いられる。
【0003】
各方向に対して設計した1次元フィルタを合成し2次元フィルタとする方法、及び2次元フィルタの縦続構成について次の従来技術が知られている(「2次元フィルタによるぼけ画像の復元」,谷萩隆嗣,野口孝樹,電子情報通信学会論文誌(D),J64−D,2,P156〜P163)。この従来技術の内容は、以下のようなものである。
▲1▼与えられた2次元平面上のPSF(画像のぼけの原因となる点像分布関数)を、各放射方向の1次元直線上に分割する。
▲2▼1次元直線上の特性を補正する各方向の1次元フィルタを個別に設計する。
▲3▼全体の特性が与えられた2次元平面上の特性を補正するように各方向の1次元フィルタを合成し、2次元フィルタとする。
▲4▼更にこの2次元フィルタを多段にして、前段で補正できない部分を次段で補う。
【0004】
また、z変換で表される1次元フィルタを縦続構成にする方法として、次の技術が知られている(「画像のディジタル信号処理」,吹抜敬彦,日刊工業新聞社,P96〜P97)。その内容は、以下のようなものである。
▲1▼与えられた伝達関数を因数分解する。
▲2▼1次の項の積と2次の項の積に分けて縦続構成を作る。
【0005】
図23は従来装置の概念図である。図で10は9×9の空間フィルタである。11は1行分のデータを保持するラインメモリである。このラインメモリ11は8個(空間フィルタ10の全行数−1)設けられている。ラインメモリ11により順次遅延された画像データが空間フィルタ10に入るようになっている。
【0006】
このように構成された装置において、図24に示すような入力画像データを処理する場合を示す。画像データの横方向のデータX11からX1 mが順次入力され、入力されたデータはラインメモリ11に送られる。横方向1ラインの入力が終わると、次は2ライン目のデータX21からX2 mが入力される。4ライン目までは、空間フィルタ10にデータが入力されないで、ラインメモリ11に順次送られる。そして、5ライン目のデータが入力されると、ラインメモリ11のデータが空間フィルタ10に入力され、フィルタリング(周波数処理のこと)が始まる。
【0007】
空間フィルタ10は、入力の画像データとラインメモリ11からの出力データを受けて畳み込み演算(コンボルューション)を行なう。ここで、空間フィルタ10の内部構成は図25に示すようになっている。図25において、21は各行列要素の画像データを保持するフリップフロップ、22は係数データを保持するレジスタ、23はフリップフロップ21からの画像データとレジスタ22からの係数データを乗算する乗算器である。空間フィルタ10内には、フリップフロップ21,レジスタ22及び乗算器23よりなる演算ユニットが必要な数だけマトリクス状に設けられている。
【0008】
24は各乗算器23の出力を全て受けて、その加算演算を行なう加算器である。このような空間フィルタの構成は、空間フィルタによる畳み込み演算が、離散時間領域における画像データとフィルタ係数との積の加算で得られることに基づくものである。ここで、レジスタ22の係数は外部から変えることができ、フィルタの特性に応じて係数を変えることが可能である。
【0009】
入力画像の9×9の領域の演算が終了したら、1列シフトした次の9×9領域に移動し、その領域の演算が行われる。このような操作を順次繰り返すことにより、図24に示す全体の画像のフィルタリングされた結果が出力画像として得られる。
【0010】
【発明が解決しようとする課題】
前述した従来の技術では、2次元空間フィルタの次数が高次になると演算量が多くなる。例えば、図23の9×9空間フィルタの乗算回数は81である。一般に、N×Nの2次元空間フィルタでは、N×N回の乗算(畳み込み演算に相当する乗算)を行なう必要がある。このため、回路規模が大きくなると共に、演算量が増え、処理時間が長くなってしまう。
【0011】
本発明はこのような課題に鑑みてなされたものであって、演算量を低減させて処理の高速化を図ると共に、回路規模を縮小することができる画像処理方法及び装置を提供することを目的としている。
【0012】
【課題を解決するための手段】
前記した課題を解決する本発明は、各方向の高次の零位相1次元フィルタを設計して伝達関数として与える伝達関数入力部と、該伝達関数入力部から入力される伝達関数を因数分解して低次の1次元フィルタに分割するフィルタ分割部と、該フィルタ分割部の出力を受けて、ある方向の前記低次の1次元フィルタと、それと異なる方向の低次の1次元フィルタから2次元の空間フィルタを合成するフィルタ合成部と、該フィルタ合成部により合成された2次元の空間フィルタの縦続構成により、入力画像のフィルタリングを行なう空間フィルタを具備し、該空間フィルタでの畳み込み演算を整数演算で行なう場合に、前記2次元空間フィルタの構成として、空間フィルタ間の画像データ転送を入力画像の1.5倍以上のデータ語長(ビットサイズ)で行なうことを特徴としている。
【0013】
【作用】
フィルタ分割部で高次の1次元フィルタを低次の1次元フィルタに分割し、分割された低次の1次元フィルタをフィルタ合成部で合成して2次元フィルタを得るようにする。そして、得られた2次元空間フィルタを縦続構成とする。これにより、演算量が減るため、処理時間の高速化が図れ、かつ回路規模も縮小することができる。なお、ここで高次と低次と言っているのは、あくまで相対的なものであり、何次以上が高次であり、何次以下が低次と定義できるような性質のものではない。
【0014】
【実施例】
以下、図面を参照して本発明の実施例を詳細に説明する。
図1は本発明方法の原理を示すフローチャート、図2は本発明装置の一実施例を示す構成ブロック図である。図2において、1は高次の1次元フィルタを設計して、伝達関数として与える伝達関数入力部、2は該伝達関数入力部1から入力される伝達関数を低次の1次元フィルタに分割するフィルタ分割部、3は該フィルタ分割部2の出力を受けて、2次元の空間フィルタを合成するフィルタ合成部、4は該フィルタ合成部3により合成された2次元の空間フィルタ4Aの縦続構成よりなり、入力画像のフィルタリングを行なう空間フィルタである。ここで、伝達関数とは、フィルタのインパルス応答のz変換をいう。このように構成された装置の動作を説明すれば、以下のとおりである。
【0015】
図3は伝達関数入力部1から入力される8次の零位相1次元フィルタの係数の構成例を示す図である。この係数により実現され、図4に示すような振幅周波数特性を持つ1次元フィルタは、z変換により次式で表される。
【0016】
【数1】
【0017】
図4に示す特性は、1次元フィルタの空間周波数特性例を示す図である。横軸は正規化された周波数[cycles/mm]、縦軸は振幅である。伝達関数入力部1は、フィルタ分割部2に対して(1)式で表される高次の1次元フィルタの伝達関数を入力する。この時の伝達関数の決定方法としては、例えば人間の眼の分解能や画像の空間周波数特性を重み係数に用いた重み付き最小2乗法を用いることができる。
【0018】
フィルタ分割部2は、以下のようにして入力された高次の1次元フィルタを低次の1次元フィルタに分割する。フィルタ分割部2は、(1)式で表される伝達関数を4次対象形の伝達関数に因数分解する。その結果は、次式のようになる。
【0019】
【数2】
【0020】
この伝達関数で表されるフィルタを水平方向,垂直方向に対して動作させるため、水平方向,垂直方向に対する1次元の伝達関数をH(z),V(z)として、フィルタ分割部2は1次元フィルタの伝達関数H(z),V(z)を以下に示すように与える。
【0021】
【数3】
【0022】
【数4】
【0023】
この実施例では、水平方向及び垂直方向の特性が同じになっている。このようにして分割されたフィルタの伝達関数は、フィルタ合成部3に通知される。フィルタ合成部3では、分割された1次元フィルタを合成し、画像の水平方向及び垂直方向に対する2次元空間フィルタを合成する。
【0024】
具体的には、(3)式のF1部と(4)式のF1部の係数を乗算して、図5の(a)に示すような5×5の係数マトリクスを得る。また、(3)式のF2部と(4)式のF2部の係数を乗算して、図5の(b)に示すような5×5の係数マトリクスを得る。
【0025】
これら係数マトリクスにそれぞれの係数の実際の値を代入すれば、2次元空間フィルタの構成は図6に示すようなものとなる。同図の(a)は図5の(a)に対応しており、(b)は図5の(b)に対応している。(a)に示す2次元フィルタを前段に、(b)に示す2次元フィルタを後段に用い(或いはその逆も可能)、これらを縦続接続すれば、図7に示すような縦続構成の2次元空間フィルタが得られる。
【0026】
このようにして、低次の2次元空間フィルタの縦続構成が実現されると、図2に示す空間フィルタ4が実現できる。この空間フィルタ4に入力された入力画像は、フィルタリングされ、所望の目的の特性を持つ出力画像が得られる。
【0027】
次に、フィルタ分割部2におけるフィルタの分割方法について説明する。伝達関数入力部1より(1)式の伝達関数が入力された時、(1)式の文字を置き換えて、
【0028】
【数5】
【0029】
とする。ここで、高次の1次元フィルタが4K(K=2,3…)次の零位相フィルタの時、フィルタ分割部2は、これを4次の零位相フィルタに分割する。フィルタ分割部2の動作は以下のとおりである。ここで、(5)式の伝達関数の零点を求めて伝達関数を因数分解する。伝達関数の零点は、(5)式をf(x)=0とした時の解である。ここで、f(x)=0の解を
x1 ,x2 ,x3 ,x4 ,x5 ,x6 ,x7 ,x8 とおき、(5)式を
【0030】
【数6】
【0031】
のようにxの1次の項に因数分解する。更に、解が
x1 =−1.381888e+00
x2 =−2.412560e+01
x3 =2.862151e+00+j2.828227e+00
x4 =2.862151e+00−j2.828227e+00
x5 =1.767767e−01+j1.746814e−01
x6 =1.767767e−01−j1.746814e−01
x7 =−4.144975e−02
x8 =−7.236478e−01
のように求まると、(6)式は複素共役となる解を組み合わせて、
【0032】
【数7】
【0033】
とxの2次の項で表わす。更に、2次の項を係数が対称形になるように組み合わせて
【0034】
【数8】
【0035】
のように対称形の4次の項にする。ここで、(1)式の伝達関数はa4 を因数の中に入れ込んで、
【0036】
【数9】
【0037】
とする。ここで、4次の偶対称形とは、例えば、
a2 a1 a0 a1 a2
のように、フィルタ係数の中央の値a0 を中心として、係数が左右対称の形をしたものをいう。このように、同じ次数(4次)の零位相フィルタに分割できる。後は、フィルタ合成部3が、(3)式,(4)式に示すようにこの(9)式を水平方向,垂直方向の伝達関数として4次の零位相1次元フィルタを組み合わせて、2次元の空間フィルタとすることができる。
【0038】
次に、4次の零位相フィルタの他の作成方法(ベアストウ法)について説明する。ベアストウ法は、(5)式をxの2次の項に因数分解し、その因数分解されたxの2次の項から解を求める手法である。(5)式を
【0039】
【数10】
【0040】
とxの2次の項に分割する。そして、R=S=0となる実数p,q,rを求める。ここで、実数p,q,rが求まると、次は、(10)式の一部である
【0041】
【数11】
【0042】
に注目し、更にこれをxの2次の項に分割する。このような操作を繰り返すことにより、(5)式はxの2次の項に因数分解され、
【0043】
【数12】
【0044】
となる。ここで、係数が偶対称形となるようにxの2次の項を組み合わせて(9)式の伝達関数を求めると、(9)式の係数は、それぞれ以下のようになる。
b0 =4.922713e−01
b1 =2.445560e−01
b2 =9.308412e−03
c0 =2.250600e+00
c1 =7.484424e−01
c2 =1.231425e−01
フィルタ合成部3は、このようにして実現された低次の1次元フィルタを水平方向及び垂直方向のそれぞれに対して、組み合わせて2次元の空間フィルタを実現する。
【0045】
次に、従来の技術による2次元フィルタと縦続構成の2次元フィルタの演算量について比較する。図8は演算量の比較を示す図である。それぞれ従来技術と本発明のそれぞれについて、乗算回数と加算回数を示している。図において、Mは対象画像の縦横1ラインの画素数、Nは縦続構成の各フィルタの縦横1ラインの係数の数、Kは縦続の段数である。ここで、例えば、M=128,N=3,K=3とすると、具体的な乗算回数と加算回数は図9に示すようなものとなる。本発明によれば従来の約55%で演算が可能となることが分かる。更に、高次の1次元フィルタを低次の1次元フィルタに分割し、同じ次数の2次元フィルタで縦続構成することにより、回路構成が簡単になり、乗算回数も減り、高速の処理が可能となる。
【0046】
なお、(3)式,(4)式の1次元フィルタの合成は、組み合わせる伝達関数を変えて、図10に示すようにすることもできる。この場合は、(3)式のF1と(4)式のF2、(3)式のF2と(4)式のF1とを組み合わせたものである。
【0047】
前述した、画像の各方向に対して設計した1次元フィルタの合成法は、各方向の1次元フィルタを空間周波数上で組み合わせ、空間周波数特性が決まらない領域は、補間により求めるようにすることもできる。例えば、図11に示すように、水平方向,垂直方向及び斜め方向の空間周波数特性が決まっている時(図の斜線部分)、その他の領域(図の白部分)の特性は補間により求める。
【0048】
画像の全ての方向に対して同じ1次元フィルタを動作させたい場合には、設計した高次の1次元フィルタを因数分解により低次の1次元フィルタに分割して、分割された1次元フィルタをそれぞれマクレラン変換により2次元空間フィルタに拡張し、縦続構成にすることができる(マクレラン変換については、「ディジタルフィルタの設計」,式部幹,東海大学出版会,P210〜P231に記載されている)。
【0049】
なお、図2の空間フィルタの構成としては、図7に示す構成に加えて、中央値フィルタ,シグマフィルタ等の非線形フィルタを組み合わせるようにしてもよい。図12に示す実施例は、2次元空間フィルタの縦続構成に中央値フィルタを縦続接続した例を示している。
【0050】
次に、縦続構成による2次元空間フィルタの畳み込み演算を整数演算で行なう場合のデータ語長をどのようにして決定すればよいか検討する。入力画像は、2次元空間フィルタにより処理(畳み込み演算)されると、画像データのダイナミックレンジが拡大する。このため、2次元空間フィルタ間の受け渡し語長は十分大きくとっておかなければならない。しかしながら、次段の2次元空間フィルタに入力できる画像データの語長も制限されるため、受け渡し語長も制限が必要となる。ここで、視覚的に影響がないように受け渡し語長を確保するとして、次段の入力画像のデータ語長は、実験した結果、前段のそれの1.5倍以上の語長にすればよいことが分かった。
【0051】
以下、その実験について説明する。例として、図7に示すような2次元空間フィルタの縦続構成の場合について考えるものとする。図7に示すシステムで、整数型で語長制限を行った出力画像と、浮動小数点の32ビットで計算した出力画像の比較を行なう。前者を語長制限あり、後者を語長制限なしと呼ぶことにする。
【0052】
語長制限ありは、2次元空間フィルタの内部演算を整数型32ビット、受け渡し語長とフィルタ係数語長を整数型で図13に示すように決める。図に示すように、ここでは受け渡し語長とフィルタ係数語長として5組を用いた。これに対して、語長制限なしは、内部演算・受け渡し・フィルタ係数を浮動小数点32ビットとする。また、入力画像を整数型の8ビットとし、縦続構成の2次元空間フィルタの振幅周波数特性を図4に示すローパス特性とする。
【0053】
縦続の各フィルタの振幅周波数特性は、図4の特性を図14に示すように2つの特性f1とf2に分解し、前段を振幅周波数特性の高いフィルタ、後段を振幅周波数特性の低いフィルタとする。図において、f1が振幅周波数特性の高いフィルタ、f2が振幅周波数特性の低いフィルタである。これらf1とf2を乗算すると、図4に示す周波数特性のフィルタとなる。
【0054】
この縦続構成の空間フィルタに一般的な画像を入力し、語長制限なしと語長制限ありの出力画像で誤差を計算する。そして、誤差画像をノイズとしてSN比で表わすと、図15に示すような実験データが得られた。図15において、横軸はフィルタ係数語長[ビット]、縦軸はSN比を示すSNR[dB]である。ここで、SNRは
【0055】
【数13】
【0056】
で表される。図15より明らかなように、語長制限ありの出力画像は、受け渡し語長8,9ビットの時に著しく画像が劣化することが分かる。これより、受け渡し語長は、12ビット以上とするのが妥当である。つまり、入力画像8ビットに対して12ビットの語長であるから、後段の空間フィルタの語長は、前段の空間フィルタの語長の少なくとも1.5倍以上あればよいことになる。このように空間フィルタを設計すれば、語長制限による画像の劣化を軽減することができる。
【0057】
また、語長制限によるフィルタの劣化を防ぐ方法として、異なる方向(例えば水平方向と垂直方向)の分割された低次の1次元フィルタの合成において、それぞれのフィルタ係数の2乗和を調べ、その値が近いもの同士を組み合わせる。その理由は、フィルタ係数の2乗和が小さいフィルタは、語長制限による特性の劣化が大きいため、劣化が大きいもの同士で組み合わせた方が全体としての結果はよくなるためである。
【0058】
ここで、2次元空間フィルタの配置について説明する。縦続構成の2次元フィルタの配置は、各フィルタの直流成分を1に正規化し、フィルタ係数の2乗和が大きいものを入力側へ、小さいものを出力側へ配置する。その理由は、前段でオーバフロさせて方が後段でオーバフローさせるよりも結果がよくなるからである。
【0059】
もう少し、詳しく説明する。フィルタ係数の2乗和が小さいものを前段に持ってくると、フィルタ係数のビット落ちにより、出力画像データが0かそれに近い値となり、画像情報が失われてしまう。それに対して、2乗和が大きいフィルタでは、オーバフローは起こるが、画像情報は失われることはないので、処理結果がよくなる。例えば、空間フィルタ1の2乗和が0.1311となる時、空間フィルタ2の2乗和は38.6369となる。これより、空間フィルタ2を縦続構成の前段に、空間フィルタ1を後段に配置する。
【0060】
次に、図7に示すような空間フィルタの縦続構成を、1個の空間フィルタで実現する構成について説明する。前述したように、本発明は、図23に示す9×9の空間フィルタを、これと等価な5×5の2個のフィルタに分割し、計算量を減らすものである。5×5の空間フィルタの縦続構成は、図16に示す通りである。それぞれの5×5空間フィルタ30は、その前段に4個のラインメモリ31を持ち、これらが縦続接続されている。この構成では、乗算器の数が81から50に減少している。
【0061】
図17は本発明に係わる空間フィルタの一実施例を示す構成ブロック図である。図に示す実施例は、図16に示す空間フィルタと等価な回路である。図16と同一のものは、同一の符号を付して示す。図において、30は本発明により実現された5×5の空間フィルタである。この空間フィルタ30内には、前段の空間フィルタとして動作する時の係数と、後段のフィルタとして動作する時の係数が内蔵されている。31は該空間フィルタ30の前段に設けられたラインメモリである。SW1は、ラインメモリ31と空間フィルタ30の間に設けられた入力切り替え用のスイッチである。該SW1は、その一方の接点がラインメモリ31と接続され、他方の接点がフィードバック線と接続されている。
【0062】
32は空間フィルタ30の後段に設けられたラインメモリである。その構成は、前段のラインメモリ31と同様である。SW2は、空間フィルタ30とラインメモリ32の間に設けられた切り替えスイッチである。該スイッチSW2の一方の接点はラインメモリ32と接続され、他方の接点は出力線と接続されている。このように構成されたフィルタの動作を説明すれば、以下のとおりである。
【0063】
この回路は、画像データが1ライン入力される毎にスイッチSW1,SW2が切り替わるようになっている。先ず、画像データが入力されると、図に示すように、スイッチSW1,SW2は全てその接点が上向きになる。この結果、空間フィルタ30の入力部では、SW1は入力画像データ及び各ラインメモリ31の出力を空間フィルタ30に与える。一方、空間フィルタ30の出力部では、SW2はその出力を空間フィルタ30に与える。この状態では、前段のフィルタ係数で畳み込み演算が行われ、その出力データが出力側のラインメモリ32に保持される。
【0064】
次に、1ラインの画像データが入力し終わると、SW1,SW2は全てその接点が下向きになり、図18のようになる。この状態では、後段のフィルタ係数で畳み込み演算が行われ、その結果が回路の出力となる。ここで、フィルタ係数の切り替えは、スイッチSW1,SW2の切り替えと同時に行われる。
【0065】
ここで、係数の設定について説明する。前述したように、空間フィルタ30の内部に2組のレジスタ22(図25参照)を用意しておき、これをSW1,SW2の切り替えに同期させて切り替えるようにする。或いは、SW1,SW2の切り替えに同期させて、レジスタ22に与える係数を外部から書き替えるようにしてもよい。
【0066】
なお、一般にK段の縦続接続を行なう場合は、図19に示すように、出力側のラインメモリ32を(K−1)組設け、空間フィルタ30の前後にK:1のスイッチSW1,SW2を配置すればよい。なお、ラインメモリ31,32としては、FIFO(ファーストイン・ファーストアウト)形式のバッファが用いられる。なお、図の太い実線は、ラインメモリの出力を省略したことを表している。
【0067】
上述した空間フィルタは、5×5の空間フィルタ30を1個で済ます構成であった。ラインメモリの構成を工夫すれば、ラインメモリも前段と後段にそれぞれ設ける必要はなく、1組で済ますことができる。
【0068】
図20は空間フィルタの他の実施例を示す構成ブロック図である。図17と同一のものは、同一の符号を付して示す。図において、30は5×5の空間フィルタである。その内部には、前段用と後段用のフィルタ係数を保持するレジスタが内蔵されているものとする。35は空間フィルタ30の入力部に設けられたラインメモリである。このラインメモリでは、初段のラインメモリの容量が2段目から5段目までのラインメモリの容量の半分になっている。SW3は、入力信号とフィードバック信号の切り替えを行なうスイッチである。スイッチSW3の一方の入力には、入力画像データが入力され、他方の入力には空間フィルタ30の出力が入力されている。このように構成された回路の動作を説明すれば以下のとおりである。
【0069】
ここで、画像データの横方向の1ラインをxiで表わし、縦続構成の前段の空間フィルタの出力をyi,回路の出力をziで表わす。また、図20の回路のラインメモリ35を上から順にラインメモリ1,2,3,4,5と呼ぶことにする。この回路は、ラインメモリ2,3,4,5がラインメモリ1の2倍の容量を持ち、図17の回路の出力側のラインメモリを兼用している。スイッチSW3は、画像1ライン分の処理が終わる毎に切り替わる。
【0070】
先ず、初期設定として、図21の(a)に示すように画像データの3ライン(x1 ,x2 ,x3 )を入力する。この時、スイッチSW3は上側に接続されている。従って、入力画像データがラインメモリ35に入ることになる。3ラインの入力が終わると、次はスイッチSW3は下側に接続されラインメモリ35のデータを空間フィルタ30に入力する。空間フィルタ30の出力段に接続されたスイッチSW4は、そのまま出力として出すか、入力にフィードバックするかを切り替えるものである。
【0071】
空間フィルタ30の出力はラインメモリ1に入力される。そして、1ライン分の処理が終わると、図21の(b)に示すように縦続構成の前段に相当するフィルタの出力y1 がラインメモリ1に入力される。
【0072】
次に、スイッチSW3は上側に接続され、画像データがラインメモリ35に入力される。この時、空間フィルタ30には前段の出力y1 が入力され、フィルタ係数は縦続構成の後段のものに切り替わる。このような操作を順次繰り返すと、図21の(c)に示すように、y1 がラインメモリ3にきた時、この回路の1ライン目の出力z1 が出力される(図21の(d))。ラインメモリ35を空間フィルタ30の入力段のFIFOとしても、また出力段のFIFOとしても用いるため、そのラインメモリ35内のデータは、画像入力データxiと前段の出力yiとが図に示すように縦方向に揃っている必要がある。
【0073】
以上の動作を一般的に表わすと、iライン目の回路の出力は図21の(e)に示すようになる。前段と後段のフィルタ係数の切り替えは、スイッチSW3の切り替えと同時に行われ、スイッチSW3が上側に接続されている時は、前段のフィルタ係数、下側に接続されている時は後段のフィルタ係数が使用される。
【0074】
図22は空間フィルタの一般的な構成例を示す図である。一般に、K段の縦続接続を行なう場合、図に示すようにラインメモリ1を(K−1)ライン分の長さとし、他のラインメモリ2〜5はKライン分の長さとすればよい。
【0075】
前述の実施例では、9×9の2次元空間フィルタを5×5の低次の2次元空間フィルタに分割する場合について説明した。しかしながら、本発明はこれに限るものではなく、高次の2次元フィルタの構成は9×9に限るものではなく、任意の数MのM×Mのマトリクスであってよい。また、この高次の2次元フィルタから分割される低次の2次元フィルタの大きさは、5×5に限るものではない。
【0076】
更に、図22に示した空間フィルタは、ハードウェアで実現する他に、コンピュータのバッファやDSP(ディジタル・シグナル・プロセッサ)を用いることにより、ソフトウェアでも実現することができる。
【0077】
【発明の効果】
以上、詳細に説明したように、本発明によれば高次の2次元空間フィルタを低次の2次元空間フィルタに分割することにより、演算量を低減させて処理の高速化を図ると共に、回路規模を縮小することができる画像処理方法及び装置を提供することができ、実用上の効果が大きい。
【図面の簡単な説明】
【図1】本発明方法の原理を示すフローチャートである。
【図2】本発明装置の一実施例を示す構成ブロック図である。
【図3】本発明で用いる8次の零位相フィルタの係数の構成例を示す図である。
【図4】1次元フィルタの空間周波数特性例を示す図である。
【図5】2次元空間フィルタのマトリクス構成例を示す図である。
【図6】2次元空間フィルタの係数の具体的構成例を示す図である。
【図7】2次元フィルタの縦続構成を示す図である。
【図8】演算量の比較を示す図である。
【図9】具体的な演算量の比較を示す図である。
【図10】2次元空間フィルタのマトリクスの他の構成例を示す図である。
【図11】空間周波数特性の補間の説明図である。
【図12】空間フィルタの縦続構成の他の例を示す図である。
【図13】受け渡し語長と係数語長の関係を示す図である。
【図14】振幅周波数特性の分解の様子を示す図である。
【図15】出力画像の誤差を示す図である。
【図16】5×5空間フィルタの縦続構成を示す図である。
【図17】本発明に係わる空間フィルタの一実施例を示す構成ブロック図である。
【図18】本発明の動作説明図である。
【図19】一般的な空間フィルタの構成例を示す図である。
【図20】空間フィルタの他の実施例を示す構成ブロック図である。
【図21】空間フィルタの動作を示す図である。
【図22】空間フィルタの一般的な構成例を示す図である。
【図23】従来装置の概念図である。
【図24】入力画像データ例を示す図である。
【図25】空間フィルタの内部構成例を示す図である。
【符号の説明】
1 伝達関数入力部
2 フィルタ分割部
3 フィルタ合成部
4 2次元空間フィルタ
Claims (5)
- 各方向の高次の零位相1次元フィルタを設計して伝達関数として与える伝達関数入力部と、
該伝達関数入力部から入力される伝達関数を因数分解して低次の1次元フィルタに分割するフィルタ分割部と、
該フィルタ分割部の出力を受けて、ある方向の前記低次の1次元フィルタと、それと異なる方向の低次の1次元フィルタから2次元の空間フィルタを合成するフィルタ合成部と、
該フィルタ合成部により合成された2次元の空間フィルタの縦続構成により、入力画像のフィルタリングを行なう空間フィルタを具備し、
該空間フィルタでの畳み込み演算を整数演算で行なう場合に、前記2次元空間フィルタの構成として、空間フィルタ間の画像データ転送を入力画像の1.5倍以上のデータ語長(ビットサイズ)で行なうことを特徴とする画像処理装置。 - 前記空間フィルタでの畳み込み演算を整数演算で行なう場合に、前記空間フィルタの設計で各方向の低次の1次元フィルタの組み合わせ方は、各フィルタの係数の2乗和が近い値をとるフィルタ同士を組み合わせるようにしたことを特徴とする請求項1記載の画像処理装置。
- 前記空間フィルタでの畳み込み演算を整数演算で行なう場合に、各フィルタの直流成分を1に正規化し、フィルタ係数の2乗和が大きいものを入力側へ、小さいものを出力側に配置するようにしたことを特徴とする請求項1記載の画像処理装置。
- 前記2次元フィルタとして1個の空間フィルタを用い、該空間フィルタの前後にそれぞれスイッチとラインメモリを設け、これらスイッチを連動して切り替えることにより空間フィルタを循環動作させ、等価的に継続構成を実現したことを特徴とする請求項1記載の画像処理装置。
- 前記2次元フィルタとして1個の空間フィルタを用い、該空間フィルタの入力部にラインメモリを、該ラインメモリの入力段に入力画像と空間フィルタ出力を切り替えて入力するスイッチとをそれぞれ設け、前記スイッチの切り替え制御により空間フィルタを循環動作させ、等価的に縦続構成を実現したことを特徴とする請求項1記載の画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26632593A JP3630169B2 (ja) | 1993-10-25 | 1993-10-25 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26632593A JP3630169B2 (ja) | 1993-10-25 | 1993-10-25 | 画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07121705A JPH07121705A (ja) | 1995-05-12 |
JP3630169B2 true JP3630169B2 (ja) | 2005-03-16 |
Family
ID=17429361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26632593A Expired - Lifetime JP3630169B2 (ja) | 1993-10-25 | 1993-10-25 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3630169B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7366746B2 (en) * | 2004-02-12 | 2008-04-29 | Xerox Corporation | Finite impulse response filter method and apparatus |
US7835586B2 (en) * | 2007-08-01 | 2010-11-16 | Mitsubishi Electric Research Laboratories, Inc. | Method for filtering images with bilateral filters |
JP5454348B2 (ja) * | 2010-05-12 | 2014-03-26 | ソニー株式会社 | 撮像装置および画像処理装置 |
JP5846048B2 (ja) * | 2012-06-05 | 2016-01-20 | 株式会社Jvcケンウッド | 画像処理装置および撮像装置 |
-
1993
- 1993-10-25 JP JP26632593A patent/JP3630169B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH07121705A (ja) | 1995-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5359674A (en) | Pyramid processor integrated circuit | |
US5500811A (en) | Finite impulse response filter | |
KR20030045017A (ko) | 다중 필터링 모드를 갖는 재구성 가능한 디지털 필터 | |
US4984286A (en) | Spatial filter system | |
JPH04128982A (ja) | プロセッサエレメント、プロセッシングユニット、プロセッサ、及びその演算処理方法 | |
US5559905A (en) | Digital image resizing apparatus | |
US5729483A (en) | Implementation of a digital interpolation filter and method | |
US5031132A (en) | Circuit for convolving a set of digital data | |
JP2002522939A (ja) | 乗算器を用いないデジタルフィルタリング | |
JP3630169B2 (ja) | 画像処理装置 | |
JPH01269183A (ja) | 空間フィルタ画像処理装置 | |
US5912828A (en) | Equalizer filter configuration for processing real-valued and complex-valued signal samples | |
KR100550676B1 (ko) | 2-차원 피라미드 필터 구조 | |
Venetsanopoulos et al. | High-speed architectures for digital image processing | |
JPWO2006134688A1 (ja) | 補間処理回路 | |
KR20040005904A (ko) | 2-차원 피라미드 필터 구조 | |
Singh et al. | High performance VLSI architecture for wave digital filtering | |
US5479454A (en) | Digital filter with improved numerical precision | |
KR20040007483A (ko) | 2-차원 피라미드 필터 구조 | |
JP3243831B2 (ja) | Fir型フィルタ | |
EP1272939B1 (en) | Elementary cell of a linear filter for image processing | |
Bilal et al. | Low Complexity Parallel FIR Filter Circuit Design by Exploiting Signal Correlation in Multimedia Applications | |
Games et al. | VLSI design of an algebraic-integer signal processor | |
KR20040028731A (ko) | 2-차원 피라미드 필터 구조 | |
Karthic | Implementation of High-Performance Image Scaling Processor using VLSI |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040316 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040407 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040618 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041208 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |