CN1728344A - 提高半导体沟渠蚀刻均匀性的方法 - Google Patents

提高半导体沟渠蚀刻均匀性的方法 Download PDF

Info

Publication number
CN1728344A
CN1728344A CN 200410053289 CN200410053289A CN1728344A CN 1728344 A CN1728344 A CN 1728344A CN 200410053289 CN200410053289 CN 200410053289 CN 200410053289 A CN200410053289 A CN 200410053289A CN 1728344 A CN1728344 A CN 1728344A
Authority
CN
China
Prior art keywords
ditches
irrigation canals
semiconductor
photoresist
needs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200410053289
Other languages
English (en)
Other versions
CN100338742C (zh
Inventor
那炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CNB200410053289XA priority Critical patent/CN100338742C/zh
Publication of CN1728344A publication Critical patent/CN1728344A/zh
Application granted granted Critical
Publication of CN100338742C publication Critical patent/CN100338742C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种提高半导体沟渠蚀刻均匀性的方法，旨在提供一种提高半导体沟渠蚀刻的均匀度的可控制性，从而提高成品率的方法。其技术方案的要点是：采用如下步骤进行，第一步，在半导体材料表面均匀涂上一层合适厚度的光刻胶；第二步，在需要蚀刻的区域对光刻胶曝光、显影，将需要形成沟渠区域的光刻胶移除，不需要形成沟渠的区域保留光刻胶；第三步，用离子注入的方法，对需要蚀刻的区域注入相同半导体材料的离子，破坏该区域的半导体材料的晶体特性，使单晶体的半导体被破坏为非晶体结构；第四步，用干法蚀刻的方法将需要形成沟渠的区域的半导体材料移除，形成需要的沟渠；第五步，将光刻胶去除，得到在需要区域蚀刻出所需沟渠的半导体材料。

Description

提高半导体沟渠蚀刻均匀性的方法
技术领域
本发明涉及半导体蚀刻技术领域，尤其是涉及一种提高半导体沟渠蚀刻均匀性的方法。
背景技术
目前，对半导体沟渠的蚀刻工艺流程如下，如图1所示：首先，在半导体材料表面均匀涂上一层合适厚度的光刻胶，如图1(a)；接着，用光刻机及相应的掩膜版在需要蚀刻的区域对光刻胶曝光，显影，将需要形成沟渠区域的光刻胶移除，不需要形成沟渠的区域保留光刻胶，如图1(b)；然后，用干法蚀刻的方法将需要形成沟渠的区域的半导体材料移除，形成需要的沟渠，其他地方因为有光刻胶保护，不受蚀刻影响，如图1(c)；最后，将光刻胶去除，得到最终的在需要区域蚀刻出所需沟渠的半导体材料，如图1(d)。
由于半导体材料一般为长程有序的单晶体结构，在蚀刻较深的沟渠时，由于现有蚀刻设备的能力限制(产生等离子体的密度大小，偏压强度等限制)，深沟渠的均匀性不够好，进而直接影响到成品率。
发明内容
本发明的目的在于针对现有技术的上述不足，提出一种提高半导体沟渠蚀刻的均匀度的可控制性，从而提高成品率的方法。
本发明的上述目的是通过下述技术方案实现的：采用如下步骤进行，第一步，在半导体材料表面均匀涂上一层合适厚度的光刻胶；第二步，在需要蚀刻的区域对光刻胶曝光、显影，将需要形成沟渠区域的光刻胶移除，不需要形成沟渠的区域保留光刻胶；第三步，用离子注入的方法，对需要蚀刻的区域注入相同半导体材料的离子，破坏该区域的半导体材料的晶体特性，使单晶体的半导体被破坏为非晶体结构；第四步，用干法蚀刻的方法将需要形成沟渠的区域的半导体材料移除，形成需要的沟渠；第五步，将光刻胶去除，得到在需要区域蚀刻出所需沟渠的半导体材料。
将第五步处理后的半导体材料进行退火处理，恢复晶体的原有特性，得到最终所需形貌，特性的半导体材料；在第三步过程中，选择能量为300-3000KeV，剂量为3E14-5E14，角度为0-7度，对需要蚀刻的区域注入相同半导体材料的离子；在第三步过程中，选择能量为2000KeV，剂量为4E14，角度为0度，对需要蚀刻的区域注入相同半导体材料的离子；进行退火处理的温度为1000-1200度，时间为10-45秒；进行退火处理的温度为1050度，时间为10秒。
和现有技术相比，本发明具有以下有益效果：由于半导体材料一般是单晶体材料，其内部的原子排序是长程有序的，在对半导体进行蚀刻时，因为半导体材料的该特性，破坏半导体的单晶体结构需要相对大的能量或相对长的时间，同时蚀刻的均匀性也难以控制，由于均匀性不好可以直接影响成品率，导致产品失效增加，成本上升。而采用本发明所述的方法，在蚀刻半导体材料前采用离子注入，用与半导体材料相同种类的离子轰击需要蚀刻区域的半导体材料，破坏半导体材料的长程有序特性，使其结构从单晶体转变为结构疏松的非晶体。这样在蚀刻时只需较小的能量和较短的时间就可以完成蚀刻，同时更重要的是，由于疏松的结构易于蚀刻，对蚀刻深度的均匀性的控制变的相对容易，均匀性变好，随之提高了成品率，降低了成本，提高了收益。
附图说明
图1是现有技术中半导体沟渠蚀工艺过程示意图；
图2是本发明半导体沟渠蚀刻工艺过程示意图。
其中，1为半导体材料；2为光刻胶。
具体实施方式
下面结合附图和实施例对本发明作进一步描述。
如图2所示，本发明的工艺流程如下：
第一步，在半导体材料表面均匀涂上一层合适厚度的光刻胶。如图2(a)。
第二步，用光刻机及相应的掩膜版在需要蚀刻的区域对光刻胶曝光，显影。将需要形成沟渠区域的光刻胶移除，不需要形成沟渠的区域保留光刻胶。如图2(b)。
第三步，用离子注入的方法，采用合适的能量，剂量，角度，对需要蚀刻的区域注入相同半导体材料的离子，破坏该区域的半导体材料的晶体特性，使单晶体的半导体被破坏为非晶体结构，使后继的蚀刻容易进行，并可提高蚀刻的均匀性。如图2(c)。
第四步，用干法蚀刻的方法将需要形成沟渠的区域的半导体材料移除，形成需要的沟渠，其他地方因为有光刻胶保护，不受蚀刻影响。如图2(d)。第五步，将光刻胶去除，得到在需要区域蚀刻出所需沟渠的半导体材料。如图2(e)。
对第5步处理后的半导体材料采用合适的温度，时间进行退火处理，恢复晶体的原有特性。得到最终所需形貌，特性的半导体材料。这一工艺过程不一定需要单独实施，可以合并到半导体生产工艺中的其他退火步骤。

Claims (6)

1、一种提高半导体沟渠蚀刻均匀性的方法，其特征在于：采用如下步骤进行，
第一步，在半导体材料表面均匀涂上一层合适厚度的光刻胶；
第二步，在需要蚀刻的区域对光刻胶曝光、显影，将需要形成沟渠区域的光刻胶移除，不需要形成沟渠的区域保留光刻胶；
第三步，用离子注入的方法，对需要蚀刻的区域注入相同半导体材料的离子，破坏该区域的半导体材料的晶体特性，使单晶体的半导体被破坏为非晶体结构；
第四步，用干法蚀刻的方法将需要形成沟渠的区域的半导体材料移除，形成需要的沟渠；
第五步，将光刻胶去除，得到在需要区域蚀刻出所需沟渠的半导体材料。
2、根据权利要求1所述的提高半导体沟渠蚀刻均匀性的方法，其特征在于：将第五步处理后的半导体材料进行退火处理，恢复晶体的原有特性，得到最终所需形貌、特性的半导体材料。
3、根据权利要求1所述的提高半导体沟渠蚀刻均匀性的方法，其特征在于：在第三步过程中，选择能量为300-3000KeV，剂量为3E14-5E14，角度为0-7度，对需要蚀刻的区域注入相同半导体材料的离子。
4、根据权利要求3所述的提高半导体沟渠蚀刻均匀性的方法，其特征在于：在第三步过程中，选择能量为2000KeV，剂量为4E14，角度为0度，对需要蚀刻的区域注入相同半导体材料的离子。
5、根据权利要求2所述的提高半导体沟渠蚀刻均匀性的方法，其特征在于：进行退火处理的温度为1000-1200度，时间为10-45秒。
6、根据权利要求5所述的提高半导体沟渠蚀刻均匀性的方法，其特征在于：进行退火处理的温度为1050度，时间为10秒。
CNB200410053289XA 2004-07-29 2004-07-29 提高半导体沟渠蚀刻均匀性的方法 Expired - Fee Related CN100338742C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200410053289XA CN100338742C (zh) 2004-07-29 2004-07-29 提高半导体沟渠蚀刻均匀性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200410053289XA CN100338742C (zh) 2004-07-29 2004-07-29 提高半导体沟渠蚀刻均匀性的方法

Publications (2)

Publication Number Publication Date
CN1728344A true CN1728344A (zh) 2006-02-01
CN100338742C CN100338742C (zh) 2007-09-19

Family

ID=35927514

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410053289XA Expired - Fee Related CN100338742C (zh) 2004-07-29 2004-07-29 提高半导体沟渠蚀刻均匀性的方法

Country Status (1)

Country Link
CN (1) CN100338742C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854201A (zh) * 2019-11-25 2020-02-28 上海华力集成电路制造有限公司 鳍式晶体管的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1032887C (zh) * 1993-06-26 1996-09-25 陈佩章 圆形玻璃钝化二极体晶粒的制法
US6190955B1 (en) * 1998-01-27 2001-02-20 International Business Machines Corporation Fabrication of trench capacitors using disposable hard mask
JP2002280446A (ja) * 2001-03-19 2002-09-27 Sony Corp 半導体装置の製造方法および半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854201A (zh) * 2019-11-25 2020-02-28 上海华力集成电路制造有限公司 鳍式晶体管的制造方法
CN110854201B (zh) * 2019-11-25 2023-09-19 上海华力集成电路制造有限公司 鳍式晶体管的制造方法

Also Published As

Publication number Publication date
CN100338742C (zh) 2007-09-19

Similar Documents

Publication Publication Date Title
CN104347422B (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
CN101308786B (zh) 半导体器件的离子注入方法
CN100338742C (zh) 提高半导体沟渠蚀刻均匀性的方法
CN104299908B (zh) Vdmos及其制造方法
CN109326519B (zh) 一种倾角硅槽刻蚀工艺
US7892957B2 (en) Gate CD trimming beyond photolithography
CN106935545A (zh) 阵列基板及其制备方法和应用
CN101937843A (zh) 湿法刻蚀的图形定义方法
CN112071751A (zh) 一种半导体器件的制造方法
CN101740521B (zh) 一种闪存存储器的制作方法
KR100612947B1 (ko) 비대칭 스텝구조의 게이트를 구비하는 반도체소자의 제조방법
CN109659323A (zh) 一种显示面板及其制作方法
CN104112778A (zh) 一种薄膜晶体管及其制造方法、显示装置
CN104851799A (zh) 一种变掺杂区的形成方法和装置
CN101770944B (zh) 半导体器件栅极的制作方法
KR100695438B1 (ko) 반도체 소자의 제조방법
KR20010037867A (ko) 메탈 게이트를 채용한 트랜지스터 제조방법
KR20070076811A (ko) 모스펫 소자의 제조방법
KR100455657B1 (ko) 커플링 비율의 증가 및 조절이 용이한 플래쉬 메모리 셀제조 방법
KR100672784B1 (ko) 반도체 소자 제조 방법
KR100709577B1 (ko) 플라즈마를 이용한 식각방법
KR100613454B1 (ko) 반도체 소자의 평탄화 방법
KR20000066421A (ko) 반도체 미세패턴 형성방법
CN105826239A (zh) 一种形成硅通孔的方法
KR970052362A (ko) 반도체 장치의 콘택홀(Contact hole) 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171220

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corp.

Address before: No. 1188, Chuan Qiao Road, Pudong, Shanghai

Patentee before: Shanghai Hua Hong NEC Electronics Co.,Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070919

Termination date: 20210729

CF01 Termination of patent right due to non-payment of annual fee