CN1707824A - 衬底的分割方法 - Google Patents

衬底的分割方法 Download PDF

Info

Publication number
CN1707824A
CN1707824A CN200510076124.9A CN200510076124A CN1707824A CN 1707824 A CN1707824 A CN 1707824A CN 200510076124 A CN200510076124 A CN 200510076124A CN 1707824 A CN1707824 A CN 1707824A
Authority
CN
China
Prior art keywords
substrate
mentioned
electron beam
dividing method
cleavage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510076124.9A
Other languages
English (en)
Other versions
CN100490191C (zh
Inventor
上田哲三
上田大助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1707824A publication Critical patent/CN1707824A/zh
Application granted granted Critical
Publication of CN100490191C publication Critical patent/CN100490191C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043Making grooves, e.g. cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213Sapphire, quartz or diamond based substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

本发明的目的是提供一种衬底的分割方法,通过该方法,可在不会产生芯片缺陷的情况下,进行衬底分割,使芯片形状再现性良好且接近四边形,并且可以再现性良好地形成平坦的解理面,在衬底表面2上,照射使衬底的内部产生错位的强电子束(1),产生以错位为起点的裂缝,从而形成解理面(5),来分割衬底。

Description

衬底的分割方法
技术领域
本发明涉及一种衬底的分割方法,其可适用于例如由氮化物半导体构成的半导体激光元件、发光二极管或者场效应晶体管集成电路的制造方法中。
背景技术
结构式AlxGa1-x-yInyN(0≤x≤1、0≤y≤1、0≤z≤1、0≤x+y+z≤1)所示的GaN类氮化物半导体(下记为InGaAlN),具有较宽的禁带宽度(GaN在室温下的禁带宽度为3.4eV)是在绿色、蓝色的可视区域或者称为紫外的波长范围内可实现高输出功率发光二极管的材料,通过由蓝色发光二极管激发荧光体而得到白色光的白色发光二极管被广泛应用。另外,作为下一代高密度光盘系统用光源的、使用氮化物半导体的蓝紫色半导体激光元件也已商品化。另外,氮化物半导体因其较大的饱和漂移速度或者高耐压的特性,有望用于将来的高频高输出功率电子器件,因而正活跃进行研究开发。
通常,在氮化物半导体的晶体生长过程中,使用称作蓝宝石衬底或者SiC衬底的非常坚硬的衬底,采用通过有机金属气相生长法(MetalOrganic Chemical Vapor Deposition;MOCVD法)在该衬底上外延生长器件结构的方法。另外,最近,开发出一种通过氢化物气相生长法(Hydride Vapor Phase Epitaxy;HVPE法)在母材衬底上形成厚膜晶体,并通过分离或者除去母材衬底而得到的GaN衬底,也在其上进行器件结构的形成。在任意情况下,这些衬底与作为现有半导体衬底的Si衬底或者GaAs衬底相比非常硬,因此,芯片分离通常非常困难,在使用通常使用的金刚石刀片进行切割的方法(例如,参照专利文献1、2)中,会有芯片缺陷多,很难再现性良好地切割为四边形的问题。另外,在制作半导体激光元件的情况下,必须通过解理形成谐振器镜,但是,很难使该解理面成为平坦的面。前面,例如,在蓝宝石衬底或者SiC衬底上通过例如金刚石划线器形成线状的槽之后,可以通过将刃型夹具按压在衬底上的方式来进行解理等,但是,通过该方法很难得到平坦的解理面,因此,其结果会产生得到的半导体激光元件的阈值电流变大,工序的成品率变差的问题。
另外,作为切割困难的另外一个例子,可以列举形成有具有非常硬的低介电常数绝缘膜的Si集成电路(LSI:Large Scale Integrated circuits)的衬底的芯片分离。Si集成电路中,对深度超微区域的细微化及随之而来的高速作业化的开发正加速进行,这种大规模集成电路中,布线延迟成为很大的问题。为了解决该问题,正积极地减小布线的层间绝缘膜的介电常数,以减少布线延迟。该低介电常数绝缘膜通常是非常硬的材料,因此,会产生用金刚石刀片进行的芯片分离的切割加工非常困难的问题。
如上所述,在蓝宝石衬底或者SiC衬底上形成氮化物半导体器件而构成的氮化物半导体衬底,或者在上述衬底上形成包含低介电常数绝缘膜等非常硬的材料的半导体器件而构成的半导体衬底,很难不产生芯片缺陷或者再现性良好地分割为所期望的形状。因此,正在寻求一种可以解决这种问题的、半导体衬底的解理和芯片分离技术。
下面,作为现有技术的一个例子,以两个现有例说明半导体衬底的分割方法。
图1A、图1B表示现有例子中的氮化物半导体衬底的解理方法的外观图及剖面图。
首先,如图1A所示,在蓝宝石衬底7上通过例如MOCVD法形成外延生长层13,形成GaN系列半导体激光元件。该外延生长层13具体包括n型AlGaN覆盖层、InGaN多重量子阱活性层、p型AlGaN覆盖层,InGaN多重量子阱活性层以405nm进行蓝紫色激光振荡。p型AlGaN覆盖层或者p型GaN层形成在外延生长层13表面上,并在P型AlGaN覆盖层上形成构图的例如Ni/Au等p型欧姆电极。在选择性地除去p型AlGaN覆盖层及InGaN多重量子阱活性层之后,在露出于表面的n型AlGaN覆盖层或者形成在其下部的n型GaN层上,形成有Ni/Al等p型欧姆电极。此外,这里虽然以蓝宝石衬底为例,但是也可以是SiC衬底。接着,将未形成该外延生长层13的蓝宝石衬底7的背面研磨至蓝宝石衬底7为例如100μm左右厚度之后,在蓝宝石衬底7的背面,以半导体激光元件谐振器长度的间隔,朝着作为蓝宝石衬底7的解理方向的a轴方向(<11-20>)形成划线15。该划线15的形成中,使用金刚石划线器14形成深约50μm的槽。
接着,在形成划线15之后,如图1B所示,将刃型夹具抵靠在蓝宝石衬底7背面的划线15上,并从外延生长层13表面对夹具施加压力,形成由多个半导体激光芯片构成的杆状氮化物半导体衬底。此外,反复进行用于提高相对于杆状的氮化物半导体衬底的解理面18的端面反射率的涂敷及上述解理工序,从而进一步分割杆状的氮化物半导体衬底,并得到半导体激光芯片。
图2是表示现有例子中的半导体衬底的芯片分离方法的外观图。
首先,如图2所示,在蓝宝石衬底7上通过例如MOCVD法形成GaN系列外延生长层19。该外延生长层19构成发光二极管或者场效应晶体管集成电路。构成发光二极管时,外延生长层19具体包括n型GaN覆盖层或者n型AlGaN覆盖层、InGaN多重量子阱活性层、p型AlGaN覆盖层或者p型GaN覆盖层,InGaN多重量子阱活性层通过电流注入以470nm发出蓝光。另一方面,构成场效应晶体管时,在未掺杂GaN层上形成n型AlGaN覆盖层。接着,在电极形成等器件形成步骤完成后,通过研磨等使蓝宝石衬底7薄膜化。其后,使用金刚石刀片20,如图2所示,在xy方向将半导体衬底切断为四边形,由此可以进行芯片分离。
专利文献1:日本特开平8-236867号公报;
专利文献2:日本特开平10-242570号公报。
但是,现有的半导体衬底的分割方法中,在图1A、1B及图2所示的任意一种情况下,都必须使用金刚石划线器等在半导体衬底上设置槽或者切断半导体衬底,经常发生芯片缺陷,存在有不能使芯片形状再现性良好地形成为四边形的问题。并且,用金刚石刀片进行切断、并进行线分离的情况下,必须确保由金刚石刀片切断部分的芯片宽度,结果,存在有由每片衬底得到的芯片总数减少、芯片成本增加的问题。并且,在为了形成半导体激光元件的谐振器而进行解理的情况下,很难得到平坦的解理面,结果,还存在有半导体激光元件的阈值电流大、且工艺成品率低的问题。
发明内容
因此,鉴于上述技术问题,本发明的目的是提供一种衬底分割方法,其可适用于半导体衬底的解理方法及芯片分离方法,在不会产生芯片缺陷的情况下,分割衬底,使芯片形状再现性良好为且接近四边形,并且再现性良好地形成平坦的解理面。
为达成上述目的,本发明的衬底分割方法具有下述构成。即,本发明的衬底分割方法的构成是,在衬底上沿分离面照射电子束且电子束的电子射程位于衬底内,在比电子射程更靠近表面侧,通过电子束照射加热衬底。在该加热的部分,产生使衬底的晶格常数变大的热膨胀的结果是,可以通过该晶格失配解理衬底。可以认为开始产生解理的射束功率密度是,使得电子射程和因晶格失配而开始产生晶体缺陷的临界膜厚相等的程度的射束功率密度,且为了产生解理,产生晶体缺陷的功率密度w1必须比使衬底熔融的功率密度w2小。该条件下,在照射具有大于等于w1且小于等于w2的射束功率密度的电子束的情况下可以产生解理。这时,为了在更宽的射束条件范围内进行解理,期望进行以下动作:衬底选择由难熔融的材料构成的衬底,或者选择由热膨胀系数大的材料构成的衬底,或者冷却衬底来扩大衬底和电子束照射部分之间的温度差。
通过这种结构,即通过在上述射束照射条件下用电子束扫描衬底表面,在不会发生芯片缺陷的情况下,分割衬底,使芯片形状再现性良好且接近四边形,并且可以再现性良好地形成平坦的解理面。
具体来说,本发明的衬底的分割方法的特征在于,在上述衬底的前面照射使该衬底的内部产生错位的强电子束,产生以上述错位为起点的裂缝,从而分割上述衬底。换言之,从衬底的主面一侧照射电子束,从上述衬底的主面上的上述电子束的入射点沿着上述电子束的轨迹加热上述衬底内部,在上述衬底内部,比从上述电子束的入射点开始的上述电子束的电子射程更靠近背面侧产生错位。在此,上述电子束的射程优选的是,比上述衬底的深度方向上的从上述表面开始到开始产生晶体缺陷的、不同温度的两个部分的界面的深度长。
通过这种结构,通过电子束照射加热从衬底表面到电子射程为止的范围,衬底的表面部分热膨胀,因此,比电子射程更深的未加热部分和被加热的部分的晶格失配变大,在被加热的部分的膜厚超过临界膜厚的时刻,在衬底上产生裂缝,衬底被分割。由此,在衬底分割过程中,很难产生芯片缺陷,并且可以再现性良好地控制芯片形状,进而,划线部分上的衬底及薄膜层没有缺失,在晶片中可以得到更多的芯片,因此,可以进行低成本、高成品率的衬底分割。另外,可以再现性良好地形成平坦的解理面。
另外,优选的是,上述衬底具有绝缘性衬底和在该绝缘性衬底上形成的金属膜,上述电子束照射在上述金属膜上。换言之,优选的是,作为上述衬底采用绝缘性衬底,上述电子束照射的照射之前在上述衬底的主面侧形成金属膜,上述电子束从上述金属膜的主面侧进行照射。
通过该优选结构,即使衬底是绝缘性的情况下衬底表面也不会充电,电子束不会产生弯曲,因此,可以再现性良好地呈直线状照射电子束。结果,使芯片形状再现性良好且接近四边形地分割衬底。
另外,上述衬底中的上述电子束的射程优选比上述金属膜的厚度长。
通过该优选结构,不是在金属膜中,而是在衬底内部产生裂缝。结果,可以进行再现性良好地形成平坦的解理面的、低成本且高成品率的衬底分割。
另外,优选的是,上述衬底进一步具有形成在未形成上述金属膜的绝缘性衬底的背面上、且由和上述绝缘性衬底不同的材料构成的半导体层。换言之,优选的是,在照射上述电子束的上述衬底的背面侧预先形成与上述衬底不同材料的外延生长层。
通过该优选结构,无需在外延生长层侧照射电子束即可进行衬底分割,因此,不会在外延生长层上产生热损伤,可以分割包括外延生长层的衬底。
另外,优选的是,上述衬底具有半导体层,上述电子束照射在上述半导体层上。换言之,上述衬底的主面上预先形成与上述衬底不同材料的外延生长层,并从上述外延生长层的主面侧照射上述电子束。
通过该优选结构,使用上述电子束照射,可以对包括已形成半导体装置的外延层的衬底进行分割。
另外,上述半导体层优选由InGaAlN构成。
通过该优选结构,对于形成例如以InGaAlN量子阱结构作为发光层的高辉度的可视区域或者紫外发光二极管、或者蓝紫色半导体激光元件、以及以AlGaN/GaN中的二维电子气体为通道的场效应晶体管以及其集成电路芯片的衬底,可以进行以再现性良好地形成平坦的解理面的、低成本且高成品率的衬底分割。
另外,上述衬底优选具有由SiC、蓝宝石、GaN、Si、GaAs及InP中任意一种构成的部分。
通过该优选结构,相对于含有SiC衬底及蓝宝石衬底等非常硬的衬底、或者GaN衬底、Si衬底、GaAs衬底及InP衬底等半导体衬底的衬底,可以进行以再现性良好地形成平坦的解理面的、低成本且高成品率的衬底分割。
另外,上述衬底中的上述电子束的射程优选比上述半导体层的厚度长。换言之,上述电子束的电子射程优选比上述外延生长层的膜厚大。
通过该优选结构,不是在外延生长层中,而是在衬底内部产生裂缝,因此,可以对以外延生长层的解理面和衬底的解理面一致的形状形成的半导体装置进行衬底分割。
另外,优选上述衬底具有介电常数小于等于3.9的电介质膜,将上述电子束照射在上述电介质膜上。
通过该优选结构,在Si集成电路中,在为了降低布线延迟而使用低介电常数的情况下,可以不会产生芯片缺陷的情况下以优良的直线性的形状进行以往技术中困难的芯片分离。
另外,上述电介质膜优选以掺杂有氟的硅玻璃、有机硅酸盐玻璃、聚酰亚胺类材料及多孔树脂类材料的任意一种构成。
通过该优选结构,相对于形成有层间绝缘膜使用掺杂有氟的硅玻璃(SiOF)、有机硅酸盐玻璃(SiOC)、聚酰亚胺类材料或多孔树脂类材料等低介电常数膜的Si类高速集成电路的衬底,可以进行再现性良好地形成平坦的解理面的、低成本且高成品率的衬底分割。
另外,优选的是,将在上述衬底中的射程比上述电介质膜的厚度短的电子束照射到上述电介质膜上后,将在上述衬底中的射程比上述电介质膜的厚度长的电子束照射上述电介质膜。
通过该优选结构,用电子束进行扫描,从而在低介电常数层间绝缘膜上形成分离线后,再次用大的电子射程的电子束进行扫描,通过从衬底内部产生裂缝来形成同样的分离线,可以在不产生芯片缺陷的情况下,以优良的直线性的形状来分离具有低介电常数层间绝缘膜的Si集成电路芯片。
这里,上述电子束优选具有在上述衬底内部产生错位、且不会使上述衬底熔融的功率密度。换言之,优选的是,将通过上述电子束照射而使上述衬底产生错位的上述电子束的功率密度设为P1,将通过上述电子束照射而使上述衬底熔融的上述电子束的功率密度设为P2时,P1<P2。
通过该优选结构,通过电子束照射可以不使衬底熔融而在衬底上产生裂缝。结果,可以进行再现性良好地形成平坦的解理面的、低成本且高成品率的衬底分割。
另外,优选在将上述衬底的背面冷却的同时,将上述电子束照射在衬底的前面。
通过该优选结构,比电子射程深的部分被冷却,照射电子束的部分热膨胀而进一步变大,结果,可以以更小的功率密度进行裂缝产生,即解理。结果,可以减小照射的电子束的功率密度,因此,可以在不会在衬底内部或者上部所形成的半导体装置上产生由热损伤导致的劣化的情况下,进行衬底分割。
另外,上述衬底上优选形成半导体激光元件。
另外,优选通过上述电子束照射,形成构成上述半导体激光元件的谐振器的面。
通过该优选结构,使用电子束照射来形成可适用于半导体激光元件的谐振器反射镜的平坦性优良的解理面,通过在该解理面上实施涂敷来可制作反射率大的镜,因此,可以实现例如低阈值电流的半导体激光元件。
另外,优选通过上述电子束的照射,将具有两个解理面、呈杆状并排多个半导体芯片而构成的长方形衬底分割为芯片单位。
通过该优选结构,在形成例如GaN类半导体蓝紫色激光元件的衬底上,在解理面解理衬底后,为了芯片分离而在从解理面偏离30°的面上进行分割时,在不会产生芯片缺陷的情况下,使芯片形状再现性良好且接近四边形地进行分割。
另外,上述外延生长层优选包含构成发光二极管的层。
通过该优选结构,通过电子束照射,相对于形成发光二极管的衬底,可以进行以再现性良好地形成平坦的解理面的低成本、高成品率的衬底分割。
另外,上述外延生长层或者上述衬底优选包含晶体管。
通过该优选结构,通过上述电子束照射,相对于形成晶体管或者其集成电路的衬底,可以进行再现性良好地形成平坦的解理面的、低成本且高成品率的衬底分割。
发明效果
如上所述,通过本发明的衬底的分割方法,可在不会产生芯片缺陷的情况下,进行衬底分割,使芯片形状再现性良好且接近四边形的形状,并且能够实现再现性良好地形成平坦的解理面的衬底的分割方法。尤其,在蓝宝石衬底、SiC衬底等硬衬底上形成氮化物半导体器件而构成的衬底的分割过程中,可在不会产生产生芯片缺陷的情况下,进行衬底分割,使芯片形状再现性良好且接近四边形的形状,并且能够再现性良好地形成平坦的解理面。另外,划线部分上的衬底几乎没有缺损,因此,可增加可在1片晶片内制作的总芯片数,结果,可以低成本地进行制造工序。另外,即使具有最新的Si-LSI中开始使用的低介电常数膜的衬底,同样通过在低介电常数膜中发生解理后解理Si衬底,可以容易切割具有非常硬的低介电常数膜的衬低。
附图说明
图1A是表示现有例子中的氮化物半导体衬底的解理方法的外观图;
图1B是表示现有例子中的氮化物半导体衬底的解理方法的剖面图;
图2是表示现有例子中的半导体衬底的芯片分离方法的外观图;
图3是表示本发明的第1实施方式中的氮化物半导体衬底的解理方法的剖面图;
图4是表示同一实施方式中的电子射程的电子束加速电压依存性的图;
图5是表示同一实施方式中的电子束照射时的衬底中的深度方向上的温度分布的图;
图6是表示同一实施方式中的发生解理的电子束的功率密度范围的图;
图7是表示同一实施方式中的发生解理的电子束的功率密度范围的图;
图8是表示同一实施方式中为了得到最小束径而设定电子束的照射条件的情况下发生解理的电子束的功率密度范围的图;
图9是表示同一实施方式中为了得到最小束径而设定电子束的照射条件的情况下发生解理的电子束的功率密度范围的图;
图10是表示本发明的第2实施方式中的氮化物半导体衬底的解理方法的剖面图;
图11是表示本发明的第3实施方式中的氮化物半导体衬底的解理方法的剖面图;
图12A是表示本发明的第4实施方式中的半导体衬底的芯片分离方法的剖面图;
图12B是表示同一实施方式中的半导体衬底的芯片分离方法的剖面图。
附图标记说明
1     电子束                    2     衬底表面
3     区域                      4、18 衬底的一部分
5、12 解理面                    6    GaN系列半导体薄膜
7     蓝宝石衬底                8     金属薄膜
9     低介电常数绝缘膜          10    Si衬底
11   Cu布线                   13、19外延生长层
14    金刚石划线器              15    划线
16    夹具                      17    刃型夹具
20    金刚石刀片
具体实施方式
下面,参照附图就本发明的实施方式中的衬底的分割方法进行说明。
(第1实施方式)
图3是表示本发明的第1实施方式中的氮化物半导体衬底的解理方法的剖面图。下面,通过图3~图9就可以再现性良好地形成平坦的解理面的电子束照射条件进行说明。
如图3所示,在氮化物半导体衬底的衬底表面2上,以由加速电压Vb、射束电流Ib、电子束能量Eb构成的照射条件照射电子束1。这时,将由上述照射条件决定的束径设为db。电子束1从衬底表面2侵入到电子射程R。该电子射程R定义为从衬底表面2到电子强度为0的位置的深度。这时,照射的电子束1的加速电压为小于等于MeV的比较低的加速电压,因此,衬底的电子束1的能量损失中,也可认为冲撞损失为其大部分,且在构成衬底的物质的密度为ρ的情况下,由实验可知有以下关系(电子束手册p.303中有记载,其他参考文献:L.Katz andA.S.Penfold Rev.Mod.Phys.31(1959)920)。
(式1)
Rρ=412Eb n
(式2)
n=1.265-0.0954InEb
而且,Eb以MeV的单位进行表示。根据这些式子,可以计算出表示衬底上的电子射程R的电子束加速电压依存性的图4。而且,在图4中,“△”、“◇”及“□”分别表示GaN衬底、蓝宝石衬底及SiC衬底中的电子射程R的电子束加速电压依存性,1.E+03、1.E+04等分别表示1×103、1×104等。
在衬底中,将电子束1照射的区域3加热至温度T1,而在处于比电子射程深的位置的非加热区域不照射电子束1,非加热区域的温度成为不同于温度T1的温度T2。结果,衬底内的温度分布如图5所示。而且,图5中,实线表示理想的阶梯温度分布,虚线表示考虑到电子束强度分布及热扩散的实际的温度分布。通过在衬底内形成这种温度分布,在衬底的一部分4上产生由以某连接面为边界的晶格常数的差引起的错位等晶体缺陷,发生原子键的切断、即解理现象,形成解理面5。这是因为,虽然在衬底内的加热部分,由于晶格的膨胀而使晶格常数变大,但是,在非加热部分依然由照射电子束时的衬底温度决定的晶格常数,在衬底内形成晶格常数不同的部分。这时,在衬底上形成晶格常数不同的薄膜层的情况下,在衬底和薄膜层的界面上开始产生晶体缺陷的薄膜层的膜厚所谓的临界膜厚由Matthews等计算出来,即通过下式计算(J.W.Matthews and A.E.Blakeslee,Journal of Crystal Growth 27(1974)118-125中有记载)。
(式3)
h c = a 1 2 &pi;f 1 - &nu; 4 1 + v ( In h c 2 a 2 + 1 )
其中,hc为临界膜厚,a1为薄膜层的晶格常数,a2为衬底的晶格常数,f为晶格失配(=|(a2-a1)/a1|),ν为薄膜层的泊松比。从而,如果以在衬底内产生晶体缺陷,并开始发生解理时的加热部分的厚度即电子束的电子射程R设为临界膜厚hc,以T1-T2的温度差使晶格常数产生差时,开始发生解理的电子束的电子射程可由下式获得。
(式4)
R = a 1 2 &pi;f 1 - &nu; 4 1 + v ( In R 2 a ( 1 + &alpha; ( T 1 - T 2 ) ) + 1 )
其中,α为衬底的热膨胀系数,a为衬底的晶格常数。由上式可知,发生解理的过程中,通过电子束照射加热衬底的表面侧,以使晶格失配变地充分大,电子束的电子射程R必须比临界膜厚hc长。
另一方面,根据衬底的种类,会产生因为电子束照射加热而使衬底分解、熔融的情况。例如为GaN时,在900℃以上会发生分解,因此,赋予上述R的T1必须低于900℃。从而,为了在衬底内发生解理,电子束照射条件被设定为:T1比衬底的分解温度低,并且比在衬底内产生错位的温度高。
图6及图7中以图解用于发生上述解理的电子束照射条件。电子束的功率密度wb可由下式获得。
(式5)
wb=4VbIb/πdb 2
其中,Vb表示电子束的加速电压、Ib表示电子束的射束电流,db表示电子束的束径。图6、图7分别图示了:根据该式,使Vb为一定值时,将Ib或db作为参数,发生解理的电子束的功率密度范围。在此,将衬底开始熔融的功率密度作为w2,将产生错位的功率密度作为w1。该图中,粗线所示的射束照射条件表示可以解理衬底的射束照射条件。根据图6、图7可知,为了在更广的射束条件范围内进行解理,以下方式是有效的:衬底材料选择难熔融的材料,或者选择热膨胀系数大的材料,或者在电子束照射时冷却例如将衬底的背面等,来扩大衬底和电子束照射部分之间的温度差。实验结果中,在蓝宝石衬底及SiC衬底之类的易熔融的衬底上照射了电子束时,通过将衬底保持为室温,并将加速电压设定为60kV,射束电流设定为15mA,射束照射时间设定为50msec,该条件满足上述功率密度范围。
这里,可以无视电子束照射时的空间电荷效应,考虑到透镜的球面象差和热初速度时的电子束的最小束径db可由下式获得(co为常数)。
(式6) d b = ( I b c 0 V b ) 3 / 8
满足该关系的电子束的功率密度wb如下式所示。
(式7)
Wb=4C0 3/4Ib 1/4Vb 7/4
如图8、图9所示,根据该关系,将图6及图7所示的产生解理的电子束的功率密度范围,表示为在可得到最小束径的条件下的电子束的加速电压及射束电流的函数。该图中,粗线所示的射束照射条件表示可以解理衬底的射束照射条件。
如上所述,通过本实施方式的氮化物半导体衬底的解理方法,以上述图6~图9中粗线所示的射束照射条件的电子束扫描衬底表面,并照射电子束。由此,在衬底内产生以错位等晶体缺陷为起点的裂缝,形成解理面,因此,可以实现可以再现性良好地形成平坦的解理面的氮化物半导体衬底的解理方法。
而且,在将具有两解理面、且呈棒状并排多个半导体激光元件的长方形晶片分割为芯片单位时,也可适用上述实施方式的发明。
(第2实施方式)
图10是表示本发明的第2实施方式中的氮化物半导体衬底的解理方法的剖面图。
如图10所示,在由蓝宝石衬底7和其上形成的GaN系列半导体薄膜6构成的氮化物半导体衬底的表面上,照射电子束1。GaN系列半导体薄膜6构成例如半导体激光元件或者发光二极管。而且,GaN系列半导体薄膜6上也可以已经形成电极等。电子束1的电子射程R达到GaN系列半导体薄膜6下部的蓝宝石衬底7中,成为第1实施方式中解说的由蓝宝石衬底7产生解理的结构。电子束1的加速电压小,电子束1不侵入蓝宝石衬底7内时,GaN系列半导体薄膜6上产生裂缝,但是,很难同时解理蓝宝石基板7。从而,通过将射束照射条件设定为使电子射程R比GaN系列半导体薄膜6的膜厚长,由电子束1照射的区域3达到蓝宝石衬底7,在蓝宝石衬底7的一部分4上产生错位等晶体缺陷,从而形成解理面5,因此,可以再现性良好地进行蓝宝石衬底7及GaN系列半导体薄膜6的解理,且得到平坦的解理面。这里,虽然就包括蓝宝石衬底在内的衬底的解理的情况进行了说明,但是,只要满足图6~图9所示的射束照射条件,也可以用在包括SiC衬底或者Si衬底等在内的衬底的解理的情况。
(第3实施方式)
图11是表示本发明的第3实施方式中的氮化物半导体衬底的解理方法的剖面图。
如图11所示,在由蓝宝石衬底7和其上形成的GaN系列半导体薄膜6构成的氮化物半导体衬底的表面上,照射电子束1。GaN系列半导体薄膜6构成例如半导体激光元件或者发光二极管。而且,GaN系列半导体薄膜6上也可以事先形成电极等。在第2实施方式中,从GaN系列半导体薄膜6表面侧照射电子束1,而在本实施方式中,通过从蓝宝石衬底7侧照射电子束1,来进行氮化物半导体衬底的解理。因为在GaN系列半导体薄膜6侧不照射电子束1,因此,通过随着电子束1的照射的加热,不会产生例如Mg等掺杂剂杂质的扩散、InGaN量子阱活性层的组分变质等GaN系列半导体薄膜6的劣化。并且,蓝宝石衬底7为绝缘性衬底,因而,需要担心蓝宝石衬底7表面上的充电以及随之产生的电子束1的弯曲,因此,作为对策,在蓝宝石衬底7的没有形成GaN系列半导体薄膜6的背面,形成例如10nm左右的Au等金属薄膜8,电子束1照射在该金属薄膜8上。照射的电子束1的电子射程R比金属薄膜8的厚度更长,可以到达蓝宝石衬底7中,即,电子束1所照射的区域3到达蓝宝石衬底7,在蓝宝石衬底7的一部分4上产生错位等晶体缺陷,从而形成解理面5,因此,成为由蓝宝石衬底7发生第1实施方式中解说的解理。通过这种结构,可以再现性良好地进行蓝宝石衬底7及GaN系列半导体薄膜6的解理,并且GaN系列半导体薄膜不会发生劣化,从而得到平坦的解理面。这里,就解理包括蓝宝石衬底在内的衬底的情况进行了说明,但是,要满足如图6~图9所示的射束照射条件,也可以用在包括SiC衬底或者Si衬底等在内的衬底的解理的情况。另外,在不使用蓝宝石衬底之类的绝缘性衬底,而使用导电性衬底的情况下,没有必要形成上述金属薄膜。
(第4实施方式)
图12A、图12B是表示本发明的第4实施方式中的形成有Si集成电路的半导体衬底的芯片分离方法的剖面图。
如图12A、12B所示,在由Si衬底10和其上形成的例如SiOC(有机硅酸盐玻璃)或者SiLK(多孔树脂类材料、Daewo Coming Co.,)等低介电常数绝缘膜(所谓low-k膜)9及Cu布线11的Si集成电路构成的半导体衬底的表面上,照射电子束1。而且,也可以在Si集成电路上形成晶体管及多层布线。该衬底的芯片分离方法中,使加速电压在两个阶段改变,沿着芯片分割线,至少用电子束1扫描两次。具体来说,首先如图12A所示,将电子束1的照射条件设定为使电子束1的电子射程R比低介电常数绝缘膜9的膜厚更短,并用电子束1进行扫描。由此,电子束1所照射的区域3未到达Si衬底10,而在低介电常数绝缘膜9的一部分4产生错位等晶体缺陷,形成解理面5,仅在低介电常数绝缘膜9上产生用于分离的裂缝。然后,如图12B所示,进一步将电子束的照射条件设定为电子射程R充分长且比低介电常数绝缘膜9的膜厚更长,并用电子束1进行扫描。由此,用电子束1所照射的区域3到达Si衬底10,在Si衬底10的一部分4产生错位等晶体缺陷,形成解理面12,并在Si衬底10上产生用于分离的裂缝。结果,和第1~第3实施方式相同,通过将满足图6~图9所示的射束照射条件的电子束1照射在衬底上,可以再现性良好地得到平坦的解理面。在此,虽然就两阶段的照射进行了说明,但是,在例如低介电常数绝缘膜相对于衬底充分薄的情况下,使电子射程充分长,仅通过将Si衬底解理的工序即可同样地进行衬底分割。
如上所述,根据本实施方式的半导体衬底的芯片分离方法,使加速电压改变,并用电子束1多次扫描衬底。由此,即使对于包括低介电常数绝缘等非常硬的材料的衬底,也不会发生芯片缺陷,可以实现可以将芯片形状再现性良好且接近四边形的形状进行芯片分离的、半导体衬低的芯片分离。
以上,根据实施方式,对本发明的衬底的分割方法进行了说明,但是,本发明并不仅限于该实施方式,当然也可以在不脱离本发明范围的情况下,进行各种变形或者修改。
例如,图3~图12A、12B所示的实施方式所使用的衬底也可以具有任意面方位,另外,也可以具有例如在蓝宝石衬底的情况下,从(0001)面,在Si衬底的情况下,从(100)面及(111)面等代表面到达出射角(off-angle)的面方位。另外,这些衬底也可以是GaAs衬底、InP衬底、SiC衬底或者GaN衬底。另外,GaN类半导体薄膜也可以是InGaAlN的任意组成比,也可以作为构成元素含有As、P等V族元素或者B等III族元素。另外,该晶体生长方法也可以是由MOCVD法、分子束外延法(Molecular Beam Epitaxy:MBE法)、或者HVPE法中任意一种或者多种构成的形式。另外,本发明并不仅限于氮化物半导体衬底,也可以适用于形成了使用GaAs或者InP之类III-V族化合物半导体的半导体激光元件、发光二极管及场效应晶体管集成电路的衬底的解理方法或者芯片分离方法。另外,作为构成低介电常数绝缘膜的材料,虽然列举了SiOC及SiLK等,但是,并不限于此,只要是介电常数比SiO2小、小于等于3.9的绝缘体材料,例如SiOF(掺杂有氟的硅玻璃(フッ素ド一プシリコンガラス))及聚酰亚胺类材料等都可以。
产业上的可利用性
本发明可适用于衬底的分割方法,尤其适用于由氮化物半导体构成的高密度光器件用半导体激光元件、各种显示用或者照明用半导体二极管、高频通信用或者大功率用场效应晶体管集成电路、或者超高速动作Si集成电路的制造方法,是非常有用的。

Claims (15)

1.一种衬底的分割方法,其特征在于,在上述衬底的前面照射使该衬底的内部产生错位的强电子束,产生以上述错位为起点的裂缝,从而分割上述衬底。
2.如权利要求1所述的衬底的分割方法,其特征在于:上述衬底具有绝缘性衬底和形成在上述绝缘性衬底上的金属膜,上述电子束照射在上述金属膜上。
3.如权利要求2所述的衬底的分割方法,其特征在于:上述衬底中的上述电子束的射程比上述金属膜的厚度长。
4.如权利要求3所述的衬底的分割方法,其特征在于:上述衬底还具有半导体层,该半导体层形成在未形成有上述金属膜的绝缘性衬底的背面,并且由不同于上述绝缘性衬底的材料构成。
5.如权利要求1所述的衬底的分割方法,其特征在于:上述衬底具有半导体层,将上述电子束照射在上述半导体层上。
6.如权利要求5所述的衬底的分割方法,其特征在于:上述半导体层由InGaAlN构成。
7.如权利要求5所述的衬底的分割方法,其特征在于:上述衬底具有由SiC、蓝宝石、GaN、Si、GaAs及InP的任一种构成的部分。
8.如权利要求5所述的衬底的分割方法,其特征在于:上述衬底中的上述电子束的射程比上述半导体层的厚度长。
9.如权利要求1所述的衬底的分割方法,其特征在于:上述衬底具有介电常数小于等于3.9的电介质膜,上述电子束照射在上述电介质膜上。
10.如权利要求9所述的衬底的分割方法,其特征在于:上述电介质膜由掺杂有氟的硅玻璃、有机硅酸盐玻璃、聚酰亚胺类材料及多孔树脂类材料的任意一种构成。
11.如权利要求9所述的衬底的分割方法,其特征在于:将上述衬底中的射程比上述电介质膜的厚度短的电子束照射到上述电介质膜上后,将上述衬底中的射程比上述电介质膜的厚度长的电子束照射到上述电介质膜上。
12.如权利要求1所述的衬底的分割方法,其特征在于:上述电子束的射程,比上述衬底的深度方向上的从上述表面开始到开始产生晶体缺陷的、不同温度的两个部分的界面的深度长。
13.如权利要求1所述的衬底的分割方法,其特征在于:上述电子束具有使上述衬底的内部产生错位、且不会使上述衬底熔融的功率密度。
14.如权利要求1所述的衬底的分割方法,其特征在于:在将上述衬底的背面冷却的同时,将上述电子束照射在衬底的前面。
15.如权利要求1所述的衬底的分割方法,其特征在于:在上述衬底上形成半导体激光元件。
CNB2005100761249A 2004-06-08 2005-06-08 衬底的分割方法 Expired - Fee Related CN100490191C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP169731/2004 2004-06-08
JP2004169731 2004-06-08

Publications (2)

Publication Number Publication Date
CN1707824A true CN1707824A (zh) 2005-12-14
CN100490191C CN100490191C (zh) 2009-05-20

Family

ID=35449527

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100761249A Expired - Fee Related CN100490191C (zh) 2004-06-08 2005-06-08 衬底的分割方法

Country Status (3)

Country Link
US (1) US7459377B2 (zh)
JP (1) JP5167384B2 (zh)
CN (1) CN100490191C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113334592A (zh) * 2021-06-10 2021-09-03 河北同光晶体有限公司 碳化硅晶体的切割方法
CN113380702A (zh) * 2021-06-10 2021-09-10 广州安晟半导体技术有限公司 一种磷化铟晶圆的切割方法及控制系统

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029646A1 (en) * 2003-08-07 2005-02-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for dividing substrate
JP2007194515A (ja) * 2006-01-23 2007-08-02 Disco Abrasive Syst Ltd ウエーハの分割方法
US20080014720A1 (en) * 2006-03-16 2008-01-17 Dynatex International Street smart wafer breaking mechanism
JP2008003577A (ja) * 2006-05-25 2008-01-10 Canon Inc 画像表示装置の製造方法および分断方法
DE102008038342B4 (de) 2008-08-19 2015-08-06 Infineon Technologies Austria Ag Halbleiterbauelement mit Randbereich, in dem eine Zone aus porösem Material ausgebildet ist und Verfahren zu dessen Herstellung und Halbleiterscheibe
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
KR101688591B1 (ko) * 2010-11-05 2016-12-22 삼성전자주식회사 반도체 칩의 제조 방법
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US9129904B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US9126285B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8507363B2 (en) 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8951819B2 (en) 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch
JP2013058624A (ja) * 2011-09-08 2013-03-28 Mitsubishi Electric Corp レーザダイオード素子の製造方法
JP2013105898A (ja) 2011-11-14 2013-05-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
US8652940B2 (en) 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
US8946057B2 (en) 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film
US8969177B2 (en) 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US9048309B2 (en) 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch
US8845854B2 (en) 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US8993414B2 (en) 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
US8940619B2 (en) 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
US9159574B2 (en) 2012-08-27 2015-10-13 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing
US9252057B2 (en) 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
KR101971202B1 (ko) * 2012-11-22 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US8975162B2 (en) 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
US9236305B2 (en) 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
US8980726B2 (en) 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
US9620379B2 (en) 2013-03-14 2017-04-11 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US8883614B1 (en) 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US9105710B2 (en) 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
US9224650B2 (en) 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US9460966B2 (en) 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
US9041198B2 (en) 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
US9406564B2 (en) * 2013-11-21 2016-08-02 Infineon Technologies Ag Singulation through a masking structure surrounding expitaxial regions
US9312177B2 (en) 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
US9299614B2 (en) 2013-12-10 2016-03-29 Applied Materials, Inc. Method and carrier for dicing a wafer
US9293304B2 (en) 2013-12-17 2016-03-22 Applied Materials, Inc. Plasma thermal shield for heat dissipation in plasma chamber
US9018079B1 (en) 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
US9299611B2 (en) 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US9012305B1 (en) 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US8927393B1 (en) 2014-01-29 2015-01-06 Applied Materials, Inc. Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US9236284B2 (en) 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US8991329B1 (en) 2014-01-31 2015-03-31 Applied Materials, Inc. Wafer coating
US9130030B1 (en) 2014-03-07 2015-09-08 Applied Materials, Inc. Baking tool for improved wafer coating process
US20150255349A1 (en) 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9275902B2 (en) 2014-03-26 2016-03-01 Applied Materials, Inc. Dicing processes for thin wafers with bumps on wafer backside
US9076860B1 (en) 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US8975163B1 (en) 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US8932939B1 (en) 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US8912078B1 (en) 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
US8999816B1 (en) 2014-04-18 2015-04-07 Applied Materials, Inc. Pre-patterned dry laminate mask for wafer dicing processes
US8912075B1 (en) 2014-04-29 2014-12-16 Applied Materials, Inc. Wafer edge warp supression for thin wafer supported by tape frame
US9159621B1 (en) 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
US8980727B1 (en) 2014-05-07 2015-03-17 Applied Materials, Inc. Substrate patterning using hybrid laser scribing and plasma etching processing schemes
US9112050B1 (en) 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
US9034771B1 (en) 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
JP2016004960A (ja) 2014-06-19 2016-01-12 住友電気工業株式会社 半導体デバイスの製造方法
US9093518B1 (en) 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9142459B1 (en) 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
US9130057B1 (en) 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser
US9165832B1 (en) 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9349648B2 (en) 2014-07-22 2016-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
US9196498B1 (en) 2014-08-12 2015-11-24 Applied Materials, Inc. Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US9117868B1 (en) 2014-08-12 2015-08-25 Applied Materials, Inc. Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US9281244B1 (en) 2014-09-18 2016-03-08 Applied Materials, Inc. Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process
US11195756B2 (en) 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
US9177861B1 (en) 2014-09-19 2015-11-03 Applied Materials, Inc. Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile
US9196536B1 (en) 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
US9130056B1 (en) 2014-10-03 2015-09-08 Applied Materials, Inc. Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing
US9245803B1 (en) 2014-10-17 2016-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
US10692765B2 (en) 2014-11-07 2020-06-23 Applied Materials, Inc. Transfer arm for film frame substrate handling during plasma singulation of wafers
US9330977B1 (en) 2015-01-05 2016-05-03 Applied Materials, Inc. Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process
US9355907B1 (en) 2015-01-05 2016-05-31 Applied Materials, Inc. Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
US9159624B1 (en) 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
US9601375B2 (en) 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
US9478455B1 (en) 2015-06-12 2016-10-25 Applied Materials, Inc. Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber
US9721839B2 (en) 2015-06-12 2017-08-01 Applied Materials, Inc. Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
CN107210207A (zh) * 2015-11-09 2017-09-26 古河电气工业株式会社 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带
US9972575B2 (en) 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US9852997B2 (en) 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
US11158540B2 (en) 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US10363629B2 (en) 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
US10535561B2 (en) 2018-03-12 2020-01-14 Applied Materials, Inc. Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
CN109202254B (zh) * 2018-03-13 2020-10-16 中国航空制造技术研究院 一种外环面的密集长方形环焊缝的电子束焊接方法
US11355394B2 (en) 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
US11011424B2 (en) 2019-08-06 2021-05-18 Applied Materials, Inc. Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US11342226B2 (en) 2019-08-13 2022-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US10903121B1 (en) 2019-08-14 2021-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process
US11600492B2 (en) 2019-12-10 2023-03-07 Applied Materials, Inc. Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
US11211247B2 (en) 2020-01-30 2021-12-28 Applied Materials, Inc. Water soluble organic-inorganic hybrid mask formulations and their applications
CN118197995B (zh) * 2024-02-28 2024-08-30 江苏协鑫特种材料科技有限公司 一种半导体晶圆分割方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6089941A (ja) * 1983-10-24 1985-05-20 Toshiba Corp 半導体基板のダイシング方法
JPH0639572A (ja) * 1991-01-11 1994-02-15 Souei Tsusho Kk ウェハ割断装置
JPH08236867A (ja) 1995-02-27 1996-09-13 Hitachi Ltd 窒化物系化合物半導体発光素子およびその製造方法
JPH1070335A (ja) * 1996-06-20 1998-03-10 Matsushita Electric Ind Co Ltd 半導体レーザの製造方法
JP3892519B2 (ja) 1997-02-21 2007-03-14 株式会社東芝 化合物半導体発光素子の製造方法
US20050263854A1 (en) * 1998-10-23 2005-12-01 Shelton Bryan S Thick laser-scribed GaN-on-sapphire optoelectronic devices
US6413839B1 (en) * 1998-10-23 2002-07-02 Emcore Corporation Semiconductor device separation using a patterned laser projection
JP3950604B2 (ja) * 1999-12-28 2007-08-01 日本オプネクスト株式会社 半導体レーザ装置、半導体レーザアレー装置及び光伝送装置
US6727500B1 (en) * 2000-02-25 2004-04-27 Fei Company System for imaging a cross-section of a substrate
JP2003046177A (ja) * 2001-07-31 2003-02-14 Matsushita Electric Ind Co Ltd 半導体レーザの製造方法
JP3612317B2 (ja) * 2001-11-30 2005-01-19 株式会社東芝 半導体装置の製造方法
US20050103754A1 (en) * 2002-02-15 2005-05-19 Olsen Flemming O. Method of electron beam processing
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
CN100355031C (zh) * 2002-03-12 2007-12-12 浜松光子学株式会社 基板的分割方法
JP4455804B2 (ja) 2002-05-08 2010-04-21 株式会社ワイ・ワイ・エル インゴットの切断方法と切断装置及びウェーハ並びに太陽電池の製造方法
US7023347B2 (en) * 2002-08-02 2006-04-04 Symbol Technologies, Inc. Method and system for forming a die frame and for transferring dies therewith
JP4285968B2 (ja) * 2002-10-15 2009-06-24 シャープ株式会社 窒化ガリウム系半導体発光素子
US6683305B1 (en) * 2002-10-18 2004-01-27 International Business Machines Corporation Method to obtain transparent image of resist contact hole or feature by SEM without deforming the feature by ion beam
US7098574B2 (en) * 2002-11-08 2006-08-29 Toyo Communication Equipment Co., Ltd. Piezoelectric resonator and method for manufacturing the same
US7087452B2 (en) * 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2005019667A (ja) * 2003-06-26 2005-01-20 Disco Abrasive Syst Ltd レーザ光線を利用した半導体ウエーハの分割方法
US20050029646A1 (en) 2003-08-07 2005-02-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for dividing substrate
JP4477325B2 (ja) * 2003-08-15 2010-06-09 株式会社ワイ・ワイ・エル 加工用ビームを用いた加工方法と装置
US20050087522A1 (en) * 2003-10-24 2005-04-28 Yunlong Sun Laser processing of a locally heated target material
US7005317B2 (en) * 2003-10-27 2006-02-28 Intel Corporation Controlled fracture substrate singulation
US7098077B2 (en) * 2004-01-20 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor chip singulation method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113334592A (zh) * 2021-06-10 2021-09-03 河北同光晶体有限公司 碳化硅晶体的切割方法
CN113380702A (zh) * 2021-06-10 2021-09-10 广州安晟半导体技术有限公司 一种磷化铟晶圆的切割方法及控制系统
CN113380702B (zh) * 2021-06-10 2023-05-09 东莞安晟半导体技术有限公司 一种磷化铟晶圆的切割方法及控制系统

Also Published As

Publication number Publication date
US20050272224A1 (en) 2005-12-08
JP2011146748A (ja) 2011-07-28
US7459377B2 (en) 2008-12-02
CN100490191C (zh) 2009-05-20
JP5167384B2 (ja) 2013-03-21

Similar Documents

Publication Publication Date Title
CN1707824A (zh) 衬底的分割方法
US7910154B2 (en) Nitride-based light emitting devices and methods of manufacturing the same
US9806230B2 (en) Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods
US10431714B2 (en) Engineered substrates for semiconductor devices and associated systems and methods
JP4346598B2 (ja) 化合物半導体素子及びその製造方法
CN102203966B (zh) 半导体发光元件的制造方法
US9905727B2 (en) Fabrication of thin-film devices using selective area epitaxy
JPH11163403A (ja) 窒化物半導体素子の製造方法
CN1467863A (zh) 半导体晶片、半导体装置及其制造方法
JP4680762B2 (ja) 発光素子及びその製造方法
US8334156B2 (en) Nitride semiconductor single crystal substrate, and methods of fabricating the same and a vertical nitride semiconductor light emitting diode using the same
CN1781195A (zh) Ⅲ族氮化物器件的制作方法以及由其制作的器件
TW201421543A (zh) 磊晶晶圓及其製造方法
CN1444254A (zh) 氮化物半导体,半导体器件及其制造方法
US20140011310A1 (en) Method of manufacturing semiconductor light emitting device
KR101308127B1 (ko) 발광 다이오드의 제조 방법
US20100038656A1 (en) Nitride LEDs based on thick templates
Mendes et al. Lasers in the manufacturing of LEDs
JP2004235648A (ja) 光電子デバイス用の半導体基板及びその製造方法
KR101178504B1 (ko) 기판 제조 방법
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판
JP2006024909A (ja) 基板の分割方法
KR101308126B1 (ko) 발광 다이오드 제조 방법
Seyboth et al. Substrates for wide bandgap nitrides
KR101279398B1 (ko) 질화갈륨 막 제조방법 및 질화갈륨 막 제조기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090520

Termination date: 20140608

EXPY Termination of patent right or utility model