CN1707766A - 防止半导体组件引脚焊接短路的方法 - Google Patents

防止半导体组件引脚焊接短路的方法 Download PDF

Info

Publication number
CN1707766A
CN1707766A CN 200410046240 CN200410046240A CN1707766A CN 1707766 A CN1707766 A CN 1707766A CN 200410046240 CN200410046240 CN 200410046240 CN 200410046240 A CN200410046240 A CN 200410046240A CN 1707766 A CN1707766 A CN 1707766A
Authority
CN
China
Prior art keywords
pin
semiconductor subassembly
assembly
solder
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200410046240
Other languages
English (en)
Other versions
CN100362640C (zh
Inventor
刘铭源
蔡国良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Corp
Original Assignee
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Corp filed Critical Inventec Corp
Priority to CNB2004100462401A priority Critical patent/CN100362640C/zh
Publication of CN1707766A publication Critical patent/CN1707766A/zh
Application granted granted Critical
Publication of CN100362640C publication Critical patent/CN100362640C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种防止半导体组件引脚焊接短路的方法包括：设置一接触区，该引脚是焊接在该接触区；设置一位于该接触区外围的焊接区，以提供一焊料在该焊接区而将该引脚焊接在该接触区；以及设置一位于该焊接区外围的阻焊区，以提供一阻焊剂覆盖在其上；当焊接该引脚时，焊料受到该阻焊区中的阻焊剂的阻挡，可防止该引脚因溢锡所产生的短路现象，从而避免了烧毁该半导体组件甚至该电路板情况的发生。

Description

防止半导体组件引脚焊接短路的方法
技术领域
本发明是关于一种焊接方法，特别是关于一种防止半导体组件引脚焊接短路的方法。
背景技术
随着科学技术快速发展，半导体组件的功能日益强大，体积却不断减小，从而使得半导体组件的引脚数量大大增加，引脚之间的距离越来越小，引脚的密度越来越大。
然而，在现有技术中，将半导体组件的引脚焊接在电路板上时，并未采取适当的保护措施，防止该引脚之间因在焊锡过程中发生溢锡，导致引脚之间电性导通，进而使该半导体组件发生短路，情况严重时会造成电路板的烧毁。
请参阅图1，针通孔式(Pin Through Hole；PTH)封装半导体组件100包括多条引脚120，其中所述的针通孔式封装半导体组件可包括双列直插式封装(Dual In-line Package；DIP)组件，紧缩双列直插式封装(ShrinkDIP；SDIP)组件，薄膜双列直插式封装(Skinny DIP；SK-DIP)组件，单列直插式封装(Single In-line Package；SIP)组件，交叉引脚封装(Zig-ZagIn-line Package；ZIP)组件，以及针型栅格阵列(Pin Grid Array；PGA)封装组件。该半导体组件100是借由其多条引脚120插接在一电路板110上对应的插接孔130内，再进行焊锡，将半导体组件100安装在该电路板110上。然而，在焊接的过程中，焊锡140极易沿着图中所示M方向，自该插接孔130上升至该电路板110表面，从而发生溢锡现象。相邻引脚120溢出来的焊锡一旦互相导通，会造成该半导体组件100的短路。
请参阅图2及图3，表面贴装(Surface Mount Technology；SMT)封装半导体组件200包括多条引脚220，其中所述的表面内贴装式封装半导体组件可包括小型化封装(Small Out-line Package；SOP)组件，四方扁平封装(Quad Flat Package；QFP)组件，无引线芯片载体封装(Leadless Chip carrier；LCC)组件，塑料无引线芯片载体封装(PlasticLeadless Chip Carrier；PLCC)组件，小外形J引线封装(Small Out-LineJ-Lead；SOJ)组件，球栅阵列封装(Ball Grid Array；BGA)组件，带式自动贴装(Tape Automated Bonding；TAB)组件，以及芯片级封装(ChipScale Package；CSP)组件。该半导体组件200是借由多条焊锡240将该半导体组件200的多条引脚220焊接至一电路板210上。然而，由于该多条引脚220之间的间距较小，极易使得相邻引脚220之间发生溢锡，从而造成该相邻引脚220互相导通而短路。请参阅图4，图中焊接在电路板310上的球栅阵列封装半导体组件300的锡球340也极易发生溢锡现象；即使如图5中所示，在该电路板310上设置多条焊垫310也无法有效避免溢锡现象的发生。
因此，开发出一种可有效防止半导体组件引脚焊接短路的方法，成为目前亟待解决的问题。
发明内容
为克服上述现有技术的缺点，本发明的目的是提供一种可有效防止半导体组件引脚焊接短路的方法。
本发明是一种防止半导体组件引脚焊接短路的方法，所述的引脚是焊接在一电路板上，该方法包括：设置一接触区，所述的引脚是焊接在该接触区；设置一焊接区，该焊接区是位于该接触区外围，以提供一焊料将所述的引脚焊接在该接触区；以及设置一阻焊区，该阻焊区是位于该焊接区外围，以提供一阻焊剂覆盖在其上。其中，该接触区、焊接区以及阻焊区分别为圆形、矩形的几何图形或其它不同的几何图形。该焊料是锡料，该阻焊剂是白漆或绿漆。该阻焊剂是借由选自喷涂，涂覆，印刷中的任意一种方式覆盖在该阻焊区上。该半导体组件是针通孔式(Pin Through Hole；PTH)封装半导体组件，可为双列直插式封装(Dual In-line Package；DIP)组件，紧缩双列直插式封装(ShrinkDIP；SDIP)组件，薄膜双列直插式封装(Skinny DIP；SK-DIP)组件，单列式封装(Single In-line Package；SIP)组件，交叉引脚封装(Zig-ZagIn-line Package；ZIP)组件，以及针型栅格阵列(Pin Grid Array；PGA)封装组件中的任意一个。该半导体组件也可以是表面贴装(SurfaceMount Technology；SMT)封装半导体组件，可以是小型化封装(SmallOut-line Package；SOP)组件，四方扁平封装(Quad Flat Package；QFP)组件，塑料无引线芯片载体封装(Plastic Leadless Chip Carrier；PLCC)组件，无引线芯片载体封装(Leadless Chip carrier；LCC)组件，小外形J引线封装(Small Out-Line J-Lead；SOJ)组件，球栅阵列封装(Ball GridArray；BGA)组件，带式自动贴装(Tape Automated Bonding；TAB)组件，以及芯片级封装(Chip Scale Package；CSP)组件中的任意一个。
当本发明防止半导体组件引脚焊接短路的方法中该半导体组件是针通孔式封装半导体组件时，防止半导体组件引脚焊接短路的方法包括：所述的引脚是焊接在一电路板上，该电路板上设有与该引脚对应的插接孔；在该半导体组件至少局部的引脚上设置一阻焊区，以提供一阻焊剂覆盖在其上；以及将该半导体组件的引脚插接在该电路板的插接孔内，使得至少有部分阻焊区位于该电路板的表面上方。其中，该阻焊剂是设置在该半导体组件至少局部的每一引脚上；或以间隔的方式设置在该半导体组件至少局部的引脚上。将该半导体组件的引脚插接在该电路板的插接孔内，使得该阻焊区的下边缘与该电路板的表面平齐；或使得该阻焊区的下边缘稍低于电路板的表面。
本发明防止半导体组件引脚焊接短路的方法具有实施简单、实施成本低以及适合大规模生产的优点，有效防止半导体组件引脚焊接短路。
附图说明
图1至图5是现有半导体组件引脚焊接示意图；
图6是本发明防止半导体组件引脚焊接短路的方法实施例1的示意图；
图7是本发明防止半导体组件引脚焊接短路的方法实施例2的示意图；
图8至图10是本发明防止半导体组件引脚焊接短路方法的实施例3的示意图；以及
图11是本发明防止半导体组件引脚焊接短路的方法实施例4的示意图。
具体实施方式
为简单且清楚地显示本发明半导体组件结构的特征所在，本发明的附图仅显示其中重要组件的示意图；在实际应用中，该组件的形状及连接方式较为复杂，相关组件的数量也可随不同型号的封装件而有所差异。
实施例1
请参阅图6，本发明防止半导体组件引脚焊接短路的方法实施例1包括在一电路板10上要焊接半导体组件引脚(图未示)的位置自内而外设置一接触区12、一焊接区14以及一阻焊区16。上述半导体组件可以是针通孔式(Pin Through Hole；PTH)封装半导体组件，包括双列直插式封装(Dual In-line Package；DIP)组件、紧缩双列直插式封装(ShrinkDIP；SDIP)组件、薄膜双列直插式封装(Skinny DIP；SK-DIP)组件、单列式封装(Single In-line Package；SIP)组件、交叉引脚封装(Zig-ZagIn-line Package；ZIP)组件以及针型栅格阵列(Pin Grid Array PGA)封装组件；也可为表面贴装(Surface Mount Technology；SMT)封装半导体组件，包括小型化封装(Small Out-line Package；SOP)组件，四方扁平封装(Quad Flat Package；QFP)组件，无引线芯片载体封装(Leadless Chipcarrier；LCC)组件，塑料无引线芯片载体封装(Plastic Leadless ChipCarrier；PLCC)组件，小外形J引线封装(Small Out-Line J-Lead；SOJ)组件，球栅阵列封装(Ball Grid Array；BGA)组件，带式自动贴装(TapeAutomated Bonding；TAB)组件，以及芯片级封装(Chip Scale Package；CSP)组件。
该接触区12是用以接合所述的半导体组件引脚，即是该半导体组件引脚与该电路板10直接接触的区域。在图6中，该接触区12是一诸如圆形的几何图案区域。该焊接区14是设置在该接触区12外部，供一焊料(一般为锡料)将该半导体组件引脚固定焊接在接触区12，即该电路板10上。在图6中，该焊接区14是一诸如圆形的几何图案区域。该阻焊区16是设置在该焊接区14外部，在该阻焊区16上，以喷涂、涂覆或印刷一层阻焊剂(一般为白漆或绿漆)，在该电路板上焊接上述半导体组件引脚，该引脚之间的焊料发生溢料时，防止各引脚之间相互连接发生短路，如果发生短路情况，严重时还会烧毁该半导体组件甚至该电路板10。在图6中，该阻焊区16是一诸如圆形的几何图案区域。
可以理解地，当该半导体组件是针通孔式封装半导体组件时，所述的接触区12可以是一插接孔。
实施例2
请参阅图7，作为本发明防止半导体组件引脚焊接短路的方法实施例2，是在一电路板10’上要焊接半导体组件引脚(图未示)的位置自内而外设置一接触区12’，一焊接区14’以及一阻焊区16’。本实施例2与该实施例1不同之处在于：该接触区12’，焊接区14’以及阻焊区16’是设置为诸如矩形(包括正方形)的几何图案区域。
同样，当该半导体组件是针通孔式封装半导体组件时，所述的接触区12’可以是一插接槽。
该实施例1和实施例2的接触区12、12’，焊接区14、14’以及阻焊区16、16’并不限制均为圆形或矩形等几何图案的区域；也可依据该半导体组件引脚的形状，设置成除了圆形或矩形外的其它几何图案形状的区域；或该接触区12、12’，焊接区14、14’以及阻焊区16、16’为所述的圆形、矩形的几何图案或其它不同形状的几何图案的组合。以上所述的形状(几何图案)或其组合只要满足该接触区12、12’，焊接区14、14’以及阻焊区16、16’是自内而外设置的条件，即可达到本发明防止半导体组件引脚焊接短路的功效。
实施例3
图8显示，当半导体组件是针通孔式封装半导体组件时，本发明的防止半导体组件引脚焊接短路的方法实施例3。一针通孔式封装半导体组件20包括多条引脚22，在每一引脚22的适当位置设置一阻焊区24，在阻焊区24上以喷涂、涂覆、或印刷一层阻焊剂(一般为白漆或绿漆)。请参阅图9，在一电路板30的插接孔32插接该引脚22时，使得该阻焊区24的下边缘与该电路板的表面对齐，或如图10所示，使得该阻焊区24的下边缘稍低于该电路板30的表面。如此即可有效防止该半导体组件引脚焊接短路，即使在焊接过程中，焊料40(一般为锡料)沿该电路板30的插接孔32上升至该电路板30的表面发生溢锡现象，该引脚22也因为受到该阻焊区24阻焊剂的保护而不至于电性导通而使得该引脚22短路，从而避免更严重的情况发生，如烧毁该半导体组件20或该电路板30。
实施例4
请参阅图11，在本发明防止半导体组件引脚焊接短路的方法的实施例4中，该阻焊区24也可以是以间隔的方式设置在该引脚22上的适当位置，同样可以达到保护该引脚22不会电性导通而短路，进而避免烧毁该半导体组件20或该电路板30。
可以理解地，当半导体组件是针通孔式封装半导体组件时，本发明防止半导体组件引脚焊接短路的方法实施例3和实施例4也可分别应用在该实施1和实施例2中，以达成更佳的效果。

Claims (11)

1.一种防止半导体组件引脚焊接短路的方法，该引脚是焊接在一电路板上，其特征在于，该方法包括：
设置一接触区，该引脚是焊接在该接触区；
设置一位于该接触区外围的焊接区，以提供一焊料在该焊接区而将该引脚焊接在该接触区；以及
设置一位于该焊接区外围的阻焊区，以提供一阻焊剂覆盖在其上。
2.如权利要求1所述的防止半导体组件引脚焊接短路的方法，其特征在于，该接触区、焊接区以及阻焊区分别为几何图形。
3.如权利要求1所述的防止半导体组件引脚焊接短路的方法，其特征在于，该接触区、焊接区以及阻焊区分别为不同的几何图形。
4.如权利要求1所述的防止半导体组件引脚焊接短路的方法，其特征在于，在该阻焊区上覆盖阻焊剂的方式是下列方式所组成群组中的一种：喷涂、涂覆及印刷的方式。
5.如权利要求1所述的防止半导体组件引脚焊接短路的方法，其特征在于，该半导体组件是针通孔式封装半导体组件。
6.如权利要求1所述的防止半导体组件引脚焊接短路的方法，还包括在该半导体组件至少局部的引脚上设置第二阻焊区的步骤，以提供一阻焊剂覆盖在其上。
7.一种防止半导体组件引脚焊接短路的方法，该引脚是焊接在一电路板上，该电路板上设有与该引脚对应的插接孔，其特征在于，该方法包括：
在该半导体组件至少局部的引脚上设置一阻焊区，以提供一阻焊剂覆盖于其上；以及
将该半导体组件的引脚插接在该电路板的插接孔内，使得至少有部分阻焊区位于该电路板的表面上方。
8.如权利要求7所述的防止半导体组件引脚焊接短路的方法，其特征在于，该半导体组件是针通孔式封装半导体组件。
9.如权利要求8所述的防止半导体组件引脚焊接短路的方法，其特征在于，该针通孔式封装半导体组件是选自包括由双列直插式封装组件，紧缩双列直插式封装组件，薄膜双列直插式封装组件，单列式封装组件，交叉引脚封装组件，以及针型栅格阵列封装组件所组成的群组中一个。
10.如权利要求7所述的防止半导体组件引脚焊接短路的方法，其特征在于，该阻焊剂是设置在该半导体组件至少局部的每一引脚上。
11.如权利要求7所述的防止半导体组件引脚焊接短路的方法，其特征在于，该阻焊剂是以间隔的方式设置该半导体组件至少局部的引脚上。
CNB2004100462401A 2004-06-04 2004-06-04 防止半导体组件引脚焊接短路的方法 Expired - Fee Related CN100362640C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100462401A CN100362640C (zh) 2004-06-04 2004-06-04 防止半导体组件引脚焊接短路的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100462401A CN100362640C (zh) 2004-06-04 2004-06-04 防止半导体组件引脚焊接短路的方法

Publications (2)

Publication Number Publication Date
CN1707766A true CN1707766A (zh) 2005-12-14
CN100362640C CN100362640C (zh) 2008-01-16

Family

ID=35581540

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100462401A Expired - Fee Related CN100362640C (zh) 2004-06-04 2004-06-04 防止半导体组件引脚焊接短路的方法

Country Status (1)

Country Link
CN (1) CN100362640C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101489359B (zh) * 2008-01-17 2011-11-23 微星科技股份有限公司 避免焊锡桥接的方法
CN104284513A (zh) * 2013-07-04 2015-01-14 大陆汽车电子(长春)有限公司 印刷电路板
CN107786044A (zh) * 2016-08-30 2018-03-09 光宝电子(广州)有限公司 伺服马达及其电路板
CN109104810A (zh) * 2017-06-20 2018-12-28 罗伯特·博世有限公司 车辆的控制器的电路板、制造车辆的电路板的方法以及制造车辆的控制器的方法
CN114571021A (zh) * 2021-10-12 2022-06-03 祥博传热科技股份有限公司 一种高导热覆铜陶瓷基板制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195868A (ja) * 1997-12-26 1999-07-21 Paloma Ind Ltd ガス機器の制御基板
JP2000151091A (ja) * 1998-11-10 2000-05-30 Yaskawa Electric Corp 電気部品の実装方法
KR100319291B1 (ko) * 1999-03-13 2002-01-09 윤종용 회로 기판 및 회로 기판의 솔더링 방법
JP3686861B2 (ja) * 2000-12-08 2005-08-24 日本電気株式会社 回路基板及びそれを用いた電子機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101489359B (zh) * 2008-01-17 2011-11-23 微星科技股份有限公司 避免焊锡桥接的方法
CN104284513A (zh) * 2013-07-04 2015-01-14 大陆汽车电子(长春)有限公司 印刷电路板
CN104284513B (zh) * 2013-07-04 2019-02-12 大陆汽车电子(长春)有限公司 印刷电路板
CN107786044A (zh) * 2016-08-30 2018-03-09 光宝电子(广州)有限公司 伺服马达及其电路板
CN109104810A (zh) * 2017-06-20 2018-12-28 罗伯特·博世有限公司 车辆的控制器的电路板、制造车辆的电路板的方法以及制造车辆的控制器的方法
US11240946B2 (en) 2017-06-20 2022-02-01 Robert Bosch Gmbh Circuit board for a control device for a vehicle, method for producing a circuit board for a vehicle, and method for producing a control device for a vehicle
CN114571021A (zh) * 2021-10-12 2022-06-03 祥博传热科技股份有限公司 一种高导热覆铜陶瓷基板制作方法

Also Published As

Publication number Publication date
CN100362640C (zh) 2008-01-16

Similar Documents

Publication Publication Date Title
US5239198A (en) Overmolded semiconductor device having solder ball and edge lead connective structure
US5280193A (en) Repairable semiconductor multi-package module having individualized package bodies on a PC board substrate
US6013953A (en) Semiconductor device with improved connection reliability
US20050011672A1 (en) Overmolded MCM with increased surface mount component reliability
CN1248552C (zh) 具有改进的焊盘结构的印刷电路板
US20030063448A1 (en) Electronic component package, printed circuit board, and method of inspecting the printed circuit board
US6222738B1 (en) Packaging structure for a semiconductor element flip-chip mounted on a mounting board having staggered bump connection location on the pads and method thereof
US6177722B1 (en) Leadless array package
CN100362640C (zh) 防止半导体组件引脚焊接短路的方法
JP3366062B2 (ja) オーバモールド形半導体装置及びその製造方法
US6414246B1 (en) Printed circuit board (PCB)
KR0146063B1 (ko) 반도체 패키지 및 그 제조방법
US7728441B2 (en) Method for mounting a semiconductor package onto PCB
US20050270755A1 (en) Method for preventing pins of semiconductor package from short circuit during soldering
KR100233864B1 (ko) 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성방법
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
JP2003031614A (ja) 半導体デバイス、半導体モジュール及びこれらの実装方法
KR0128205Y1 (ko) 반도체 패키지
CN113130472A (zh) 一种扇出型封装结构及封装方法
CN2559098Y (zh) 不具防焊膜的集成电路构装结构
KR19980039676A (ko) 실장이 용이한 바텀 리드 패키지형 칩 스케일 패키지의 구조
JPH0414892A (ja) プリント配線基板のハンダレジスト開口部の構造
KR100381840B1 (ko) 반도체패키지의저면으로솔더볼이융착된리드프레임제조방법
JP2605497Y2 (ja) 表面実装用プリント配線基板
TW200539358A (en) Method for preventing short-circuit caused by soldering pin of semiconductor component

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080116

Termination date: 20110604