CN1694079A - 可配置的PCI Express开关 - Google Patents

可配置的PCI Express开关 Download PDF

Info

Publication number
CN1694079A
CN1694079A CNA2005100700565A CN200510070056A CN1694079A CN 1694079 A CN1694079 A CN 1694079A CN A2005100700565 A CNA2005100700565 A CN A2005100700565A CN 200510070056 A CN200510070056 A CN 200510070056A CN 1694079 A CN1694079 A CN 1694079A
Authority
CN
China
Prior art keywords
pci
cpu
bus
port
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100700565A
Other languages
English (en)
Other versions
CN100573481C (zh
Inventor
K·W·斯特夫尔比姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsoft Technology Licensing LLC
Original Assignee
Microsoft Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsoft Corp filed Critical Microsoft Corp
Publication of CN1694079A publication Critical patent/CN1694079A/zh
Application granted granted Critical
Publication of CN100573481C publication Critical patent/CN100573481C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

一种使多个CPU能够通过单个开关连接到多个I/O设备的可配置开关。该开关可以被级联，以允许树中更多的CPU和/或更多的I/O。配置对总线和端点设备的枚举是透明的。诸如SMBus或硬件跨接等简单管理输入用于设置对CPU的设备分配。使用管理器和PCI Express热插拔控制器寄存器在设备通过开关内的PCI总线在CPU之间切换时允许设备树的热插拔重新配置。

Description

可配置的PCI Express开关
技术领域
本发明一边涉及计算设备领域，尤其涉及用于PCI Express的可配置开关，以使多个上游端口能够连接到多个下游端口。
背景技术
在1990年代早期，引入了外围部件互连(PCI)标准。PCI为连接的设备提供了对系统存储器的直接访问，但是使用桥来连接到前侧总线并连接到CPU。PCI能够连接多个组件。PCI桥接芯片独立于CPU的速度调整了PCI总线的速度，以允许更高程度的可靠性，并确保PCI硬件制造商具有一致的设计约束。PCI支持即插即用，它使设备或卡能够被插入到计算机中，并被自动识别和配置以对系统起作用。
当今的软件应用程序更需要平台硬件，尤其是I/O子系统。来自各个视频和音频源的数据流现在在台式机和移动机器上是常见的。诸如视频点播和音频重分发等应用程序也在服务器上施加的实时约束。PCI体系结构已经不再能够应付这些需求，并且提出了一种新标准，称为PCI Express。
参考图1，示出了一种可包括在计算设备中的PCI Express拓朴100。该拓朴除CPU 102和存储器103之外，包含主机桥(Host Bridge)101以及若干端点104-109(即，I/O设备)。多个点对点连接由开关110来实现。开关110替换PCI使用的多点总线，并用于为I/O总线提供扇出(fan-out)。开关110可提供不同端点104-109之间的对等通信，且如果该话务不涉及与高速缓存相干的存储器传输的话，它不需要被转发到主桥101。开关101被示出为单独的逻辑元件，但是它可被集成到主桥101中。
尽管这是对于较旧的PCI体系结构的改进，然而它不提供在不同的计算设备间连接并共享端点的方法。由此，需要一种共享端点的系统和方法。这样的系统将很大程度上增强计算设备的灵活性，并提供降低功率消耗的方法。本发明提供了这样一种解决方案。
发明内容
本发明允许多个CPU通过一个开关连接到多个I/O设备。开关可被级联，以在树中允许更多的CPU和/或更多的I/O设备。这一配置方法对于总线和端点设备的枚举是透明的。诸如SMBus或硬件跨接(strapping)等简单管理输入是设置向CPU的设备分配所需要的一切。
依照本发明的一个方面，提供了一种可配置的PCI Express开关，它包括多个上游PCI对PCI端口、多个下游PCI对PCI端口、唯一地与一上游端口相关联的内部PCI总线、以及配置哪一上游端口与哪一下游端口通信的控制器。
依照本发明的另一方面，提供了一种控制可配置PCI Express开关的方法。该方法包括读取PCI配置空间寄存器、发现多个下游PCI对PCI桥中的一个、发现与多个上游PCI对PCI桥之一相关联的总线相关联的控制接口、以及枚举在该总线上发现的设备。
依照本发明的又一方面，提供了一种连接多个CPU复合体(complex)的可配置PCI Express开关。该开关包括多个上游PCI对PI桥，其每一个唯一地连接到CPU复合体中的一个；多个下游PCI对PCI桥；多个内部PCI总线，其每一个连接到唯一的(或单个)上游端口；以及配置哪一上游端口与哪一下游端口通信的控制器。每一下游端口连接到每一内部PCI总线，且每一下游端口仅响应于一个内部PCI总线。并且，控制器通过与每一CPU复合体相关联的接口接收发现请求。
当结合附图阅读以下说明性实施例的详细描述时，可以清楚本发明的另外的特征和优点。
附图说明
当结合附图阅读时，可以更好地理解本发明的以上概述以及以下较佳实施例的详细描述。为说明本发明的目的，附图中示出了本发明的示例性构造；然而，本发明不限于所揭示的具体方法和手段。附图中：
图1所示是一常规个人计算机的框图；
图2所示是依照本发明使用可配置PCI Express开关共享组件的通用系统的框图；
图3所示是可配置PCI Express开关的框图；
图4所示是配置PCI Express开关的控制接口和命令逻辑的框图；
图5所示是依照本发明共享组件的示例性系统的框图；以及
图6-8所示是使用可配置PCI Express开关的组件共享的若干实施例的框图。
具体实施方式
现在参考图2，示出了用于共享组件的系统200的综述。当PCIExpress替代了PCI，并且多个CPU变为计算设备中的一种标准实现时，标准系统组件的灵活配置将成为一种十分期望的特征。基于可用的硬件和应用程序要求动态地重新配置一组硬件资源是对于客户机台式PC的期望特征。本发明提供了如用户和应用程序所需要地配置系统配置的简单控制方法。然而，本发明不限于台式机设计，因为它可应用于采用PCI Express和类似的体系结构的服务器和其它计算设备。
图2示出了支持两个上游CPU拓朴的可配置开关设计，这两个拓朴被指定为201和215。第一系统拓朴201被示出为典型的PC计算机，它可包括CPU 202、图形卡203、系统总线、存储器204、芯片组(北桥205和南桥206)、存储设备207(例如，硬盘、闪存等)、通信设备210(例如，MODEM、NIC等)、以及连接到鼠标210、键盘211和软盘驱动器213的超级I/O控制器208。PCI Express总线214(1)连接到可配置PCI开关227。类似地，第二系统拓朴215包括CPU 216、图形卡217、系统总线、存储器218、芯片组(北桥219和南桥220)、存储设备222、通信设备221、以及连接到鼠标224、键盘225和软盘驱动器226的超级I/O控制器223。PCI Express总线214(2)连接到PCI开关227。PCI Express开关连接到I/O设备228-230。
现在参考图3和4，更详细地示出了可配置PCI开关227。在图中，“u”表示上游端口；“P”表示PCI对PCI(P2P)；“d”表示下游端口；“B0”、“B1”、“B2”表示与上游端口相关联的PCI Express内部PCI总线；“0”、“1”、“2”和“n”表示信号路径或端口。
如PCI Express规范中所定义的，PCI Express开关被模型化为一组PCI对PCI(P2P)桥设备。上游P2P桥(连接到主机控制器或另一PCI总线)连接到公用的PCI总线，在该公用PCI上，该(内部)PCI总线上找到的唯一设备是(下游)PCI对PCI桥，它进而连接到输出上的PCI设备。因此，典型的PCI Express开关包括仅一个连接到PCI/芯片组主机控制器的上游P2P桥、内部PCI总线以及一组下游P2P桥。
本发明有利地实现了一组上游PCI对PCI桥，用于扩展PCI Express点对点体系结构的扇出的目的。如图3所示，如由uP0 231和uP1 233所表示的n个上游P2P桥的每一个具有其自己的独立内部PCI总线，如由B0和B1所表示的，以及由dP0232、dP1 235和dPn 234所表示的多个下游P2P桥。较佳的是，每一下游P2P桥连接到每一内部PCI总线。与常规的PCI Express开关不同，每一下游P2P桥是可配置的，以响应任一内部PCI总线B0或B1的枚举实行。
控制方法包括内部配置控制寄存器或外部硬件跨接或其它外部配置管理接口外部控制242。控制方法定义了下游P2P桥(232、234和235)响应哪一总线。来自其它PCI总线的通信被忽略。例如，在加电序列的末端，任意方法向总线B0或B1分配资源(I/O和dPx)，用于初始化配置的目的。由此，下游端口(dPx)响应于来自任一内部总线B0或B1的周期，但不是两者。存在物理连接，但是响应仅对总线B0或总线B1上的周期发生。
图4是桥控制逻辑236的详细图示，它具有用于PCI枚举和发现的其相关联的外部总线和配置接口237，用于总线0(238)的其内部PCI总线配置接口以及用于总线1(239)的内部PCI总线配置接口。在设备枚举和配置过程中，运行在CPU0 202上的作系统通过读取PCI配置空间寄存器内容发现设备。CPU0 202将发现uP0 231中找到的PCI对PCI桥。作系统将枚举在总线B0上找到的设备，并发现与开关内部总线B0相关联的控制接口Ifc_B0 238。该设备具有唯一的桥标识号，它将其标识为可配置的PCI Express开关。因此，接口Ifc_B0 238与开关的内部总线B0相关联。它可以是B0上的配置和I/O周期的主设备或目标。CPU0 202然后将枚举总线B0上发现的所有设备。
当完成之后，CPU0 202将通过Ifc_B0 238接口向开关控制器启动一发现请求。控制器然后可启动配置请求，并读取总线B1上每一设备的配置空间，或通过Ifc_B1239向CPU 216启动一请求，请求在总线B1上枚举的设备。在收集了CPU0 202请求的信息之后，开关控制器将通过Ifc_B0 238向CPU0 202启动一响应，并返回所请求的信息。因此，该机制使CPU0 202和CPU1 216都能够确定在请求时哪些设备可用。
由外部控制237提供的外部控制接口使得以管理容量执行的总线管理器能够向CPU0 202或CPU1 216分配下游资源(I/O)。外部控制237通过向桥控制器逻辑236询问有哪些设备可从配置开关的内部总线B0和B1得到来执行这一功能。当基于CPU/作系统责任来分配资源，并且当向每一上游服务器实体分配任务时，这一特征在服务器体系结构中是特别期望的。
当CPU0 202期望分配给CPU1 216的资源时，它将通过Ifc-B0 238启动一对当前下游(dPx)端口或端点(I/O)的请求。桥控制器逻辑236然后将启动一对CPU1 216的请求，以释放下游端口。如果请求被准许，则CPU1 216将默许该端点，并通过Ifc_B1 239启动对桥控制器逻辑236的准许，以释放下游端口(dPx)。桥控制器逻辑236然后将指令下游端口(dPx)通过开关端口控制接口执行从B1开始的PCI Express断开序列。当断开时，桥控制器逻辑236将指令下游端口(dPx)通过开关端口控制接口执行到B0的连接序列。当连接时，CPU0 202将接收一热插拔事件，如PCI体系结构规范中所定义的。当被通知该事件时，CPU0 202将枚举设备并加载与其相关联的适当驱动程序，以完成转移。
如果CPU1 216拒绝准许请求，则CPU1 216通过Ifc_B1 239向CPU2 202启动一消息，通知被拒绝的请求的始发者。桥控制器逻辑236通过其接口Ifc_B0 238经由B0向CPU0 202启动一对CPU0 202的响应，由此完成拒绝序列。
现在参考图5，示出了一个示例，其中，对接的膝上PC(系统201)和增强的对接站(系统215)都共享通过可配置开关关联的资源。当应用程序被加载到膝上PC，并且用户期望使用当前由增强对接站拓朴配置的扫描仪来获取照片时，膝上PC将请求扫描仪的所有者。当用户期望打印通过扫描仪获取的所扫描且操纵的照片时，膝上PC拓朴将请求与增强对接站相关联的照片质量打印机的所有者。当膝上PC脱离对接时，通过可配置开关与膝上PC相关联的所有资源被解除关联，并且该可配置开关然后将向增强对接站重新分配资源，以在该拓朴内使用。
图6示出了具有多个PCI Express总线的CPU复合体如何可通过多个可配置PCI Express开关来配置以使用I/O设备。在此示例中，CPU1 216与开关SW0 227(1)和SW1 227(2)接口。任何连接到SW0和SW1的I/O设备然后可被分配到CPU1 216。在此配置中，仅SW0内的下游P2P桥可被分配给CPU0 202，并且仅SW1内的下游P2P桥可被分配给CPU2 214。
图7是图6的修改。并非在多个开关之间共享带宽，图7相反示出了使用可从CPU1 216对两个开关可获得的全带宽。
图8是能够访问两个开关SW0和SW1内的所有资源的三个CPU复合体202、216和241的又一示例。尽管图8是开关可伸缩性的另一示例，然而它在示出添加上游CPU复合体的相关联的内部开关复合体中也是有用的。此外，尽管看似这一多个上游P2P桥的实现消耗了下游桥，然而这并不是下游P2P桥比上游桥更容易添加到设计的情况。
尽管结合各附图的较佳实施例描述了本发明，然而可以理解，在不脱离本发明的的情况下，可以使用其它相似的实施例，或可以向描述的实施例作出修改和添加，以执行本发明的相同功能。例如，本领域的技术人员将认识到，本申请中描述的本发明可应用于任一计算设备或环境，不论是有线还是无线的，并且可应用于通过通信网络连接并通过网络交互的任意数量的这类计算设备。此外，应当强调，考虑各种计算机平台，包括手持式设备操作系统和其它应用专用操作系统，尤其是当无线联网设备的数量持续增长的时候。再者，本发明可以在多个处理芯片或设备内或跨多个处理芯片或设备实现，并且存储可以类似地跨多个设备实现。因此，本发明不应当限于任何单个实施例，而是相反，应当依照所附权利要求书的宽度和范围来解释。

Claims (20)

1.一种可配置PCI Express开关，其特征在于，包括：
多个上游PCI对PCI端口；
多个下游PCI对PCI端口；
与每一上游端口相关联的内部PCI；以及
配置哪一上游端口与哪一下游端口通信的控制器。
2.如权利要求1所述的开关，其特征在于，与所述上游端口的预定一个通信的CPU是可配置的，以与所述下游端口的任一个通信。
3.如权利要求2所述的开关，其特征在于，每一所述内部PCI总线连接到每一下游端口。
4.如权利要求2所述的开关，其特征在于，所述CPU通过读取PCI配置空间寄存器发现设备，并枚举在与所述CPU相关联的PCI总线上找到的设备，其中，所述设备连接到与所述上游端口的预定一个通信的下游端口。
5.如权利要求4所述的开关，其特征在于，如果第二CPU请求对向所述CPU枚举的设备的访问，则所述控制器启动对所述CPU的请求，以释放所述设备所连接的下游端口，以及
其中，如果所述请求被准许，则所述CPU默许所述设备，并启动对所述控制器的准许，以释放下游端口。
6.如权利要求5所述的开关，其特征在于，所述控制器指令所述下游端口执行从与所述CPU相关联的所述总线的断开序列，并且所述控制器指令下游端口执行向与所述第二CPU相关联的总线的连接序列。
7.如权利要求1所述的开关，其特征在于，一内部配置控制寄存器用于定义所述下游端口的每一个响应于哪一内部总线。
8.如权利要求1所述的开关，其特征在于，硬件跨接用于定义所述下游端口的每一响应于哪一内部总线。
9.如权利要求1所述的开关，其特征在于，提供一外部配置管理接口，用于一外部配置管理实体的配置控制。
10.如权利要求1所述的开关，其特征在于，每一下游端口连接到每一内部PCI总线，并且其中，每一下游端口仅响应于一个内部PCI总线。
11.一种控制可配置PCI Express开关的方法，其特征在于，包括：
读取PCI配置空间寄存器；
发现多个下游PCI对PCI桥的一个；
发现用于与所述多个上游PCI对PCI桥的所述一个相关联的总线的控制接口；以及
枚举在所述总线上发现的设备。
12.如权利要求11所述的方法，其特征在于，还包括：
通过接口启动对控制器的发现请求；
读取所述总线上每一设备的配置空间；以及
通过所述接口响应，以返回所述发现请求所请求的信息。
13.如权利要求11所述的方法，其特征在于，还包括：
向多个CPU之一分配下游资源，每一所述CPU与所述多个上游PCI对PCI桥的所述一个相关联。
14.如权利要求13所述的方法，其特征在于，还包括查询一控制器，以确定哪些设备被分配给与所述多个上游PCI对PCI桥的所述一个相关联的所述总线。
15.如权利要求11所述的方法，其特征在于，如果第一CPU请求对向第二CPU枚举的设备的访问，则一控制器启动对所述第二CPU的请求，以释放所述设备所连接的下游端口，以及
其中，如果所述请求被准许，则所述第二CPU默许所述设备，并启动对所述控制器的准许，以释放下游端口。
16.如权利要求15所述的方法，其特征在于，所述控制器指令所述下游端口执行从与所述CPU相关联的所述总线的断开序列，并且所述控制器指令下游端口执行到与所述CPU相关联的总线的连接序列。
17.一种连接多个CPU复合体的可配置PCI Express开关，其特征在于，包括：
多个上游PCI对PCI端口，每一上游端口连接到所述CPU复合体的一个；
多个下游PCI对PCI端口；
多个内部PCI总线，每一内部PCI总线连接到一相应的上游端口；以及
配置哪一上游端口与哪一下游端口通信的控制器，
其中，每一下游端口连接到每一内部PCI总线，并且其中，每一下游端口仅响应于一个内部PCI总线，以及
其中，所述控制器通过一与每一CPU复合体相关联的接口接收发现请求。
18.如权利要求17所述的开关，其特征在于，与所述上游端口的预定一个通信的CPU是可配置的，以与所述下游端口的任一个通信。
19.如权利要求17所述的开关，其特征在于，如果CPU请求对向第二CPU枚举的设备的访问，则所述控制器启动对所述第二CPU的请求，以释放所述设备所连接的下游端口，以及
其中，如果所述请求被准许，则所述第二CPU默许所述设备，并启动对所述控制器的准许，以释放下游端口。
20.如权利要求19所述的开关，其特征在于，所述控制器指令所述下游组件执行从与所述第二CPU相关联的所述总线的断开序列，并且所述控制器指令下游组件执行到与所述CPU相关联的总线的连接序列。
CNB2005100700565A 2004-04-28 2005-04-28 可配置的PCI Express开关及其控制方法 Active CN100573481C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/834,138 US7058738B2 (en) 2004-04-28 2004-04-28 Configurable PCI express switch which allows multiple CPUs to be connected to multiple I/O devices
US10/834,138 2004-04-28

Publications (2)

Publication Number Publication Date
CN1694079A true CN1694079A (zh) 2005-11-09
CN100573481C CN100573481C (zh) 2009-12-23

Family

ID=34939244

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100700565A Active CN100573481C (zh) 2004-04-28 2005-04-28 可配置的PCI Express开关及其控制方法

Country Status (8)

Country Link
US (1) US7058738B2 (zh)
EP (1) EP1591910B1 (zh)
JP (1) JP4095078B2 (zh)
KR (1) KR100796419B1 (zh)
CN (1) CN100573481C (zh)
AT (1) ATE421727T1 (zh)
DE (1) DE602005012453D1 (zh)
TW (1) TWI364663B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599050B (zh) * 2008-05-22 2011-01-05 凹凸电子（武汉）有限公司 可适配的pci-e控制器核及其方法
CN101501660B (zh) * 2006-08-09 2011-11-16 日本电气株式会社 因特网连接交换机和因特网连接系统
CN102771093A (zh) * 2010-02-22 2012-11-07 日本电气株式会社 通信控制系统、切换节点、通信控制方法和通信控制程序
CN103003806A (zh) * 2012-09-07 2013-03-27 华为技术有限公司 一种配置pcie端口的方法、装置和设备
WO2022007644A1 (zh) * 2020-07-10 2022-01-13 华为技术有限公司 多处理器系统及配置多处理器系统的方法

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7961723B2 (en) 2002-10-08 2011-06-14 Netlogic Microsystems, Inc. Advanced processor with mechanism for enforcing ordering between information sent on two independent networks
US8037224B2 (en) 2002-10-08 2011-10-11 Netlogic Microsystems, Inc. Delegating network processor operations to star topology serial bus interfaces
US7924828B2 (en) 2002-10-08 2011-04-12 Netlogic Microsystems, Inc. Advanced processor with mechanism for fast packet queuing operations
US8015567B2 (en) 2002-10-08 2011-09-06 Netlogic Microsystems, Inc. Advanced processor with mechanism for packet distribution at high line rate
US7627721B2 (en) 2002-10-08 2009-12-01 Rmi Corporation Advanced processor with cache coherency
US7334086B2 (en) 2002-10-08 2008-02-19 Rmi Corporation Advanced processor with system on a chip interconnect technology
US9088474B2 (en) 2002-10-08 2015-07-21 Broadcom Corporation Advanced processor with interfacing messaging network to a CPU
US8176298B2 (en) * 2002-10-08 2012-05-08 Netlogic Microsystems, Inc. Multi-core multi-threaded processing systems with instruction reordering in an in-order pipeline
US7984268B2 (en) 2002-10-08 2011-07-19 Netlogic Microsystems, Inc. Advanced processor scheduling in a multithreaded system
US8478811B2 (en) 2002-10-08 2013-07-02 Netlogic Microsystems, Inc. Advanced processor with credit based scheme for optimal packet flow in a multi-processor system on a chip
US7346757B2 (en) 2002-10-08 2008-03-18 Rmi Corporation Advanced processor translation lookaside buffer management in a multithreaded system
US8775112B2 (en) 2003-09-15 2014-07-08 Nvidia Corporation System and method for increasing die yield
US8775997B2 (en) 2003-09-15 2014-07-08 Nvidia Corporation System and method for testing and configuring semiconductor functional circuits
US8732644B1 (en) 2003-09-15 2014-05-20 Nvidia Corporation Micro electro mechanical switch system and method for testing and configuring semiconductor functional circuits
US8711161B1 (en) 2003-12-18 2014-04-29 Nvidia Corporation Functional component compensation reconfiguration system and method
US20050248584A1 (en) * 2004-05-10 2005-11-10 Koji Takeo Imaging system and image processing apparatus
US20050256977A1 (en) * 2004-05-14 2005-11-17 Dehaemer Eric J Integrated circuit having processor and switch capabilities
US20050270988A1 (en) * 2004-06-04 2005-12-08 Dehaemer Eric Mechanism of dynamic upstream port selection in a PCI express switch
US8723231B1 (en) 2004-09-15 2014-05-13 Nvidia Corporation Semiconductor die micro electro-mechanical switch management system and method
US7370224B1 (en) * 2005-02-17 2008-05-06 Alcatel Usa Sourcing, Inc System and method for enabling redundancy in PCI-Express architecture
US8711156B1 (en) 2004-09-30 2014-04-29 Nvidia Corporation Method and system for remapping processing elements in a pipeline of a graphics processing unit
US20060092928A1 (en) * 2004-10-15 2006-05-04 Dell Products L.P. System and method for providing a shareable input/output device in a PCI express environment
JP2006195871A (ja) * 2005-01-17 2006-07-27 Ricoh Co Ltd 通信装置、電子機器、及び画像形成装置
US20060168377A1 (en) * 2005-01-21 2006-07-27 Dell Products L.P. Reallocation of PCI express links using hot plug event
JP4398386B2 (ja) * 2005-01-28 2010-01-13 富士通株式会社 複数の処理ノードをシリアルバスにより相互接続する装置
JP4509827B2 (ja) 2005-03-04 2010-07-21 富士通株式会社 シリアルコネクトバスを使用したコンピュータシステム及び複数ｃｐｕユニットのシリアルコネクトバスによる接続方法
US7765357B2 (en) * 2005-03-24 2010-07-27 Fujitsu Limited PCI-express communications system
JP4410190B2 (ja) * 2005-03-24 2010-02-03 富士通株式会社 ＰＣＩ−Ｅｘｐｒｅｓｓ通信システム
US7643495B2 (en) * 2005-04-18 2010-01-05 Cisco Technology, Inc. PCI express switch with encryption and queues for performance enhancement
US7356636B2 (en) * 2005-04-22 2008-04-08 Sun Microsystems, Inc. Virtualized PCI switch
US9606795B1 (en) * 2005-05-05 2017-03-28 Alcatel-Lucent Usa Inc. Providing intelligent components access to an external interface
US7484032B2 (en) * 2005-06-30 2009-01-27 Smith Roger A Fault tolerant computer system
US7644219B2 (en) * 2005-06-30 2010-01-05 Dell Products L.P. System and method for managing the sharing of PCI devices across multiple host operating systems
US20070028152A1 (en) * 2005-08-01 2007-02-01 Mishra Kishore K System and Method of Processing Received Line Traffic for PCI Express that Provides Line-Speed Processing, and Provides Substantial Gate-Count Savings
US8189603B2 (en) * 2005-10-04 2012-05-29 Mammen Thomas PCI express to PCI express based low latency interconnect scheme for clustering systems
US7447822B2 (en) * 2005-12-12 2008-11-04 Inventec Corporation Hot-plug control system and method
US8412872B1 (en) 2005-12-12 2013-04-02 Nvidia Corporation Configurable GPU and method for graphics processing using a configurable GPU
US8417838B2 (en) * 2005-12-12 2013-04-09 Nvidia Corporation System and method for configurable digital communication
US7340557B2 (en) * 2005-12-15 2008-03-04 Via Technologies, Inc. Switching method and system for multiple GPU support
US8189573B2 (en) * 2005-12-22 2012-05-29 Intel Corporation Method and apparatus for configuring at least one port in a switch to be an upstream port or a downstream port
US20070165596A1 (en) * 2006-01-18 2007-07-19 Boyd William T Creation and management of routing table for PCI bus address based routing with integrated DID
JP4670676B2 (ja) * 2006-02-17 2011-04-13 日本電気株式会社 スイッチ及びネットワークブリッジ装置
US7516263B2 (en) * 2006-02-27 2009-04-07 Emerson Network Power - Embedded Computing, Inc. Re-configurable PCI-Express switching device
JP4877482B2 (ja) * 2006-04-11 2012-02-15 日本電気株式会社 ＰＣＩＥｘｐｒｅｓｓリンク、マルチホストコンピュータシステム、およびＰＣＩＥｘｐｒｅｓｓリンクの再構成方法
US7594060B2 (en) * 2006-08-23 2009-09-22 Sun Microsystems, Inc. Data buffer allocation in a non-blocking data services platform using input/output switching fabric
US7676625B2 (en) * 2006-08-23 2010-03-09 Sun Microsystems, Inc. Cross-coupled peripheral component interconnect express switch
US20080052403A1 (en) * 2006-08-23 2008-02-28 Sun Microsystems, Inc. Input/output routers with dual internal ports
JP4501916B2 (ja) * 2006-09-20 2010-07-14 日本電気株式会社 Ｉ／ｏ機器の共有システムと情報処理装置共有システム及びそれらに用いる方法
US7519761B2 (en) * 2006-10-10 2009-04-14 International Business Machines Corporation Transparent PCI-based multi-host switch
US8819326B1 (en) * 2006-12-12 2014-08-26 Spansion Llc Host/client system having a scalable serial bus interface
US7984454B2 (en) * 2006-12-19 2011-07-19 International Business Machines Corporation Migration of single root stateless virtual functions
US7836238B2 (en) * 2006-12-19 2010-11-16 International Business Machines Corporation Hot-plug/remove of a new component in a running PCIe fabric
US7860930B2 (en) * 2006-12-19 2010-12-28 International Business Machines Corporation Communication between host systems using a transaction protocol and shared memories
US7991839B2 (en) * 2006-12-19 2011-08-02 International Business Machines Corporation Communication between host systems using a socket connection and shared memories
US7836129B2 (en) * 2006-12-19 2010-11-16 International Business Machines Corporation Communication between host systems using a queuing system and shared memories
US8271604B2 (en) 2006-12-19 2012-09-18 International Business Machines Corporation Initializing shared memories for sharing endpoints across a plurality of root complexes
US7813366B2 (en) 2006-12-19 2010-10-12 International Business Machines Corporation Migration of a virtual endpoint from one virtual plane to another
JP4429331B2 (ja) 2007-03-08 2010-03-10 エヌイーシーコンピュータテクノ株式会社 Ｐｃｉデバイスのホットプラグにおけるモード設定方法及びｐｃｉバスを有するシステム
JP4839484B2 (ja) * 2007-04-06 2011-12-21 日本電気株式会社 バス接続デバイス、バス接続方法およびバス接続用プログラム
WO2008128990A2 (en) * 2007-04-20 2008-10-30 International Business Machines Corporation Apparatus, system, and method for adapter card failover
US7966440B2 (en) * 2007-05-14 2011-06-21 Ricoh Company, Limted Image processing controller and image forming apparatus
US8050290B2 (en) 2007-05-16 2011-11-01 Wilocity, Ltd. Wireless peripheral interconnect bus
US7930462B2 (en) * 2007-06-01 2011-04-19 Apple Inc. Interface controller that has flexible configurability and low cost
US9075926B2 (en) * 2007-07-19 2015-07-07 Qualcomm Incorporated Distributed interconnect bus apparatus
US20090037617A1 (en) * 2007-07-30 2009-02-05 Riley Dwight D Middle management of input/output in server systems
TW200907639A (en) * 2007-08-09 2009-02-16 Asustek Comp Inc Docking station and expandable computer system
JP5477707B2 (ja) 2007-08-23 2014-04-23 日本電気株式会社 Ｉ／ｏシステムおよびｉ／ｏ制御方法
US20090063894A1 (en) * 2007-08-29 2009-03-05 Billau Ronald L Autonomic PCI Express Hardware Detection and Failover Mechanism
US8316377B2 (en) * 2007-09-06 2012-11-20 Hewlett-Packard Development Company, L.P. Sharing legacy devices in a multi-host environment
JP5244362B2 (ja) * 2007-10-09 2013-07-24 株式会社アキブシステムズ 高速ネットワークシステム及び関連装置
US8724483B2 (en) 2007-10-22 2014-05-13 Nvidia Corporation Loopback configuration for bi-directional interfaces
US8453019B2 (en) * 2007-11-06 2013-05-28 Nvidia Corporation Method and system for a free running strobe tolerant interface
US7711886B2 (en) * 2007-12-13 2010-05-04 International Business Machines Corporation Dynamically allocating communication lanes for a plurality of input/output (‘I/O’) adapter sockets in a point-to-point, serial I/O expansion subsystem of a computing system
US7877536B2 (en) * 2007-12-26 2011-01-25 Texas Instruments Incorporated Scalable distributed routing scheme for PCI express switches
JP5154238B2 (ja) 2008-01-18 2013-02-27 株式会社日立製作所 複合型計算機システムの管理方法及び複合型計算機システム
US9596324B2 (en) 2008-02-08 2017-03-14 Broadcom Corporation System and method for parsing and allocating a plurality of packets to processor core threads
US8416803B1 (en) 2008-02-14 2013-04-09 Wilocity, Ltd. Low latency interconnect bus protocol
JP5042372B2 (ja) * 2008-02-26 2012-10-03 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． ホスト列挙プロセスを実行するための方法及び装置
JP5074274B2 (ja) * 2008-04-16 2012-11-14 株式会社日立製作所 計算機システム及び通信経路の監視方法
WO2009139489A1 (ja) 2008-05-16 2009-11-19 日本電気株式会社 Ｐｃｉエクスプレススイッチ、ｐｃｉエクスプレスシステム、及びネットワーク制御方法
US9477615B1 (en) * 2008-08-26 2016-10-25 Qualcomm Incorporated Bi-directional low latency bus mode
JP5280135B2 (ja) * 2008-09-01 2013-09-04 株式会社日立製作所 データ転送装置
JP5272265B2 (ja) * 2008-09-29 2013-08-28 株式会社日立製作所 Ｐｃｉデバイス共有方法
US8806258B2 (en) 2008-09-30 2014-08-12 Intel Corporation Platform communication protocol
JP5332000B2 (ja) * 2008-12-17 2013-10-30 株式会社日立製作所 複合型計算機装置、複合型計算機の管理方法及び管理サーバ
JP5401679B2 (ja) * 2009-02-19 2014-01-29 株式会社日立製作所 計算機システム、管理方法及び管理サーバ
US8687639B2 (en) * 2009-06-04 2014-04-01 Nvidia Corporation Method and system for ordering posted packets and non-posted packets transfer
JP5294324B2 (ja) * 2009-06-22 2013-09-18 日本電気株式会社 ネットワークシステム
JP5266590B2 (ja) * 2009-09-18 2013-08-21 株式会社日立製作所 計算機システムの管理方法、計算機システム及びプログラム
JP5069732B2 (ja) * 2009-10-05 2012-11-07 株式会社日立製作所 計算機装置、計算機システム、アダプタ承継方法
US9176909B2 (en) 2009-12-11 2015-11-03 Nvidia Corporation Aggregating unoccupied PCI-e links to provide greater bandwidth
CN102104557A (zh) * 2009-12-18 2011-06-22 上海贝尔股份有限公司 基带电路及其应用方法
EP2541845A4 (en) 2010-02-23 2017-01-25 Nec Corporation Remote control system, remote control method, and remote control program
US9331869B2 (en) 2010-03-04 2016-05-03 Nvidia Corporation Input/output request packet handling techniques by a device specific kernel mode driver
JP2012048546A (ja) 2010-08-27 2012-03-08 Hitachi Ltd 計算機システム、ｉ／ｏデバイス制御方法、及びｉ／ｏドロワ
US8443126B2 (en) * 2010-09-22 2013-05-14 Wilocity, Ltd. Hot plug process in a distributed interconnect bus
JP5483020B2 (ja) * 2010-10-13 2014-05-07 日本電気株式会社 通信制御装置、ネットワーク、及びネットワークシステム
JP5110156B2 (ja) * 2010-12-03 2012-12-26 日本電気株式会社 スイッチ及びネットワークブリッジ装置
US8504780B2 (en) 2011-04-08 2013-08-06 Hitachi, Ltd. Computer, computer system, and data communication method
CN102819517A (zh) * 2011-06-08 2012-12-12 鸿富锦精密工业（深圳）有限公司 Pcie接口卡
US20120324139A1 (en) * 2011-06-14 2012-12-20 Advanced Micro Devices, Inc. Wireless communication for point-to-point serial link protocol
US8943257B2 (en) 2011-09-30 2015-01-27 Intel Corporation Protocol neutral fabric
US8719480B2 (en) 2011-11-30 2014-05-06 International Business Machines Corporation Automated network configuration in a dynamic virtual environment
US9330031B2 (en) 2011-12-09 2016-05-03 Nvidia Corporation System and method for calibration of serial links using a serial-to-parallel loopback
US8843688B2 (en) * 2012-09-11 2014-09-23 International Business Machines Corporation Concurrent repair of PCIE switch units in a tightly-coupled, multi-switch, multi-adapter, multi-host distributed system
EP2741456B1 (en) 2012-10-27 2016-01-13 Huawei Technologies Co., Ltd. Method, device and system for achieving message transmission of pcie switch network
CN103036817A (zh) * 2012-12-14 2013-04-10 华为技术有限公司 一种服务器单板、服务器单板实现方法及主处理器
JP6230258B2 (ja) * 2013-04-19 2017-11-15 キヤノン株式会社 画像処理装置及び画像処理方法
US9319349B2 (en) * 2013-06-20 2016-04-19 Micron Technology, Inc. Encapsulation enabled PCIE virtualisation
US9152591B2 (en) * 2013-09-06 2015-10-06 Cisco Technology Universal PCI express port
KR102147629B1 (ko) * 2013-11-18 2020-08-27 삼성전자 주식회사 플렉시블 서버 시스템
US9563591B2 (en) * 2014-03-06 2017-02-07 International Business Machines Corporation Peripheral component interconnect express (PCIe) ping in a switch-based environment
US20170010996A1 (en) * 2015-07-09 2017-01-12 Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. System for expansion of input/output ports of a computer
US10437762B2 (en) * 2018-01-16 2019-10-08 Dell Products, L.P. Partitioned interconnect slot for inter-processor operation
US10956353B1 (en) * 2018-02-26 2021-03-23 Amazon Technologies, Inc. Connector configurations for printed circuit boards
US11301397B2 (en) * 2018-04-24 2022-04-12 Technion Research & Development Foundation Limited Multiple processor computing device with configurable electrical connectivity to peripherals
US11023402B2 (en) * 2019-07-02 2021-06-01 National Instruments Corporation Switch pruning in a switch fabric bus chassis

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5297260A (en) * 1986-03-12 1994-03-22 Hitachi, Ltd. Processor having a plurality of CPUS with one CPU being normally connected to common bus
AU650242B2 (en) * 1989-11-28 1994-06-16 International Business Machines Corporation Methods and apparatus for dynamically managing input/output (I/O) connectivity
US5771387A (en) * 1996-03-21 1998-06-23 Intel Corporation Method and apparatus for interrupting a processor by a PCI peripheral across an hierarchy of PCI buses
US6324613B1 (en) * 1999-01-05 2001-11-27 Agere Systems Guardian Corp. Port router
US20020049878A1 (en) * 2000-10-23 2002-04-25 Giora Biran Data communications interfaces
JP4317365B2 (ja) * 2001-01-31 2009-08-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 周辺デバイスからホスト・コンピュータ・システムに割込みを転送する方法および装置
US20040015638A1 (en) * 2002-07-22 2004-01-22 Forbes Bryn B. Scalable modular server system
US7802049B2 (en) * 2002-10-30 2010-09-21 Intel Corporation Links having flexible lane allocation
JP2006505065A (ja) * 2002-10-31 2006-02-09 リング テクノロジー エンタープライズィズ，エルエルシー ストレージシステムのための方法及びシステム
US7415551B2 (en) * 2003-08-18 2008-08-19 Dell Products L.P. Multi-host virtual bridge input-output resource switch
US7421532B2 (en) * 2003-11-18 2008-09-02 Topside Research, Llc Switching with transparent and non-transparent ports
US20050125590A1 (en) * 2003-12-09 2005-06-09 Li Stephen H. PCI express switch

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501660B (zh) * 2006-08-09 2011-11-16 日本电气株式会社 因特网连接交换机和因特网连接系统
CN101599050B (zh) * 2008-05-22 2011-01-05 凹凸电子（武汉）有限公司 可适配的pci-e控制器核及其方法
CN102771093A (zh) * 2010-02-22 2012-11-07 日本电气株式会社 通信控制系统、切换节点、通信控制方法和通信控制程序
CN102771093B (zh) * 2010-02-22 2014-12-10 日本电气株式会社 通信控制系统、切换节点、通信控制方法
US9047416B2 (en) 2010-02-22 2015-06-02 Nec Corporation Communication control system, switching node, communication control method and communication control program including PCI express switch and LAN interface
CN103003806A (zh) * 2012-09-07 2013-03-27 华为技术有限公司 一种配置pcie端口的方法、装置和设备
WO2014036725A1 (zh) * 2012-09-07 2014-03-13 华为技术有限公司 一种配置pcie端口的方法、装置和设备
CN103003806B (zh) * 2012-09-07 2015-12-02 华为技术有限公司 一种配置pcie端口的方法、装置和设备
WO2022007644A1 (zh) * 2020-07-10 2022-01-13 华为技术有限公司 多处理器系统及配置多处理器系统的方法

Also Published As

Publication number Publication date
DE602005012453D1 (de) 2009-03-12
ATE421727T1 (de) 2009-02-15
US7058738B2 (en) 2006-06-06
EP1591910B1 (en) 2009-01-21
TW200602880A (en) 2006-01-16
JP2005317021A (ja) 2005-11-10
KR100796419B1 (ko) 2008-01-21
JP4095078B2 (ja) 2008-06-04
US20050246460A1 (en) 2005-11-03
TWI364663B (en) 2012-05-21
KR20060045489A (ko) 2006-05-17
CN100573481C (zh) 2009-12-23
EP1591910A1 (en) 2005-11-02

Similar Documents

Publication Publication Date Title
CN100573481C (zh) 可配置的PCI Express开关及其控制方法
JP4242420B2 (ja) 多数のコンピューティングプラットフォームにおけるｏｓにとらわれない資源共有
US7099969B2 (en) Dynamic reconfiguration of PCI Express links
US6529978B1 (en) Computer input/output (I/O) interface with dynamic I/O adaptor processor bindings
US8386654B2 (en) System and method for transforming PCIe SR-IOV functions to appear as legacy functions
US11775464B2 (en) Computer system and a computer device
CN102722414A (zh) 用于多根i/o 虚拟化共享系统的i/o 资源管理方法
US20190384642A1 (en) Ultraconverged systems having multiple availability zones
WO2017173667A1 (zh) 一种管理方法及装置
US6223239B1 (en) Dual purpose apparatus, method and system for accelerated graphics port or system area network interface
CN1987791A (zh) 用于共享硬件设备的基于文件的访问控制方法和装置
US20140280960A1 (en) Methods and apparatus for dynamically allocating devices between multiple controllers
US20180020054A1 (en) Caching Network Fabric for High Performance Computing
CN111581050A (zh) 机箱、机箱监控系统及监控方法
TWI804719B (zh) 處理器/端點通信耦合件組態系統
EP3813308A1 (en) Message forwarding method, intermediate device and computer device
CN115934624A (zh) 多主机远程直接内存访问网络管理的方法、设备及介质
JPH11120115A (ja) Ｐｃｉバスの割り込みステアリング回路
US20200327091A1 (en) Device communication control module and device communication control method
CN114428757A (zh) 一种架构可重构的计算装置及其重构方法
CN112564924A (zh) 计算机扩展卡及区块链终端设备
JP2004265282A (ja) 半導体装置およびその入出力制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MICROSOFT TECHNOLOGY LICENSING LLC

Free format text: FORMER OWNER: MICROSOFT CORP.

Effective date: 20150505

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150505

Address after: Washington State

Patentee after: Micro soft technique license Co., Ltd

Address before: Washington State

Patentee before: Microsoft Corp.