CN112564924A - 计算机扩展卡及区块链终端设备 - Google Patents

计算机扩展卡及区块链终端设备 Download PDF

Info

Publication number
CN112564924A
CN112564924A CN202011266571.1A CN202011266571A CN112564924A CN 112564924 A CN112564924 A CN 112564924A CN 202011266571 A CN202011266571 A CN 202011266571A CN 112564924 A CN112564924 A CN 112564924A
Authority
CN
China
Prior art keywords
expansion card
bus
memory
module
interface module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011266571.1A
Other languages
English (en)
Other versions
CN112564924B (zh
Inventor
赖振楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hosin Global Electronics Co Ltd
Original Assignee
Hosin Global Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hosin Global Electronics Co Ltd filed Critical Hosin Global Electronics Co Ltd
Priority to CN202011266571.1A priority Critical patent/CN112564924B/zh
Publication of CN112564924A publication Critical patent/CN112564924A/zh
Application granted granted Critical
Publication of CN112564924B publication Critical patent/CN112564924B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
    • H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/12—Applying verification of the received information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/1095—Replication or mirroring of data, e.g. scheduling or transport for data synchronisation between network nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/50—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using hash chains, e.g. blockchains or hash trees

Abstract

本发明提供了一种计算机扩展卡及区块链终端设备，所述计算机扩展卡包括扩展卡电路板、网络接口模块、总线接口模块、FPGA芯片及扩展卡内存模块，且所述计算机扩展卡通过所述总线接口模块与计算机主系统连接、通过所述网络接口模块连接区块链网络；所述FPGA芯片，用于在启动后，根据所述总线接口模块从计算机主系统获取的配置信息进行功能配置；且所述FPGA芯片在功能配置完成后，对所述网络接口模块接收来自区块链网络的任务进行加密运算，并将加密运算完成获得的运算结果通过所述网络接口模块发送至区块链网络。本发明不仅可满足区块链运算的低延迟、高算力及高存储空间的要求，而且整个处理过程无需主系统的中央处理单元参与，不影响主系统的运行。

Description

计算机扩展卡及区块链终端设备
技术领域
本发明涉及计算机技术领域，更具体地说，涉及一种计算机扩展卡及区块链终端设备。
背景技术
区块链是一个分布式的共享账本和数据库，具有去中心化、不可篡改、全程留痕、可以追溯、集体维护、公开透明等特点。基于这些特点，区块链技术奠定了坚实的“信任”基础，创造了可靠的“合作”机制，具有广阔的运用前景。
现有区块链技术建立在以电脑作为节点的基础之上，并在电脑上运行区块链相关服务，来实现区块链相关的各种应用。现有的区块链终端设备主要采用普通电脑，其主要由中央处理单元(Central Processing Unit，CPU)、存储器、输入输出控制系统和各种外部设备等组成。
在上述区块链终端设备中，各个部件在中央处理单元控制下协调统一地工作：首先，把表示计算步骤的程序和计算中需要的原始数据，在控制器的输入命令的控制下，通过输入设备送入存储器存储；其次当计算开始时，在取指令作用下把程序指令逐条送入控制器；控制器对指令进行译码，并根据指令的操作要求向存储器和运算器发出存储、取数命令和运算命令，经过中央处理单元的运算器计算并把结果存放在存储器内；在控制器的取数和输出命令作用下，通过输出设备输出计算结果。
由于区块链是分布式数据存储、点对点传输、共识机制、加密算法等计算机技术的新型应用模式，其对运算能力、存储空间及低延迟的要求相对较高。而一旦采用普通电脑进行区块链运算，不仅算力不高、无法满足低延迟的要求，而且将大大影响电脑的正常使用。
发明内容
本发明要解决的技术问题在于，针对上述普通电脑无法满足区块链运算的要求的问题，提供一种计算机扩展卡及区块链终端设备。
本发明解决上述技术问题的技术方案是，提供一种计算机扩展卡，包括扩展卡电路板、网络接口模块、总线接口模块、FPGA芯片及扩展卡内存模块，且所述计算机扩展卡通过所述总线接口模块与计算机主系统连接、通过所述网络接口模块并经由通讯网络连接区块链网络；
所述扩展卡电路板上设有扩展卡总线，所述网络接口模块、总线接口模块、FPGA芯片及扩展卡内存模块分别装配到所述扩展卡电路板并分别与所述扩展卡总线连接；
所述FPGA芯片，用于在启动后，根据所述总线接口模块从计算机主系统获取的配置信息进行功能配置；且所述FPGA芯片在功能配置完成后，与所述扩展卡内存模块相配合，对所述网络接口模块接收来自区块链网络的任务进行加密运算，并将加密运算完成获得的运算结果通过所述网络接口模块发送至所述区块链网络。
优选地，所述FPGA芯片包括主控模块、加密运算模块和图形处理单元；其中，
所述加密运算模块，用于根据当前计算机扩展卡的信息进行哈希运算获取对应的摘要；
所述主控模块，用于将所述摘要打包至区块中，并通过所述网络接口模块将所述区块发送到区块链网络进行全网广播，以便全网中的所有节点对所述区块进行验证，且所述主控模块在所述区块验证成功后从所述区块链网络获取任务；
所述图形处理单元，用于对所述任务进行哈希加密运算，并生成与所述任务对应的复制证明和存放证明，所述哈希加密运算的结果由所述主控模块上传到所述区块链网络。
优选地，所述扩展卡内存模块包括持久储存级内存，且所述持久储存级内存中固化有供所述FPGA芯片执行的程序；
所述FPGA芯片在功能配置完成后，从所述持久储存级内存中读取所述程序并执行。
优选地，所述持久储存级内存包括集成到同一基体的内存接口、DRAM芯片组、控制芯片、快闪存储器及内部总线，且所述控制芯片分别通过所述内部总线与所述内存接口、DRAM芯片组、快闪存储器连接，所述内存接口连接到所述扩展卡总线。
优选地，所述总线接口模块包括PCIe接口和与所述PCIe接口连接的PCI接口芯片，且所述FPGA芯片通过外围电路与所述PCI接口芯片连接。
优选地，所述网络接口模块包括第一网络接口、第二网络接口、与所述第一网络接口连接的第一通讯芯片以及与所述第二网络接口连接的第二通讯芯片，且所述FPGA芯片分别通过外围电路与所述第一通讯芯片、第二通讯芯片连接；
所述FPGA芯片通过所述第一网络接口和第一通讯芯片接收来自区块链网络的任务，且所述FPGA芯片通过所述第二网络接口和第二通讯芯片将加密运算完成的运算结果返回所述区块链网络。
优选地，所述扩展卡总线包括位于所述扩展卡电路板上的印制电路以及焊接到所述扩展卡电路板信号处理芯片，所述网络接口模块、总线接口模块、FPGA芯片及扩展卡内存模块分别焊接到所述扩展卡电路板。
本发明实施例还提供一种区块链终端设备，包括主板、中央处理单元、主内存模块、显示适配器、持久存储器以及至少一个如权利要求1-7中任一项所述的计算机扩展卡；
所述主板上设有系统总线，所述中央处理单元、主内存模块、显示适配器、持久存储器分别连接到所述系统总线；
所述主板上还包括与所述系统总线连接的扩展卡插槽，且所述计算机扩展卡的总线接口模块插接到所述扩展卡插槽。
优选地，所述FPGA芯片还将所述复制证明和存放证明存储到所述扩展卡内存模块；所述中央处理单元通过所述系统总线及所述计算机扩展卡的总线接口模块，从所述扩展卡内存模块获取所述复制证明和存放证明并存储到所述持久存储器。
优选地，所述系统总线包括DRAM总线、PCIe总线及总线转换器，且所述DRAM总线和PCIe总线通过所述总线转换器相连；所述中央处理单元、主内存模块分别连接到所述DRAM总线，所述显示适配器、持久存储器以及计算机扩展卡分别连接到所述PCIe总线。
本发明实施例的计算机扩展卡及区块链终端设备，通过在计算机扩展卡增加独立的网络接口模块与区块链网络通信，并由配置完成的FPGA芯片以及扩展卡内存直接处理来自区块链网络的任务，不仅可满足区块链运算的低延迟、高算力及高存储空间的要求，而且整个处理过程无需主系统的中央处理单元参与，从而降低了对主系统其他资源的占用，不影响主系统的运行。
附图说明
图1是本发明实施例提供的计算机扩展卡的示意图；
图2是本发明实施例提供的计算机扩展卡中FPGA芯片的示意图；
图3是本发明实施例提供的计算机扩展卡中扩展卡内存的示意图；
图4是本发明实施例提供的区块链终端设备的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
如图1所示，是本发明实施例提供的计算机扩展卡的示意图，该计算机扩展卡可直接插接到普通计算机中，并直接连接到区块链网络和进行区块链任务处理。本实施例的计算机扩展卡包括扩展卡电路板10、FPGA芯片11、扩展卡内存12、网络接口模块13以及总线接口模块14，且该计算机扩展卡通过总线接口模块14与计算机主系统连接、通过网络接口模块13并经由通讯网络连接区块链网络(例如区块链系统中的节点客户端或负责任务分配的矿池)。上述网络接口模块13以及总线接口模块14除了包括接口端子外，还包括根据通讯协议进行数据处理的芯片，以完成相应的数据交互。
上述扩展卡电路板10上设有扩展卡总线101，FPGA芯片11、扩展卡内存12、网络接口模块13及总线接口模块14分别装配到扩展卡电路板10并分别与扩展卡总线101连接。具体地，扩展卡电路板10可采用印制电路板(Printed Circuit Board，PCB)，扩展卡总线101包括位于该扩展卡电路板10上的印制电路以及焊接到扩展卡电路板10的信号处理芯片(该信号处理芯片可进行数据转换处理)，FPGA芯片11、扩展卡内存12、网络接口模块13、总线接口模块14分别焊接到扩展卡电路板10。扩展卡电路板10可通过总线接口模块14从计算机主系统获得供电电压，并进行数据交互。
当然，在实际应用中，FPGA芯片11、扩展卡内存12、网络接口模块13、总线接口模块14也可通过其他方式固定到扩展卡电路板10并与扩展卡电路板10上的扩展卡总线101连接，例如通过可插拔的接口等。
FPGA芯片11内部包括可配置逻辑模块(Configurable Logic Block，CLB)、输入输出模块(Input Output Block，IOB)和内部连线(Interconnect)三个部分，其可被配置完成不同的逻辑功能。在本实施例中，FPGA芯片11在启动后，根据总线接口模块14从计算机主系统获取的配置信息进行功能配置(例如FPGA芯片11将配置信息存储到内部静态存储单元)；且该FPGA芯片11在功能配置完成后，与扩展卡内存12相配合，对网络接口模块13接收的来自区块链网络的任务进行运算处理，并将运算处理后获得的运算结果通过网络接口模块13发送至区块链网络。
上述计算机扩展卡，通过独立设置的网络接口模块13与区块链网络通信，并由配置完成的FPGA芯片11以及扩展卡内存12直接处理来自区块链网络的任务，不仅可满足区块链运算的低延迟、高算力及高存储空间的要求，而且整个处理过程无需主系统的中央处理单元参与，从而降低了对主系统中其他资源的占用，不影响主系统的运行。
在本发明的一个实施例中，结合图2所示，FPGA芯片11可通过配置信息形成主控模块111、加密运算模块112和图形处理单元113，且主控模块111分别可与加密运算模块112和图形处理单元113通信连接。
其中，加密运算模块112用于根据当前计算机扩展卡的信息(例如由用户提交的数字身份信息，具体可包括身份证号、DNA、电话或指纹等)进行哈希运算获取对应的摘要。
主控模块111用于将加密运算模块112生成的摘要打包至区块中，并通过网络接口模块13将该区块发送到区块链网络进行全网广播，以便全网中的所有节点对该区块进行验证，且该主控模块111在区块验证成功后从区块链网络获取任务。
图形处理单元113则用于对主控模块111从区块链网络获取的任务进行哈希加密运算，并生成与任务对应的复制证明和存放证明(哈希加密运算的结果、复制证明和存放证明可由主控模块111存放到扩展卡内存12)。图形处理单元113的哈希加密运算的结果由主控模块111通过网络接口模块13上传到区块链网络。上述计算机扩展卡还可包括焊接到扩展卡电路板10的图形用双倍数据传输率存储器(Graphics Double Data Rate，GDDR)15，该图形用双倍数据传输率存储器15连接到扩展卡总线101，且在图形处理单元113进行哈希加密运算过程中，可与图形用双倍数据传输率存储器15配合实现哈希加密运算。
上述扩展卡内存12包括持久储存级内存(Storage Class Memory，SCM)，且该持久储存级内存中固化有区块链应用程序，即上述区块链应用程序在持久储存级内存掉电时不会丢失。在FPGA芯片11的功能配置完成后，该FPGA芯片11从持久储存级内存中读取上述区块链应用程序并执行(结合操作系统)，以对来自区块链网络的任务进行运算处理。即在FPGA芯片11配置完成后，无需再从计算机主系统载入区块链应用程序，不仅可提高计算机扩展卡的启动速度，而且可降低计算机主系统的复杂度。上述区块链应用程序可通过计算机主系统进行更新或修改。
此外，上述持久储存级内存中还可固化有供配置完成后的FPGA芯片11运行的操作系统(例如嵌入式操作系统)。FPGA芯片11在配置完成后，向持久储存级内存发送读写请求，从持久储存级内存获取指令集，以及将执行结果数据写入到持久储存级内存。具体地，上述持久储存级内存可以采用3D XPoint闪存，操作系统例如以固件(Firmware)的形式存储于上述持久储存级内存中，从而在计算机扩展卡启动时，无需载入操作系统，大大加快了计算机扩展卡的启动速度。
当然，在实际应用中，扩展卡内存12也可采用现有的DRAM芯片，区块链应用程序及相应的操作系统可存储在计算机主系统的硬盘中，并在计算机主系统的中央处理单元控制下，通过总线接口模块14载入到计算机扩展卡的扩展卡内存12中。例如，区块链应用程序及操作系统可与配置信息一起从计算机主系统获取。
在本发明的另一实施例中，结合图3所示，当扩展卡内存12包括持久储存级内存时，该持久储存级内存还可包括集成到同一基体的内存接口(图中未示出)、DRAM芯片组122、控制芯片121、快闪存储器123及内部总线，且控制芯片121分别通过内部总线与内存接口、DRAM芯片组122、快闪存储器123连接，内存接口连接到扩展卡总线101。
当区块链应用程序和操作系统固化于持久存储级内存(具体可存储在快闪存储器123)时，在FPGA芯片11配置完成后，控制芯片121将操作系统和区块链应用程序的指令集搬入到DRAM芯片组122，以供FPGA芯片11执行。在计算机扩展卡进行区块链应用处理过程中，控制芯片121响应FPGA芯片11的读写请求，从DRAM芯片组122获取指令集，以及将FPGA芯片11的执行结果数据写入到DRAM芯片组122。
此外，在上述计算机扩展卡进行对来自区块链网络的任务进行运算处理的过程中，控制芯片121在DRAM芯片组122中等待FPGA芯片11读取的指令集符合预设条件时，从快闪存储器123中获取DRAM芯片组122中的指令集的后续指令集，并将后续指令集存储到DRAM芯片组122。具体地，DRAM芯片组122包括互为主映射区和备映射区的至少两个逻辑存储区，且FPGA芯片11当前读取的指令集所在的逻辑存储区为主映射区，其他逻辑存储区为备映射区；预设条件为：主映射区中等待读取的指令集的数量小于预设值，或者主映射区中等待读取的指令集在FPGA芯片11中执行的时间小于预设时间。
通过上述方式，持久存储级内存的控制芯片121可直接根据FPGA芯片11正在执行的指令集更新DRAM芯片组122中的内容，使得DRAM芯片组122中内容可根据FPGA芯片11的运行状态自动更新，从而DRAM芯片组122的存储容量接近无限，FPGA芯片11无需与大容量存储装置交互，使得FPGA芯片11可始终处于高效运行状态，大大提高了计算机扩展卡的运行效率。
此外，当区块链应用程序并不固化到持久存储级内存时，该区块链应用程序可包含于配置信息中，且FPGA芯片11在启动后，通过控制芯片121将区块链应用程序搬移到DRAM芯片组122。
在本发明的一个实施例中，上述总线接口模块14包括PCIe接口和与PCIe接口连接的PCI接口芯片，且FPGA芯片11通过外围电路与PCI接口芯片连接。通过PCIe接口，本实施例的计算机扩展卡可直接插接到计算机系统主板的PCIe插槽，而无需对现有的计算机系统的硬件部分进行调整，简化了计算机系统的结构。
网络接口模块13具体可包括第一网络接口、第二网络接口、与第一网络接口连接的第一通讯芯片以及与第二网络接口连接的第二通讯芯片，且FPGA芯片11分别通过外围电路与第一通讯芯片、第二通讯芯片连接。FPGA芯片11通过所述第一网络接口和第一通讯芯片接收来自区块链网络的任务，且FPGA芯片11通过所述第二网络接口和第二通讯芯片将运算处理完成的运算结果返回所述区块链网络。
上述网络接口模块13、总线接口模块14的结构和数据处理方式与现有计算机系统中的接口模块类似，在此不再赘述。
如图4所示，本发明实施例还提供一种区块链终端设备，该区块链终端设备连接到区块链网络。本实施例的区块链终端设备包括主板、中央处理单元21、主内存模块23(例如DRAM)、显示适配器26、持久存储器24以及至少一个如图1所示的计算机扩展卡。具体地，在上述区块链终端设备的主板上设有系统总线，中央处理单元21、主内存模块23、显示适配器26、持久存储器24分别连接到系统总线。主板上还包括与系统总线连接的扩展卡插槽，且计算机扩展卡的总线接口模块插接到扩展卡插槽。
在本发明的一个实施例中，上述系统总线具体可包括DRAM总线271、PCIe总线272及总线转换器273，且DRAM总线271和PCIe总线272通过总线转换器273相连；中央处理单元21、主内存模块23分别连接到DRAM总线271，持久存储器24、显示适配器26及计算机扩展卡则分别连接到PCIe总线272。
在本实施例中，中央处理单元21可基于主操作系统控制区块链终端设备运行，例如实现进程管理、存储管理、设备管理、文件管理、作业管理、输入/输出等。上述主操作系统既可以是UNIX、windows NT等单体内核结构的操作系统，也可以是SUE等层次式结构的操作系统。具体地，中央处理单元21可与DMA(Direct Memory Access，直接存储器访问)控制器22、主内存模块23、持久存储器24等配合实现对区块链终端设备的运行控制。上述持久存储器24可以为HDD(Hard Disk Drive，硬盘驱动器)、SSD(Solid State Disk，固态硬盘)、SSHD(即盘体上自带闪存模块的机械硬盘)等，主操作系统存储于该持久存储器24，并在服务器启动时，由中央处理单元21及DMA控制器22将主操作系统的指令集载入到主内存模块23。
在上述区块链终端设备的启动阶段，中央处理单元21将计算机扩展卡的FPGA芯片11的配置信息发送到计算机扩展卡，FPGA芯片11在通过总线接口模块14接收到上述配置信息后进行配置(例如写入到其内部静态存储单元)，并在完成配置后，FPGA芯片11控制计算机扩展卡接入区块链网络并进行独立的任务处理。由于FPGA芯片11只需对来自区块链网络的任务进行处理，而区块链终端设备的输入输出操作则由中央处理单元21处理，使得FPGA芯片11只需处理来自区块链网络的任务的逻辑运算，从而大大提高了处理速度，且处理过程不会占用中央处理单元21的资源。
在本发明的一个实施例中，FPGA芯片11还将运算处理完成的运算结果存储到扩展卡内存12；中央处理单元21以预设周期或在接收到输出指令时，通过系统总线及计算机扩展卡的总线接口模块14从扩展卡内存12获取运算结果，并将运算结果发送到所述显示适配器26输出。通过上述方式，可实现运算结果的展示，且该展示过程无需计算机扩展卡的FPGA芯片11参与。
此外，中央处理单元21还可通过系统总线及计算机扩展卡的总线接口模块14，从扩展卡内存12获取运算结果并存储到持久存储器24，便于后续通过中央处理单元21对运算结果进行分析等操作。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种计算机扩展卡，其特征在于，包括扩展卡电路板、网络接口模块、总线接口模块、FPGA芯片及扩展卡内存模块，且所述计算机扩展卡通过所述总线接口模块与计算机主系统连接、通过所述网络接口模块并经由通讯网络连接区块链网络；
所述扩展卡电路板上设有扩展卡总线，所述网络接口模块、总线接口模块、FPGA芯片及扩展卡内存模块分别装配到所述扩展卡电路板并分别与所述扩展卡总线连接；
所述FPGA芯片，用于在启动后，根据所述总线接口模块从计算机主系统获取的配置信息进行功能配置；且所述FPGA芯片在功能配置完成后，与所述扩展卡内存模块相配合，对所述网络接口模块从区块链网络接收的任务进行加密运算，并将加密运算完成获得的运算结果通过所述网络接口模块发送至所述区块链网络。
2.根据权利要求1所述的计算机扩展卡，其特征在于，所述FPGA芯片包括主控模块、加密运算模块和图形处理单元；其中，
所述加密运算模块，用于根据当前计算机扩展卡的信息进行哈希运算获取对应的摘要；
所述主控模块，用于将所述摘要打包至区块中，并通过所述网络接口模块将所述区块发送到区块链网络进行全网广播，以便全网中的所有节点对所述区块进行验证，且所述主控模块在所述区块验证成功后从所述区块链网络获取任务；
所述图形处理单元，用于对所述任务进行哈希加密运算，并生成与所述任务对应的复制证明和存放证明，所述哈希加密运算的结果由所述主控模块上传到所述区块链网络。
3.根据权利要求1或2所述的计算机扩展卡，其特征在于，所述扩展卡内存模块包括持久储存级内存，且所述持久储存级内存中固化有供所述FPGA芯片执行的程序；
所述FPGA芯片在功能配置完成后，从所述持久储存级内存中读取所述程序并执行。
4.根据权利要求3所述的计算机扩展卡，其特征在于，所述持久储存级内存包括集成到同一基体的内存接口、DRAM芯片组、控制芯片、快闪存储器及内部总线，且所述控制芯片分别通过所述内部总线与所述内存接口、DRAM芯片组、快闪存储器连接，所述内存接口连接到所述扩展卡总线。
5.根据权利要求4所述的计算机扩展卡，其特征在于，所述总线接口模块包括PCIe接口和与所述PCIe接口连接的PCI接口芯片，且所述FPGA芯片通过外围电路与所述PCI接口芯片连接。
6.根据权利要求4所述的计算机扩展卡，其特征在于，所述网络接口模块包括第一网络接口、第二网络接口、与所述第一网络接口连接的第一通讯芯片以及与所述第二网络接口连接的第二通讯芯片，且所述FPGA芯片分别通过外围电路与所述第一通讯芯片、第二通讯芯片连接；
所述FPGA芯片通过所述第一网络接口和第一通讯芯片接收来自区块链网络的任务，且所述FPGA芯片通过所述第二网络接口和第二通讯芯片将加密运算完成的运算结果返回所述区块链网络。
7.根据权利要求1所述的计算机扩展卡，其特征在于，所述扩展卡总线包括位于所述扩展卡电路板上的印制电路以及焊接到所述扩展卡电路板信号处理芯片，所述网络接口模块、总线接口模块、FPGA芯片及扩展卡内存模块分别焊接到所述扩展卡电路板。
8.一种区块链终端设备，其特征在于，包括主板、中央处理单元、主内存模块、显示适配器、持久存储器以及至少一个如权利要求1-7中任一项所述的计算机扩展卡；
所述主板上设有系统总线，所述中央处理单元、主内存模块、显示适配器、持久存储器分别连接到所述系统总线；
所述主板上还包括与所述系统总线连接的扩展卡插槽，且所述计算机扩展卡的总线接口模块插接到所述扩展卡插槽。
9.根据权利要求8所述的区块链终端设备，其特征在于，所述FPGA芯片还将所述复制证明和存放证明存储到所述扩展卡内存模块；所述中央处理单元通过所述系统总线及所述计算机扩展卡的总线接口模块，从所述扩展卡内存模块获取所述复制证明和存放证明并存储到所述持久存储器。
10.根据权利要求8所述的区块链终端设备，其特征在于，所述系统总线包括DRAM总线、PCIe总线及总线转换器，且所述DRAM总线和PCIe总线通过所述总线转换器相连；所述中央处理单元、主内存模块分别连接到所述DRAM总线，所述显示适配器、持久存储器以及计算机扩展卡分别连接到所述PCIe总线。
CN202011266571.1A 2020-11-12 2020-11-12 计算机扩展卡及区块链终端设备 Active CN112564924B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011266571.1A CN112564924B (zh) 2020-11-12 2020-11-12 计算机扩展卡及区块链终端设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011266571.1A CN112564924B (zh) 2020-11-12 2020-11-12 计算机扩展卡及区块链终端设备

Publications (2)

Publication Number Publication Date
CN112564924A true CN112564924A (zh) 2021-03-26
CN112564924B CN112564924B (zh) 2023-01-03

Family

ID=75042140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011266571.1A Active CN112564924B (zh) 2020-11-12 2020-11-12 计算机扩展卡及区块链终端设备

Country Status (1)

Country Link
CN (1) CN112564924B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117082017A (zh) * 2023-10-17 2023-11-17 之江实验室 一种白盒交换机扩展卡管理的方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140129753A1 (en) * 2012-11-06 2014-05-08 Ocz Technology Group Inc. Integrated storage/processing devices, systems and methods for performing big data analytics
CN107103472A (zh) * 2017-04-26 2017-08-29 北京计算机技术及应用研究所 一种用于区块链的算法处理模块
CN110187827A (zh) * 2018-02-23 2019-08-30 三星电子株式会社 可编程数据存储装置及可编程网络数据存储系统
CN110688651A (zh) * 2019-09-25 2020-01-14 支付宝(杭州)信息技术有限公司 基于fpga实现状态更新的方法及装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140129753A1 (en) * 2012-11-06 2014-05-08 Ocz Technology Group Inc. Integrated storage/processing devices, systems and methods for performing big data analytics
CN107103472A (zh) * 2017-04-26 2017-08-29 北京计算机技术及应用研究所 一种用于区块链的算法处理模块
CN110187827A (zh) * 2018-02-23 2019-08-30 三星电子株式会社 可编程数据存储装置及可编程网络数据存储系统
CN110688651A (zh) * 2019-09-25 2020-01-14 支付宝(杭州)信息技术有限公司 基于fpga实现状态更新的方法及装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117082017A (zh) * 2023-10-17 2023-11-17 之江实验室 一种白盒交换机扩展卡管理的方法及装置
CN117082017B (zh) * 2023-10-17 2024-01-09 之江实验室 一种白盒交换机扩展卡管理的方法及装置

Also Published As

Publication number Publication date
CN112564924B (zh) 2023-01-03

Similar Documents

Publication Publication Date Title
CN106557340B (zh) 一种配置方法及装置
US8607080B2 (en) Optimizing voltage on a power plane using a host control unit to control a networked voltage regulation module array
US20110307639A1 (en) Virtual serial port management system and method
CN103874984A (zh) 可虚拟化以及前向兼容硬件-软件接口
CN105264506A (zh) 向内存映射配置分配处理器
CN104881105A (zh) 电子装置
CN113127302A (zh) 一种板卡gpio的监控方法和装置
CN111984557A (zh) 数据处理方法、装置和系统
CN110399328B (zh) 一种板载图形处理器控制方法与装置
CN112564924B (zh) 计算机扩展卡及区块链终端设备
CN114936173A (zh) 一种eMMC器件的读写方法、装置、设备和存储介质
CN111880611B (zh) 用于快速交易的服务器及快速交易数据处理方法
CN116644011B (zh) 一种i2c设备的快速识别方法、装置、设备及存储介质
CN114647446A (zh) 存储级存储装置、计算机模块及服务器系统
CN112486274B (zh) 计算机扩展卡及计算机系统
CN103678244A (zh) 一种不使用应用处理器的智能设备
CN204189089U (zh) 一种服务器
CN111177027A (zh) 动态随机存取存储器、内存管理方法、系统及存储介质
CN111475295A (zh) 软硬件分层管理方法、装置及计算机可读存储介质
CN219162633U (zh) 计算机设备及计算机系统
CN117591450B (zh) 一种数据处理系统、方法、设备及介质
CN117687473B (zh) 一种时钟信号处理系统、方法、装置及服务器
CN113127399B (zh) 一种通用串列汇流排装置以及存取方法
CN112732627B (zh) 一种ocp装置和服务器
CN113392052B (zh) 一种基于四路服务器的bios系统、方法及计算机可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant