CN110688651A - 基于fpga实现状态更新的方法及装置 - Google Patents

基于fpga实现状态更新的方法及装置 Download PDF

Info

Publication number
CN110688651A
CN110688651A CN201910913487.5A CN201910913487A CN110688651A CN 110688651 A CN110688651 A CN 110688651A CN 201910913487 A CN201910913487 A CN 201910913487A CN 110688651 A CN110688651 A CN 110688651A
Authority
CN
China
Prior art keywords
fpga
contract
chip
state
local space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910913487.5A
Other languages
English (en)
Inventor
潘国振
魏长征
闫莺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ant Blockchain Technology Shanghai Co Ltd
Original Assignee
Alipay Hangzhou Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alipay Hangzhou Information Technology Co Ltd filed Critical Alipay Hangzhou Information Technology Co Ltd
Priority to CN201910913487.5A priority Critical patent/CN110688651A/zh
Publication of CN110688651A publication Critical patent/CN110688651A/zh
Priority to PCT/CN2020/103589 priority patent/WO2021057221A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/52—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow
    • G06F21/53—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow by executing in a restricted environment, e.g. sandbox or secure virtual machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/781—On-chip cache; Off-chip memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/27—Replication, distribution or synchronisation of data between databases or within a distributed database system; Distributed database system architectures therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6218—Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database
    • G06F21/6245—Protecting personal data, e.g. for financial or medical purposes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/61—Installation
    • G06F8/63—Image based installation; Cloning; Build to order

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Databases & Information Systems (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Computing Systems (AREA)
  • Medical Informatics (AREA)
  • Data Mining & Analysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)

Abstract

本说明书一个或多个实施例提供一种基于FPGA实现状态更新的方法及装置，该方法可以包括：FPGA结构向自身包含的FPGA芯片加载已部署的电路逻辑配置文件，以在所述FPGA芯片上形成用于实现虚拟机逻辑的片上处理器；所述FPGA结构将智能合约的代码程序和所述代码程序涉及到的合约状态读入所述片上处理器，使所述片上处理器运行所述代码程序以更新所述合约状态的取值，所述智能合约与所述FPGA结构所属的区块链节点接收到的交易相关；所述FPGA结构将所述合约状态的更新后取值缓存于本地空间，以进一步从所述本地空间同步至所述区块链节点。

Description

基于FPGA实现状态更新的方法及装置
技术领域
本说明书一个或多个实施例涉及区块链技术领域，尤其涉及一种基于FPGA实现状态更新的方法及装置。
背景技术
区块链技术构建在传输网络(例如点对点网络)之上。传输网络中的网络节点利用链式数据结构来验证与存储数据，并采用分布式节点共识算法来生成和更新数据。
目前企业级的区块链平台技术上最大的两个挑战就是隐私和性能，往往这两个挑战很难同时解决。大多解决方案都是通过损失性能换取隐私，或者不大考虑隐私去追求性能。常见的解决隐私问题的加密技术，如同态加密(Homomorphic encryption)和零知识证明(Zero-knowledge proof)等复杂度高，通用性差，而且还可能带来严重的性能损失。
可信执行环境(Trusted Execution Environment,TEE)是另一种解决隐私问题的方式。TEE可以起到硬件中的黑箱作用，在TEE中执行的代码和数据操作系统层都无法偷窥，只有代码中预先定义的接口才能对其进行操作。在效率方面，由于TEE的黑箱性质，在TEE中进行运算的是明文数据，而不是同态加密中的复杂密码学运算，计算过程效率没有损失，因此与TEE相结合可以在性能损失较小的前提下很大程度上提升区块链的安全性和隐私性。目前工业界十分关注TEE的方案，几乎所有主流的芯片和软件联盟都有自己的TEE解决方案，包括软件方面的TPM(Trusted Platform Module，可信赖平台模块)以及硬件方面的Intel SGX(Software Guard Extensions,软件保护扩展)、ARM Trustzone(信任区)和AMDPSP(Platform Security Processor，平台安全处理器)。
发明内容
有鉴于此，本说明书一个或多个实施例提供一种基于FPGA实现状态更新的方法及装置。
为实现上述目的，本说明书一个或多个实施例提供技术方案如下：
根据本说明书一个或多个实施例的第一方面，提出了一种基于FPGA实现状态更新的方法，包括：
FPGA结构向自身包含的FPGA芯片加载已部署的电路逻辑配置文件，以在所述FPGA芯片上形成用于实现虚拟机逻辑的片上处理器；
所述FPGA结构将智能合约的代码程序和所述代码程序涉及到的合约状态读入所述片上处理器，使所述片上处理器运行所述代码程序以更新所述合约状态的取值，所述智能合约与所述FPGA结构所属的区块链节点接收到的交易相关；
所述FPGA结构将所述合约状态的更新后取值缓存于本地空间，以进一步从所述本地空间同步至所述区块链节点。
根据本说明书一个或多个实施例的第二方面，提出了一种基于FPGA实现状态更新的装置，包括：
加载单元，使FPGA结构向自身包含的FPGA芯片加载已部署的电路逻辑配置文件，以在所述FPGA芯片上形成用于实现虚拟机逻辑的片上处理器；
读取单元，使所述FPGA结构将智能合约的代码程序和所述代码程序涉及到的合约状态读入所述片上处理器，使所述片上处理器运行所述代码程序以更新所述合约状态的取值，所述智能合约与所述FPGA结构所属的区块链节点接收到的交易相关；
缓存单元，使所述FPGA结构将所述合约状态的更新后取值缓存于本地空间，以进一步从所述本地空间同步至所述区块链节点。
根据本说明书一个或多个实施例的第三方面，提出了一种电子设备，包括：
处理器；
用于存储处理器可执行指令的存储器；
其中，所述处理器通过运行所述可执行指令以实现如第一方面所述的方法。
根据本说明书一个或多个实施例的第四方面，提出了一种计算机可读存储介质，其上存储有计算机指令，该指令被处理器执行时实现如第一方面所述方法的步骤。
附图说明
图1是一示例性实施例提供的一种基于FPGA实现状态更新的方法的流程图。
图2是一示例性实施例提供的一种区块链节点的结构示意图。
图3是一示例性实施例提供的一种在FPGA芯片上形成功能模块的示意图。
图4是一示例性实施例提供的另一种区块链节点的结构示意图。
图5是一示例性实施例提供的一种基于FPGA实现状态更新的装置的框图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本说明书一个或多个实施例相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本说明书一个或多个实施例的一些方面相一致的装置和方法的例子。
需要说明的是：在其他实施例中并不一定按照本说明书示出和描述的顺序来执行相应方法的步骤。在一些其他实施例中，其方法所包括的步骤可以比本说明书所描述的更多或更少。此外，本说明书中所描述的单个步骤，在其他实施例中可能被分解为多个步骤进行描述；而本说明书中所描述的多个步骤，在其他实施例中也可能被合并为单个步骤进行描述。
区块链一般被划分为三种类型：公有链(Public Blockchain)，私有链(PrivateBlockchain)和联盟链(Consortium Blockchain)。此外，还有多种类型的结合，比如私有链+联盟链、联盟链+公有链等不同组合形式。其中去中心化程度最高的是公有链。公有链以比特币、以太坊为代表，加入公有链的参与者可以读取链上的数据记录、参与交易以及竞争新区块的记账权等。而且，各参与者(即节点)可自由加入以及退出网络，并进行相关操作。私有链则相反，该网络的写入权限由某个组织或者机构控制，数据读取权限受组织规定。简单来说，私有链可以为一个弱中心化系统，参与节点具有严格限制且少。这种类型的区块链更适合于特定机构内部使用。联盟链则是介于公有链以及私有链之间的区块链，可实现“部分去中心化”。联盟链中各个节点通常有与之相对应的实体机构或者组织；参与者通过授权加入网络并组成利益相关联盟，共同维护区块链运行。
不论是公有链、私有链还是联盟链，区块链网络中的节点出于隐私保护的目的，均可能通过区块链与TEE(Trusted Execution Environment，可信执行环境)相结合的解决方案，在TEE内执行收到的交易。TEE是基于CPU硬件的安全扩展，且与外部完全隔离的可信执行环境。TEE最早是由Global Platform提出的概念，用于解决移动设备上资源的安全隔离，平行于操作系统为应用程序提供可信安全的执行环境。ARM的Trust Zone技术最早实现了真正商用的TEE技术。伴随着互联网的高速发展，安全的需求越来越高，不仅限于移动设备，云端设备，数据中心都对TEE提出了更多的需求。TEE的概念也得到了高速的发展和扩充。现在所说的TEE相比与最初提出的概念已经是更加广义的TEE。例如，服务器芯片厂商Intel，AMD等都先后推出了硬件辅助的TEE并丰富了TEE的概念和特性，在工业界得到了广泛的认可。现在提起的TEE通常更多指这类硬件辅助的TEE技术。
以Intel SGX技术为例，SGX提供了围圈(enclave，也称为飞地)，即内存中一个加密的可信执行区域，由CPU保护数据不被窃取。以第一区块链节点采用支持SGX的CPU为例，利用新增的处理器指令，在内存中可以分配一部分区域EPC(Enclave Page Cache，围圈页面缓存或飞地页面缓存)，通过CPU内的加密引擎MEE(Memory Encryption Engine)对其中的数据进行加密。EPC中加密的内容只有进入CPU后才会被解密成明文。因此，在SGX中，用户可以不信任操作系统、VMM(Virtual Machine Monitor，虚拟机监控器)、甚至BIOS(BasicInput Output System，基本输入输出系统)，只需要信任CPU便能确保隐私数据不会泄漏。因此，围圈就相当于SGX技术下产生的TEE。
不同于移动端，云端访问需要远程访问，终端用户对硬件平台不可见，因此使用TEE的第一步就是要确认TEE的真实可信。例如，相关技术中提供了针对上述SGX技术的远程证明机制，以用于证明目标设备上的SGX平台与挑战方部署了相同的配置文件。但是，由于相关技术中的TEE技术是以软件或软硬件结合的方式实现，使得即便通过远程证明方式可以在一定程度上表明TEE内所部署的配置文件未经篡改，但是TEE本身所依托的运行环境却无法被验证。例如，在需要实现隐私功能的区块链节点上，TEE内需要配置用于执行智能合约的虚拟机，该虚拟机所执行的指令并非直接执行，而是实际上执行了对应的若干条X86指令(假定目标设备采用X86架构)，从而造成了一定程度上的安全性风险。
为此，本说明书提出了一种基于FPGA实现的硬件TEE技术，FPGA通过加载电路逻辑配置文件而实现硬件TEE。由于电路逻辑配置文件的内容可以被预先查看与检验，并且FPGA完全基于电路逻辑配置文件中记载的逻辑而配置运行，因而可以确保FPGA所实现的硬件TEE具有相对更高的安全性。但是，FPGA需要频繁向区块链节点同步合约状态，导致消耗大量资源。
以下结合实施例说明本说明书提供的一种基于FPGA实现状态更新的方法，以减少数据交互次数。
图1是一示例性实施例提供的一种基于FPGA实现状态更新的方法的流程图。如图1所示，该方法应用于FPGA结构，可以包括以下步骤：
步骤102，FPGA结构向自身包含的FPGA芯片加载已部署的电路逻辑配置文件，以在所述FPGA芯片上形成用于实现虚拟机逻辑的片上处理器。
FPGA芯片上包含若干可编辑的硬件逻辑单元，这些硬件逻辑单元经由电路逻辑配置文件进行配置后，可以实现为相应的功能模块，以用于实现相应的逻辑功能。具体的，该电路逻辑配置文件可以基于比特流的形式被烧录至FPGA结构。例如，上述的片上处理器即为通过已部署的电路逻辑配置文件而形成，而通过进一步部署相关的其他功能模块，可以将FPGA结构配置为区块链节点上的硬件TEE。由于这些功能模块完全由电路逻辑配置文件进行配置而形成，因而通过检查电路逻辑配置文件即可确定由此配置得到的功能模块所实现的逻辑等各方面的信息，确保功能模块能够按照完全用户的需求而形成和运行。
用户生成电路逻辑配置文件后，如果位于FPGA结构所在地点处，则可以在本地将该电路逻辑配置文件部署至FPGA结构，譬如可以在离线环境下实施部署操作，以确保安全性。或者，在FPGA结构处于线上环境的情况下，用户可以将电路逻辑配置文件远程部署至FPGA结构。
步骤104，所述FPGA结构将智能合约的代码程序和所述代码程序涉及到的合约状态读入所述片上处理器，使所述片上处理器运行所述代码程序以更新所述合约状态的取值，所述智能合约与所述FPGA结构所属的区块链节点接收到的交易相关。
区块链节点收到交易发起方所发起的交易后，可以将该交易传输至FPGA结构，以由FPGA结构获取该交易所涉及的智能合约的代码程序。例如，当该交易用于部署智能合约时，FPGA结构可从该交易的data字段获得代码程序；当该交易用于调用智能合约时，FPGA结构可从该交易的to字段获得被调用的智能合约的合约地址，并基于该合约地址获取已部署的代码程序，其中该代码程序可以部署于区块链节点处或者FPGA结构的本地空间。
FPGA结构上可以部署有节点私钥，该节点私钥对应的节点公钥处于公开状态。上述交易可由交易发起方基于自身维护(譬如针对每笔交易随机生成)的对称密钥和节点公钥而采用数字信封方式进行加密生成：交易发起方通过对称密钥对明文交易内容进行加密、得到密文交易内容，以及通过节点公钥对上述的对称密钥进行加密、得到密文对称密钥，而上述交易包含该密文交易内容和该密文对称密钥。相应地，FPGA结构可以通过已部署的电路逻辑配置文件在FPGA芯片上形成解密模块，并通过该解密模块对上述交易进行解密。其中，解密模块首先基于节点私钥对密文对称密钥进行解密、得到上述的对称密钥，然后解密模块基于该对称密钥对密文交易内容进行解密、得到上述的明文交易内容，进而基于该明文交易内容的data字段或to字段获得上述的代码程序。
代码程序所涉及到的合约状态可以存储于区块链节点处，或者FPGA结构的本地空间。FPGA结构可以优先访问本地空间，如果在本地空间找到则可以避免访问区块链节点而造成相对更高的开销，还可以提升合约状态的获取效率；当然，在本地空间未包含上述代码程序涉及到的合约状态的情况下，FPGA结构需要向区块链节点请求，以获取该代码程序涉及到的合约状态。
步骤106，所述FPGA结构将所述合约状态的更新后取值缓存于本地空间，以进一步从所述本地空间同步至所述区块链节点。
通过在FPGA结构的本地空间对合约状态的更新后取值进行缓存，使得对于使用频繁的合约状态，FPGA结构可以从该本地空间直接读取合约状态的取值，而避免由于访问区块链节点而造成相对更高的开销，并提升对合约状态的取值的读取效率。同时，通过周期性或触发式地将本地空间中缓存的合约状态的更新后取值同步至区块链节点，以确保区块链节点能够及时更新所维护的世界状态(world state)。
FPGA结构的本地空间可以包括：FPGA芯片的片上存储空间，或FPGA芯片的外接存储空间(譬如外接DDR等)，或者两者均存在。由于FPGA芯片内部被认为处于安全范围、FPGA芯片外部被认为存在安全风险，因而当合约状态的更新后取值缓存于片上存储空间时，可以直接以明文形式进行存储，而当合约状态的更新后取值缓存于外接存储空间时，需要通过FPGA芯片上的加密模块对合约状态的更新后取值进行加密后实现缓存，其中加密模块由FPGA芯片加载前述已部署的电路逻辑配置文件而形成。因此，在前述从本地空间获取代码程序所涉及的合约状态的过程中，如果合约状态的取值被缓存在片上缓存空间，则可以直接从该片上缓存空间读取合约状态的取值并读入片上处理器，如果合约状态的取值被缓存在外接存储空间，则需要通过FPGA芯片上的前述解密模块对从外接存储空间读取的加密后合约状态进行解密，并将解密得到的合约状态的取值读入片上处理器。
相应地，当FPGA结构需要将片上存储空间内的数据同步至区块链节点时，由于片上存储空间内的数据均处于明文状态，因而需要通过前述的加密模块对片上存储空间内的数据进行加密后，同步至区块链节点。而当FPGA结构需要将外接存储空间内的数据同步至区块链节点时，由于外接存储空间内的数据已加密，因而可以直接将外接存储空间中的数据同步至区块链节点。
如前所述，FPGA结构将本地空间中缓存的合约状态的更新后取值同步至区块链节点，以由区块链节点更新世界状态。一种情况下，FPGA结构在代码程序执行完毕之前，将合约状态的更新后取值缓存于本地空间，并在代码程序执行完毕后，将本地空间中缓存的合约状态的更新后取值批量同步至区块链节点。由于在代码执行完毕之前，合约状态的取值可能处于中间状态、存在发生变化的可能性，因而在代码程序执行完毕后实施批量同步，可以减少本地空间与区块链节点之间的数据交互，以降低相应的资源消耗。另一种情况下，FPGA结构可以将本地空间中缓存的合约状态的更新后取值，以及本地空间中缓存的其他智能合约所涉及的合约状态的更新后取值，一并同步至区块链节点；其中，智能合约与其他智能合约的累计合约数量不小于预设数值。相比于前一种情况在每个智能合约执行完毕后即实施同步，后一种情况下可以针对多个智能合约的执行结果实施批量同步，那么在这些智能合约之间不存在依赖关系的情况下，既可以保证代码程序正确执行，又可以进一步减少本地空间与区块链节点之间的数据交互，以降低相应的资源消耗。
除了缓存合约状态的取值之外，FPGA结构的本地空间还可以缓存世界状态数据。在本地空间中缓存有世界状态数据的情况下，FPGA结构可以基于前述得到的合约状态的更新后取值对该世界状态数据进行更新，然后将本地空间中最新的世界状态数据同步至区块链节点。由于世界状态数据处于FPGA结构的本地空间，因而FPGA结构在合约状态的取值发生更新的情况下，相比于前述将合约状态的更新后取值同步至区块链节点、由区块链节点主动更新世界状态，可以相对更早甚至实时(或准实时)地更新本地空间内的世界状态数据，
上述本地空间中缓存的世界状态数据可以包括全量世界状态数据，即本地空间与区块链节点均维护有全量世界状态数据。或者，上述本地空间中缓存的世界状态数据可以包括热点世界状态数据，即本地空间仅缓存一部分世界状态数据，区别于区块链节点所维护的全量世界状态数据。热点世界状态数据即更新频率或更新概率相对更高的世界状态数据，即世界状态数据中的热数据，而区别于世界状态数据中长期不更新、更新频率相对更低的冷数据，这样既可以在绝大部分情况下满足本地空间内针对世界状态进行更新的需求，又可以减少对本地空间的占用。热点世界状态数据例如可以包括：最近一个或多个区块涉及的世界状态数据，或者热点账户对应的世界状态数据等，本说明书并不对此进行限制。
图2是一示例性实施例提供的一种区块链节点的结构示意图。基于本说明书的技术方案，可以在区块链节点上添加FPGA结构以实现硬件TEE，譬如该FPGA结构可以为如图2所示的FPGA板卡。FPGA板卡可以通过PCIE接口连接至区块链节点上，以实现FPGA板卡与区块链节点之间的数据交互。FPGA板卡可以包括FPGA芯片、Flash芯片和密管芯片等结构；当然，在一些实施例中除了包含FPGA芯片之外，可能仅包含剩余的Flash芯片和密管芯片等中的部分结构，或者可能包含更多结构，此处仅用于举例。
在初始阶段，FPGA芯片上并未烧录用户定义的任何逻辑，相当于FPGA芯片处于空白状态。用户可以通过向FPGA芯片上烧录电路逻辑配置文件，以在FPGA芯片上形成相应的功能或逻辑。在首次烧录电路逻辑配置文件时，FPGA板卡不具有安全防护的能力，因而通常需要外部提供安全环境，比如用户可以在离线环境下实施对电路逻辑配置文件的烧录以实现物理安全隔离，而非在线上实施远程烧录。
针对用户所需实现的功能或逻辑，可以通过FPGA硬件语言形成相应的逻辑代码，并进而对该逻辑代码进行镜像化处理，即可得到上述的电路逻辑配置文件。在烧录至FPGA板卡之前，用户可以针对上述的逻辑代码进行检查。尤其是，当同时涉及到多个用户时，多个用户可以分别对上述的逻辑代码进行检查，以确保FPGA板卡最终能够满足所有用户的需求，防止出现安全性风险、逻辑错误、欺诈等异常问题。
在确定代码无误后，用户可以在上述的离线环境下，将电路逻辑配置文件烧录至FPGA板卡上。具体的，电路逻辑配置文件被从区块链节点传入FPGA板卡，进而部署至如图2所示的Flash芯片中，使得即便FPGA板卡发生掉电，Flash芯片仍然能够保存上述的电路逻辑配置文件。
图3是一示例性实施例提供的一种在FPGA芯片上形成功能模块的示意图。通过将Flash芯片中所部署的电路逻辑配置文件加载至FPGA芯片，可以对FPGA芯片所含的硬件逻辑单元进行配置，从而在FPGA芯片上形成相应的功能模块，譬如所形成的功能模块可以包括如图3所示的片上缓存模块、明文计算模块、密钥协商模块、解密验签模块、加解密模块等。同时，电路逻辑配置文件还可以用于向FPGA板卡传输需要存储的信息，比如可以将预置证书存储于FPGA芯片上、将认证根密钥存储于密管芯片中(认证根密钥也可以存储于FPGA芯片上)等。
基于FPGA芯片上所形成的密钥协商模块，以及部署于FPGA板卡上的认证根密钥，使得FPGA板卡可以与用户实现远程的密钥协商，该密钥协商过程可以采用相关技术中的任意算法或标准来实现，本说明书并不对此进行限制。举例而言，密钥协商过程可以包括：用户可以在本地的客户端生成一密钥Ka-1、密钥协商模块可以在本地生成一密钥Kb-1，且客户端可以基于密钥Ka-1计算得到密钥协商信息Ka-2、密钥协商模块可以基于密钥Kb-1计算得到密钥协商信息Kb-2，然后客户端将密钥协商信息Ka-2发送至密钥协商模块、密钥协商模块将密钥协商信息Kb-2发送至客户端，使得客户端可以基于密钥Ka-1与密钥协商信息Kb-2生成一秘密值，而密钥协商模块可以基于密钥Kb-1与密钥协商信息Ka-2生成相同的秘密值，最后由客户端、密钥协商模块分别基于密钥导出函数从该相同的秘密值导出相同的配置文件部署密钥，该配置文件部署密钥可以存在FPGA芯片或密管芯片。在上述过程中，虽然密钥协商信息Ka-2、密钥协商信息Kb-2是经由区块链节点在客户端与密钥协商模块之间传输，但是由于密钥Ka-1由客户端掌握、密钥Kb-1由密钥协商模块掌握，因而可以确保区块链节点无法获知最终得到的秘密值和配置文件部署密钥，避免可能造成的安全性风险。
除了配置文件部署密钥之外，秘密值还用于导出业务秘密部署密钥；例如，秘密值可以导出32位数值，可以将前16位作为配置文件部署密钥、后16位作为业务秘密部署密钥。用户可以通过业务秘密部署密钥向FPGA板卡部署业务密钥，譬如该业务密钥可以包括节点私钥和业务根密钥。例如，用户可以在客户端上采用业务秘密部署密钥对节点私钥或业务根密钥进行签名、加密并发送至FPGA板卡，使得FPGA板卡通过解密验签模块进行解密、验签后，对得到的节点私钥或业务根密钥进行部署。
基于部署的节点密钥、业务根密钥和FPGA芯片上的加解密模块、明文计算模块，使得FPGA板卡可以实现为区块链节点上的TEE，以满足隐私需求。例如，当区块链节点收到一笔交易时，如果该交易为明文交易，区块链节点可以直接处理该明文交易，如果该交易为隐私交易，区块链节点将该隐私交易传入FPGA板卡进行处理。
明文交易的交易内容为明文形式，并且交易执行后所产生的合约状态等同样采用明文形式进行存储。隐私交易的交易内容为密文形式，由交易发起方对明文交易内容进行加密而得到，且交易执行后产生的合约状态等需要采用密文形式进行存储，从而确保交易隐私保护。例如，交易发起方可以随机或基于其他方式生成一对称密钥，同样上述的业务私钥对应的业务公钥被公开，那么交易发起方可以基于该对称密钥和业务公钥对明文交易内容进行数字信封加密：交易发起方通过对称密钥加密明文交易内容，并通过业务公钥对该对称密钥进行加密，得到的两部分内容均被包含于上述的隐私交易中；换言之，隐私交易中包含两部分内容：采用对称密钥加密的明文交易内容、采用业务公钥加密的对称密钥。
因此，FPGA板卡在收到区块链节点传入的隐私交易后，可由加解密模块通过业务私钥对采用业务公钥加密的对称密钥进行解密、得到对称密钥，然后由加解密模块通过对称密钥对采用对称密钥加密的明文交易内容进行解密、得到明文交易内容。隐私交易可以用于部署智能合约，那么明文交易内容的data字段可以包含待部署的智能合约的合约代码；或者，隐私交易可以用于调用智能合约，那么明文交易内容的to字段可以包含被调用的智能合约的合约地址，而FPGA板卡可以基于该合约地址调取相应的合约代码。
FPGA芯片上形成的明文计算模块用于实现相关技术中的虚拟机逻辑，即明文计算模块相当于FPGA板卡上的“硬件虚拟机”。因此，基于上述明文交易内容确定出合约代码后，可以将该合约代码传入明文计算模块中，以由该明文计算模块执行该合约代码。该明文计算模块相当于本说明书中在FPGA芯片上形成的片上处理器。
合约代码涉及到一个或多个合约状态，片上处理器在执行合约代码的过程中需要读取这些合约状态的历史取值(最近取值)，并且合约代码执行完毕后可能会造成至少一部分合约状态的取值发生变化。片上处理器在先前执行合约代码的过程中，可以将所涉及到的合约状态的取值存储于FPGA芯片上的片上缓存模块中；相应地，片上处理器在执行每个智能合约的合约代码时，都会首先从片上缓存模块查找该合约代码所涉及的合约状态的取值。如果片上缓存模块中存有所需的合约状态的取值，片上处理器直接从片上缓存模块中读取该取值；如果片上缓存模块中未存有所需的合约状态的取值，片上处理器进而向区块链节点获取所需的合约状态的取值。但显然，相比于从区块链节点获取合约状态的取值而言，片上处理器从片上缓存模块中读取合约状态的取值所消耗的资源相对更少、读取速度相对更快。
同时，由于FPGA芯片内部被认为属于安全范围内、FPGA芯片外部被认为属于安全范围之外，因而片上缓存模块内存储的合约状态的取值均处于明文状态、区块链节点处维护的合约状态的取值均处于密文状态，所以片上处理器从片上缓存模块读取的合约状态的取值可以直接参与执行相应的合约代码，而片上处理器从区块链节点处获得的合约状态的取值需要经过加解密模块的解密操作后，才能够进而参与片上处理器对合约代码的执行过程，因而相比于从区块链节点获取合约状态的取值而言，片上处理器从片上缓存模块中读取合约状态的取值所消耗的资源相对更少、读取速度相对更快。
基于上述描述，片上处理器在执行合约代码的过程中，如果所涉及到的合约状态的取值发生更新，可以将更新后的取值存储至片上缓存模块，以供后续直接从片上缓存模块中读取这些取值。以及，在合约代码执行完毕后，片上缓存模块中存储的合约状态的更新后取值可以被同步至区块链节点，以供区块链节点更新所维护的世界状态。当然，同步的数据需要经过加解密模块的加密处理，使得区块链节点仅能够接收到密文数据。
片上缓存模块也可以用于维护世界状态。例如，片上缓存模块中可以维护有全量世界状态数据或热点世界状态数据。那么，在片上处理器执行合约代码的过程中，合约状态的更新后取值可以实时存储至片上缓存模块，使得片上缓存模块可以实时对所维护的世界状态进行更新；当然，合约状态的更新后取值需要经过加解密模块的加密处理后，才参与至针对世界状态的更新处理。以及，片上缓存模块通过将维护的世界状态同步至区块链节点，以使得区块链节点更新自身所维护的世界状态。
可见，通过在FPGA芯片上配置片上缓存模块，既可以直接将缓存的合约状态的取值同步至区块链节点，以供区块链节点用于同步世界状态，又可以在片上缓存模块中对世界状态进行更新，并将更新后的世界状态同步至区块链节点。
除了在FPGA芯片上配置片上缓存模块之外，还可以为FPGA芯片配置外接存储空间。例如，图4是一示例性实施例提供的一种区块链节点的结构示意图。如图4所示，在图2所示实施例的基础上，FPGA板卡上可以进一步包含外接DDR，该外接DDR可与FPGA芯片之间实现数据交互。那么，该外接DDR可以实现上述的片上缓存模块的相关功能，譬如针对合约状态的取值进行缓存，或者缓存世界状态等。但由于外接DDR并未处于FPGA芯片上，因而FPGA芯片上的数据传输至外接DDR之前需要经过加解密模块的加密处理，以确保外接DDR上仅存在密文数据，而外接DDR上的数据同样需要经过加解密模块的解密处理后，得到的明文数据才能够被应用于诸如片上处理器的处理操作。虽然相比于片上缓存模块而言，外接DDR涉及到数据加解密且数据传输效率相对更低，但相对优于FPGA板卡与区块链节点之间的数据传输效率。
相对而言，外接DDR的存储空间往往大于甚至远大于片上缓存模块的存储空间，因而外接DDR可以有助于实现更多数据的缓存。当然，FPGA板卡上可以同时包含片上缓存模块和外接DDR，例如可以将合约状态的取值缓存于片上缓存模块，而将世界状态维护于外接DDR中。
基于一些原因，用户可能希望对FPGA板卡上部署的电路逻辑配置文件进行版本更新，比如该电路逻辑配置文件所含的认证根密钥可能被风险用户获知、再比如用户希望对FPGA板卡上部署的功能模块进行升级等，本说明书并不对此进行限制。为了便于区分，可以将上述过程中已部署的电路逻辑配置文件称之为旧版电路逻辑配置文件，而将需要部署的电路逻辑配置文件称之为新版电路逻辑配置文件。
与旧版电路逻辑配置文件相类似的，用户可以通过编写代码、镜像化等过程生成新版电路逻辑配置文件。进一步的，用户可以通过自身持有的私钥对新版电路逻辑配置文件进行签名，然后通过上文协商出的配置文件部署密钥对签名后的新版电路逻辑配置文件进行加密，得到加密后新版电路逻辑配置文件。在一些情况下，可能同时存在多名用户，那么旧版电路逻辑配置文件需要将这些用户对应的预置证书均部署至FPGA板卡中，且这些用户需要分别采用自身持有的私钥对新版电路逻辑配置文件进行签名。
用户可以通过客户端远程将加密后新版电路逻辑配置文件发送至区块链节点，并由区块链节点进一步将其传入FPGA板卡。前述过程中在FPGA芯片上形成的解密验签模块位于PCIE接口与Flash芯片之间的传输通路上，使得加密后新版电路逻辑配置文件必然需要优先经过解密验签模块的成功处理后，才能够被传入Flash芯片以实现可信更新，无法绕过解密验签的过程而直接对Flash芯片进行更新。
解密验签模块在收到加密后新版电路逻辑配置文件后，首先通过FPGA板卡上部署的配置文件部署密钥进行解密，如果解密成功则解密验签模块进一步基于FPGA芯片上部署的预置证书，对解密后的新版电路逻辑配置文件进行签名验证。如果解密失败或者签名验证未通过，则说明收到的文件并非来自上述用户或者遭到篡改，解密验签模块将触发终止本次的更新操作；而在解密成功且验签通过的情况下，可以确定得到的新版电路逻辑配置文件来自上述用户且传输过程中未遭到篡改，可以将该新版电路逻辑配置文件进一步传输至Flash芯片，以针对Flash芯片中的旧版电路逻辑配置文件进行更新部署。
新版电路逻辑配置文件被加载至FPGA芯片后，同样可以在该FPGA芯片上形成诸如上述的明文计算模块、片上缓存模块、密钥协商模块、加解密模块、解密验签模块，以及向FPGA芯片存入预置证书、向密管芯片存入认证根密钥等信息。其中，所形成的明文计算模块、片上缓存模块、密钥协商模块、加解密模块、解密验签模块等，所实现的功能逻辑可以发生变化和升级，所存入部署的预置证书、认证根密钥等信息也可能区别于更新前的信息。那么，FPGA板卡可以基于更新后的密钥协商模块、认证根密钥等，与用户进行远程协商得到新的配置文件部署密钥，该配置文件部署密钥可以被用于下一次的可新更新过程。类似地，可以据此不断实现针对FPGA板卡的可信更新操作。
在完成更新部署后，FPGA板卡可以针对新版电路逻辑配置文件生成认证结果。例如，上述的密钥协商模块可以通过诸如sm3算法或其他算法对新版电路逻辑配置文件的哈希值、基于新版电路逻辑配置文件协商得到的配置文件部署密钥的哈希值进行计算，得到的计算结果可以被作为上述的认证结果，并由密钥协商模块将该认证结果发送至用户。相应地，用户可以在客户端上基于所维护的新版电路逻辑配置文件和据此协商的配置文件部署密钥对认证结果进行验证，如果验证成功则表明新版电路逻辑配置文件在FPGA板卡上成功部署，且用户与FPGA板卡之间据此成功协商得到了一致的配置文件部署密钥，从而确认成功完成了针对电路逻辑配置文件的更新部署。
图5是一示例性实施例提供的一种基于FPGA实现状态更新的装置的示意结构图。请参考图5，在软件实施方式中，该基于FPGA实现状态更新的装置可以包括：
加载单元501，使FPGA结构向自身包含的FPGA芯片加载已部署的电路逻辑配置文件，以在所述FPGA芯片上形成用于实现虚拟机逻辑的片上处理器；
读取单元502，使所述FPGA结构将智能合约的代码程序和所述代码程序涉及到的合约状态读入所述片上处理器，使所述片上处理器运行所述代码程序以更新所述合约状态的取值，所述智能合约与所述FPGA结构所属的区块链节点接收到的交易相关；
缓存单元503，使所述FPGA结构将所述合约状态的更新后取值缓存于本地空间，以进一步从所述本地空间同步至所述区块链节点。
可选的，所述读取单元502具体用于：
使所述FPGA结构优先访问所述本地空间；
在所述本地空间未包含所述代码程序涉及到的合约状态的情况下，使所述FPGA结构向所述区块链节点请求，以获取所述代码程序涉及到的合约状态。
可选的，还包括：
合约状态同步单元504，使所述FPGA结构将所述本地空间中缓存的所述合约状态的更新后取值同步至所述区块链节点，以由所述区块链节点更新世界状态。
可选的，所述合约状态同步单元504具体用于：
使所述FPGA结构在所述代码程序执行完毕之前，将所述合约状态的更新后取值缓存于所述本地空间；
使所述FPGA结构在所述代码程序执行完毕后，将所述本地空间中缓存的所述合约状态的更新后取值批量同步至所述区块链节点。
可选的，所述合约状态同步单元504具体用于：
使所述FPGA结构将所述本地空间中缓存的所述合约状态的更新后取值，以及所述本地空间中缓存的其他智能合约所涉及的合约状态的更新后取值，一并同步至所述区块链节点；
其中，所述智能合约与所述其他智能合约的累计合约数量不小于预设数值。
可选的，还包括：
世界状态同步单元505，在所述本地空间中缓存有世界状态数据的情况下，使所述FPGA结构基于所述合约状态的更新后取值对所述世界状态数据进行更新；
使所述FPGA结构将所述本地空间中最新的世界状态数据同步至所述区块链节点。
可选的，所述本地空间中缓存的世界状态数据包括：全量世界状态数据，或者热点世界状态数据。
可选的，所述热点世界状态数据包括：最近一个或多个区块涉及的世界状态数据，或者热点账户对应的世界状态数据。
可选的，所述本地空间包括：所述FPGA芯片的片上存储空间，和/或所述FPGA芯片的外接存储空间。
所述缓存单元503具体用于：
使所述FPGA结构以明文形式将所述合约状态的更新后取值缓存于所述片上存储空间；
使所述FPGA结构通过所述FPGA芯片上的加密模块对所述合约状态的更新后取值进行加密后，缓存于所述外接存储空间；其中，所述加密模块由所述FPGA芯片加载所述已部署的电路逻辑配置文件而形成。
可选的，还包括：
加密单元506，使所述FPGA结构通过所述加密模块对所述片上存储空间内的数据进行加密后，同步至所述区块链节点；
数据同步单元507，使所述FPGA结构将所述外接存储空间中的数据同步至所述区块链节点。
上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机，计算机的具体形式可以是个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件收发设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任意几种设备的组合。
在一个典型的配置中，计算机包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。
内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带、磁盘存储、量子存储器、基于石墨烯的存储介质或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
上述对本说明书特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
在本说明书一个或多个实施例使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本说明书一个或多个实施例。在本说明书一个或多个实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本说明书一个或多个实施例可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本说明书一个或多个实施例范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
以上所述仅为本说明书一个或多个实施例的较佳实施例而已，并不用以限制本说明书一个或多个实施例，凡在本说明书一个或多个实施例的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本说明书一个或多个实施例保护的范围之内。

Claims (14)

1.一种基于FPGA实现状态更新的方法，包括：
FPGA结构向自身包含的FPGA芯片加载已部署的电路逻辑配置文件，以在所述FPGA芯片上形成用于实现虚拟机逻辑的片上处理器；
所述FPGA结构将智能合约的代码程序和所述代码程序涉及到的合约状态读入所述片上处理器，使所述片上处理器运行所述代码程序以更新所述合约状态的取值，所述智能合约与所述FPGA结构所属的区块链节点接收到的交易相关；
所述FPGA结构将所述合约状态的更新后取值缓存于本地空间，以进一步从所述本地空间同步至所述区块链节点。
2.根据权利要求1所述的方法，所述FPGA结构将所述代码程序涉及到的合约状态读入所述片上处理器，包括：
所述FPGA结构优先访问所述本地空间；
在所述本地空间未包含所述代码程序涉及到的合约状态的情况下，所述FPGA结构向所述区块链节点请求，以获取所述代码程序涉及到的合约状态。
3.根据权利要求1所述的方法，还包括：
所述FPGA结构将所述本地空间中缓存的所述合约状态的更新后取值同步至所述区块链节点，以由所述区块链节点更新世界状态。
4.根据权利要求3所述的方法，所述FPGA结构将所述本地空间中缓存的所述合约状态的更新后取值同步至所述区块链节点，包括：
所述FPGA结构在所述代码程序执行完毕之前，将所述合约状态的更新后取值缓存于所述本地空间；
所述FPGA结构在所述代码程序执行完毕后，将所述本地空间中缓存的所述合约状态的更新后取值批量同步至所述区块链节点。
5.根据权利要求3所述的方法，所述FPGA结构将所述本地空间中缓存的所述合约状态的更新后取值同步至所述区块链节点，包括：
所述FPGA结构将所述本地空间中缓存的所述合约状态的更新后取值，以及所述本地空间中缓存的其他智能合约所涉及的合约状态的更新后取值，一并同步至所述区块链节点；
其中，所述智能合约与所述其他智能合约的累计合约数量不小于预设数值。
6.根据权利要求1所述的方法，还包括：
在所述本地空间中缓存有世界状态数据的情况下，所述FPGA结构基于所述合约状态的更新后取值对所述世界状态数据进行更新；
所述FPGA结构将所述本地空间中最新的世界状态数据同步至所述区块链节点。
7.根据权利要求6所述的方法，所述本地空间中缓存的世界状态数据包括：全量世界状态数据，或者热点世界状态数据。
8.根据权利要求7所述的方法，所述热点世界状态数据包括：最近一个或多个区块涉及的世界状态数据，或者热点账户对应的世界状态数据。
9.根据权利要求1所述的方法，所述本地空间包括：所述FPGA芯片的片上存储空间，和/或所述FPGA芯片的外接存储空间。
10.根据权利要求9所述的方法，所述FPGA结构将所述合约状态的更新后取值缓存于本地空间，包括：
所述FPGA结构以明文形式将所述合约状态的更新后取值缓存于所述片上存储空间；
所述FPGA结构通过所述FPGA芯片上的加密模块对所述合约状态的更新后取值进行加密后，缓存于所述外接存储空间；其中，所述加密模块由所述FPGA芯片加载所述已部署的电路逻辑配置文件而形成。
11.根据权利要求10所述的方法，还包括：
所述FPGA结构通过所述加密模块对所述片上存储空间内的数据进行加密后，同步至所述区块链节点；
所述FPGA结构将所述外接存储空间中的数据同步至所述区块链节点。
12.一种基于FPGA实现状态更新的装置，包括：
加载单元，使FPGA结构向自身包含的FPGA芯片加载已部署的电路逻辑配置文件，以在所述FPGA芯片上形成用于实现虚拟机逻辑的片上处理器；
读取单元，使所述FPGA结构将智能合约的代码程序和所述代码程序涉及到的合约状态读入所述片上处理器，使所述片上处理器运行所述代码程序以更新所述合约状态的取值，所述智能合约与所述FPGA结构所属的区块链节点接收到的交易相关；
缓存单元，使所述FPGA结构将所述合约状态的更新后取值缓存于本地空间，以进一步从所述本地空间同步至所述区块链节点。
13.一种电子设备，包括：
处理器；
用于存储处理器可执行指令的存储器；
其中，所述处理器通过运行所述可执行指令以实现如权利要求1-11中任一项所述的方法。
14.一种计算机可读存储介质，其上存储有计算机指令，该指令被处理器执行时实现如权利要求1-11中任一项所述方法的步骤。
CN201910913487.5A 2019-09-25 2019-09-25 基于fpga实现状态更新的方法及装置 Pending CN110688651A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910913487.5A CN110688651A (zh) 2019-09-25 2019-09-25 基于fpga实现状态更新的方法及装置
PCT/CN2020/103589 WO2021057221A1 (zh) 2019-09-25 2020-07-22 基于fpga实现状态更新的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910913487.5A CN110688651A (zh) 2019-09-25 2019-09-25 基于fpga实现状态更新的方法及装置

Publications (1)

Publication Number Publication Date
CN110688651A true CN110688651A (zh) 2020-01-14

Family

ID=69110284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910913487.5A Pending CN110688651A (zh) 2019-09-25 2019-09-25 基于fpga实现状态更新的方法及装置

Country Status (2)

Country Link
CN (1) CN110688651A (zh)
WO (1) WO2021057221A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112564924A (zh) * 2020-11-12 2021-03-26 深圳宏芯宇电子股份有限公司 计算机扩展卡及区块链终端设备
WO2021057221A1 (zh) * 2019-09-25 2021-04-01 支付宝(杭州)信息技术有限公司 基于fpga实现状态更新的方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109831298A (zh) * 2019-01-31 2019-05-31 阿里巴巴集团控股有限公司 区块链中安全更新密钥的方法及节点、存储介质
CN109829325A (zh) * 2019-03-06 2019-05-31 苏州浪潮智能科技有限公司 一种部分重配置文件加密方法、系统、fpga及可读存储介质
CN110008735A (zh) * 2019-01-31 2019-07-12 阿里巴巴集团控股有限公司 区块链中实现合约调用的方法及节点、存储介质

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2018360802B2 (en) * 2017-11-01 2022-03-10 Clause, Inc. System and method for a blockchain-based network transitioned by a legal contract
CN110020856B (zh) * 2019-01-31 2020-06-05 阿里巴巴集团控股有限公司 区块链中实现混合交易的方法、节点和存储介质
CN110738567B (zh) * 2019-09-25 2021-02-09 支付宝(杭州)信息技术有限公司 基于fpga的安全智能合约处理器的交易处理方法及装置
CN110688651A (zh) * 2019-09-25 2020-01-14 支付宝(杭州)信息技术有限公司 基于fpga实现状态更新的方法及装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109831298A (zh) * 2019-01-31 2019-05-31 阿里巴巴集团控股有限公司 区块链中安全更新密钥的方法及节点、存储介质
CN110008735A (zh) * 2019-01-31 2019-07-12 阿里巴巴集团控股有限公司 区块链中实现合约调用的方法及节点、存储介质
CN109829325A (zh) * 2019-03-06 2019-05-31 苏州浪潮智能科技有限公司 一种部分重配置文件加密方法、系统、fpga及可读存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021057221A1 (zh) * 2019-09-25 2021-04-01 支付宝(杭州)信息技术有限公司 基于fpga实现状态更新的方法及装置
CN112564924A (zh) * 2020-11-12 2021-03-26 深圳宏芯宇电子股份有限公司 计算机扩展卡及区块链终端设备

Also Published As

Publication number Publication date
WO2021057221A1 (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
CN110992027B (zh) 在区块链中实现隐私保护的高效交易方法及装置
US11048825B2 (en) Managing a smart contract on a blockchain
CN110245506B (zh) 基于区块链的智能合约管理方法及装置、电子设备
CN111541724B (zh) 区块链一体机及其节点自动加入方法、装置
CN111541552B (zh) 区块链一体机及其节点自动加入方法、装置
CN110690963B (zh) 基于fpga的密钥协商方法及装置
CN110716728B (zh) Fpga逻辑的可信更新方法及装置
CN110717203B (zh) 基于fpga实现隐私区块链的方法及装置
CN110750329B (zh) 基于fpga实现虚拟机运算的方法及装置
CN110750488B (zh) 在fpga中实现外部调用的方法及装置
WO2021057124A1 (zh) 基于fpga实现隐私区块链的方法及装置
CN110738567B (zh) 基于fpga的安全智能合约处理器的交易处理方法及装置
WO2021057221A1 (zh) 基于fpga实现状态更新的方法及装置
CN112927077B (zh) 基于fpga实现合约调用的方法及装置
WO2021057273A1 (zh) 在fpga上实现高效合约调用的方法及装置
CN110750303B (zh) 基于fpga的流水线式指令读取方法及装置
CN114866409B (zh) 基于密码加速硬件的密码加速方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40020920

Country of ref document: HK

TA01 Transfer of patent application right

Effective date of registration: 20240914

Address after: Room 803, floor 8, No. 618 Wai Road, Huangpu District, Shanghai 200010

Applicant after: Ant blockchain Technology (Shanghai) Co.,Ltd.

Country or region after: China

Address before: 310000 801-11 section B, 8th floor, 556 Xixi Road, Xihu District, Hangzhou City, Zhejiang Province

Applicant before: Alipay (Hangzhou) Information Technology Co.,Ltd.

Country or region before: China

TA01 Transfer of patent application right