CN1691292B - 用于制造半导体器件的方法和电子器件 - Google Patents

用于制造半导体器件的方法和电子器件 Download PDF

Info

Publication number
CN1691292B
CN1691292B CN2005100684632A CN200510068463A CN1691292B CN 1691292 B CN1691292 B CN 1691292B CN 2005100684632 A CN2005100684632 A CN 2005100684632A CN 200510068463 A CN200510068463 A CN 200510068463A CN 1691292 B CN1691292 B CN 1691292B
Authority
CN
China
Prior art keywords
conductive layer
mask
etching
product
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005100684632A
Other languages
English (en)
Other versions
CN1691292A (zh
Inventor
冈本悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1691292A publication Critical patent/CN1691292A/zh
Application granted granted Critical
Publication of CN1691292B publication Critical patent/CN1691292B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的一个目的是一种用于制造半导体器件的方法，通过它能去除当蚀刻导电层时形成的反应产品。根据本发明用于制造半导体器件的方法，包括去掉粘附到导电层以在垂直方向上延伸的的反应产品步骤，以使得反应产品在等离子体放电激活的活性物质加速的方向上的厚度很薄。应当注意到当蚀刻导电层时制造反应产品。

Description

用于制造半导体器件的方法和电子器件
技术领域
本发明涉及一种用于制造半导体器件的方法，特别地涉及一种用于形成导电层的方法。 
背景技术
在半导体器件的制造中，在形成导电层后，所需形状的布线通过利用抗蚀剂作为掩模蚀刻导电层而形成。 
干法蚀刻经常使用法用于蚀刻导电层。干法蚀刻是一种通过施加偏压将被等离子体放电激活的活性物质向被处理的对象牵引的方法，并且活性物质与要处理对象反应以蚀刻要处理的对象。当使用该干法蚀刻蚀刻导电层时，通过活性物质与导电层反应而形成反应产物。虽然在蚀刻期间除去了大部分的反应产品，但是它的一部分粘附于用作掩模的抗蚀剂。然后当去除用作掩模的抗蚀剂时，通常去除粘附到抗蚀剂的大部分反应产品。然而，部分反应产品保持粘附到导电层和位于在垂直方向上。因此保留在导电层上的反应产品可以导致半导体器件的缺陷。因此，去除反应产品是必要的。然而，通过高各向异性蚀刻如干法蚀刻去除粘附到导电层并直立在垂直方向上的反应产品是困难的。 
为了解决上述问题，例如在专利文件1中公开了用于制造半导体器件的方法，其中反应产品通过使用氢氟酸蒸汽处理去除。 
然而，为了通过如专利文件1的方法去除反应产品，提供用于氢氟酸蒸汽处理的新装置是必要的，以致于增加了制造设备的成本。因此，为了更容易地去除反应产品，需要研发一种用于制造半导体器件的方法。 
(专利文件1)日本专利申请特开No.9-213703。 
发明内容
本发明的一个方面是提供一种用于制造半导体器件的方法，能去除当蚀刻导电层时形成的反应产品。 
根据本发明的用于制造半导体器件的方法包括去掉粘附到导电层上以在垂直方向上延伸的反应产品，以至于在被等离子体放电激活的活性物质加速的方向上的反应产品的厚度变得较薄。 
根据本发明的用于制造半导体器件的方法，在水平方向或倾斜方向上去掉粘附到导电层以在垂直方向上延伸的反应产品后，蚀刻这个反应产品。 
应该注意到当蚀刻导电层时产生反应产品。另外，垂直方向、水平方向和倾斜方向分别表示对于衬底表面的垂直方向、水平方向和倾斜方向。 
根据本发明的用于制造半导体器件的方法包括：当产生粘附到导电层侧壁的反应产品时，利用在其表面上的成形掩模蚀刻导电层的步骤，和在蚀刻后借助选择性溶解掩模的液体组成物进行处理以去除掩模和在相对于衬底的水平方向或倾斜方向去掉(fell)粘附到导电层以在垂直方向上延伸的的反应产品步骤，和借助于液体组成物进行处理后，使用氧气和卤素气体的混合气体蚀刻反应产品的步骤。 
本发明可以防止由于在用于形成导电层的蚀刻中产生的反应产品所产生的缺陷并得到工作良好的半导体器件。 
附图说明
在附图中： 
图1A至1G是根据本发明的说明半导体器件制备方法图。 
图2A至2D是根据本发明的说明半导体器件制备方法图。 
图3A至3G是根据本发明的说明半导体器件制备方法图。 
图4A至4B是根据本发明的说明半导体器件制备方法图。 
图5A和5B是根据本发明制造的中央处理单元的方块图和安装有中央处理器件的电子器件图。 
图6A至6E是说明用于确定本发明效果的实验图。 
图7A至7B是在用于确定本发明的效果的实验中拍摄的SEM照片图 
图8A至8D是根据本发明说明用于制造集成电路膜的方法图。 
具体实施方式
下面将会描述本发明的优选实施例。然而，本发明可以表现为许多不同的形式，并且很容易理解，对于本领域的技术人员多种改变和修改是显而易见的，除非这样的改变和修改超出了本发明的范围。因此，解释本发明不局限于实施例中的描述。 
【实施方式1】 
将参考图1A至1G和图2至2D描述根据本发明的用于制造半导体器 件的方法。 
首先在衬底101上形成绝缘层102。这里，衬底101没有特别的限定，除了包括玻璃或石英作为材料的衬底，还可以使用包括塑料等作为材料的柔性衬底。另外，绝缘层102也没有特别的限定，能使用氧化硅、包括氧等的氮化硅形成。 
然后，在绝缘层102上形成非晶半导体层后，非晶半导体层通过激光辐照、RTA(快速热退火)、使用炉的热处理等结晶并被处理成所需的形状以形成半导体层103。这里，半导体层103的形成方法没有特别的限定，除了上述的方法，可以采用将在高温条件下的CVD形成的结晶半导体层处理成所需形状的方法。 
进一步，在处理成所需形状前可以利用杂质对半导体层103或非晶或结晶半导体层掺杂以便控制晶体管的阈值电压。在这种情况下，用于掺杂的杂质可以是n型杂质如磷或砷或者p型杂质如硼。 
然后，形成绝缘层104以覆盖半导体层103。绝缘层104没有特别的限定，能利用氧化硅、氮化硅、包含氧的氮化硅等形成。另外，其形成方法也没有特别的限定，绝缘层104可以通过CVD、溅射等形成。进一步，绝缘层104可以是单层和多层的任何一种。 
然后，在绝缘层104上形成导电层105。导电层105没有特别的限定，可以使用钨、钼、铝、氮化钨、氮化钽等以形成导电层105。进一步，导电层105可以是单层和多层的任何一种。 
然后，在导电层105上形成感光树脂后，通过光刻将感光树脂处理成所需形状以形成由感光树脂形成的掩模106。这里，感光树脂没有特别的限定，可以使用抗蚀剂、感光丙烯酸等。虽然用于光刻的光源没有特别的限定，但是当制造具有短沟道长度的微小晶体管(microscopictransistor)时，优选使用具有短波长的光，如i-线作为光源。 
然后，选择性地蚀刻导电层105。优选使用高各向异性干法蚀刻用于蚀刻。干法蚀刻的方法没有特别限定，除了电感耦合等离子体(ICP)之外，还可以使用电容耦合等离子体(CCP)、电子回旋谐振(ECR)、反应离子蚀刻(RIE)等。注意到，当处理成所需的微小形状时，优选可以产生高密度等离子体的方法如ICP、CCP或ECR。另外，为了使在蚀刻后保留在蚀刻期间产生的粘附到导电层107侧壁的反应产品，优选通过适当选择位于衬底101上的电极的温度、处理气体的供应和压力而进行蚀刻。 这可以防止导电层107的侧壁被蚀刻成凹陷形状。也就是说粘附到导电层107的侧壁的反应产品108用作用于导电层107的保护膜。进一步，优选控制反应产品108的膜厚(在与衬底101表面垂直方向上的厚度)为0.1至10nm，更优选为1至5nm。当去除掩模106时，这使得反应产品108很容易脱落，能够保护导电层107。应当注意到反应产品108粘附到由感光树脂形成的掩模106。 
然后，在形成导电层107后，使用能选择性地溶解感光树脂的液体组成物处理衬底101以去除掩模106。应该注意到液体组成物没有特别的限定，可以使用反提取剂(stripping solution)等。该处理去除掩模106。另外，通过利用液体组成物的处理和随后的清洗处理，保留且粘附到导电膜107的反应产品108在水平方向或倾斜方向上脱落在导电层107或绝缘层104上。进一步，在清洗处理后，在施加声波能量如超声波(10至100KHz)或兆声波(megasonic wave)(0.7-1.0MHz)的同时，利用溶液如水处理。这使得反应产品108更容易脱落。另外，当由感光树脂形成的掩模106的表面全部被反应产品108覆盖以至于液体组成物很难与感光树脂接触时，在灰化等后可以利用液体组成物去除感光树脂。 
然后，使用氧气和卤素气体的混合气体作为蚀刻反应产品108的处理气体。这里，优选使用用于蚀刻的高各向异性干法蚀刻。用于干法蚀刻的方法没有特别的限定，除了电感耦合等离子体(ICP)之外，还可以使用电容耦合等离子体(CCP)、电子回旋谐振振(ECR、反应离子蚀刻(RIE)等。卤素气体没有特别的限定，可以使用四氟化碳、氯气等。由于反应产品108的厚度在加速的活性物质前进的方向上很薄，所以位于导电层107或绝缘层104上的反应产品108很容易被蚀刻。应当注意，粘附到导电层107侧壁的反应产品108的一部分可以留下而没有被蚀刻，这是因为该部分关于加速的活性物质前进的方向较厚。然而，由于包括金属元素的反应产品108是导电的，该部分能和导电层107一起用作晶体管等的栅电极。 
然后，利用由感光树脂等形成的掩模109覆盖将要形成n沟道晶体管的部分，且利用高浓度的p型杂质选择性地掺杂将要用作p沟道晶体管的有源层的半导体层103以形成包括高浓度p型杂质区114的半导体层103b。这里p型杂质没有特别的限定，可以使用硼等。应当注意到， 由于导电层107(包括粘附到导电层107侧壁的反应产品108)也用作掩模，被导电层107覆盖的部分半导体层103b没有用杂质掺杂。通过这个掺杂，能形成用作p沟道晶体管的源或漏的杂质区。进一步在掺杂后去除掩模109。 
然后，使用导电层107作为掩模，利用低浓度的n型杂质掺杂半导体层103以形成低浓度n型杂质区115。这里，n型杂质没有特别限定，可以使用磷、砷等。 
然后，在形成覆盖导电层107等的绝缘层后，在自对准工艺中通过各向异性蚀刻处理该绝缘层以在导电层107的侧壁上形成侧壁(sidewall)110。这里，绝缘层没有特别的限定。然而，优选绝缘层包括通过利用TEOS(四-乙基-Orso-硅酸盐)、硅烷等与氧气、一氧化二氮等反应而形成的具有良好的台阶覆盖的氧化硅。 
然后，利用由感光树脂等形成的掩模111覆盖形成p沟道晶体管的部分，且利用高浓度的n型杂质选择性地掺杂将要用作n沟道晶体管的有源层的半导体层103以形成包括高浓度n型杂质区116的半导体层103a。这里，n型杂质没有特别的限定，可以使用磷、砷等。应当注意到，由于导电层107(包括粘附到导电层107侧壁的反应产品108)也用作掩模，被导电层107覆盖的部分半导体层103a没有用杂质掺杂。通过这个掺杂，能形成用作n沟道晶体管的源或漏的杂质区。进一步，在掺杂后去除掩模111。 
如上所述，可以制造包括半导体层103a、绝缘层104和导电层107的n沟道晶体管和包括半导体层103b、绝缘层104和导电层107的p沟道晶体管。应当注意，虽然在本实施方式中n沟道晶体管是包括低浓度杂质区的LDD型晶体管，以及p沟道晶体管是单漏型晶体管，但是晶体管的结构没有特别的限定。因此，n沟道晶体管和p沟道晶体管可以分别具有不同的结构或具有相同的结构。另外，n沟道晶体管或p沟道晶体管并不总是必须通过使用侧壁层形成的LDD型晶体管。 
然后，形成绝缘层112以覆盖导电层107等。绝缘层112用作层间绝缘层。绝缘层112没有特别的限定，除了无机材料如氧化硅、氮化硅、和包含氧的氮化硅，也可以使用有机材料如丙烯酸和聚酰亚胺以形成绝缘层112。另外，绝缘层112可以是单层和多层的任何一种。进一步，在形成绝缘层112之前或之后，可以适当地进行用于激活在前面步骤中 加入的杂质的热处理或氢化处理。进一步，当绝缘层112由多层形成时，可以在形成某层和形成叠加在该某层上的另一层之间进行热处理。 
然后，穿过绝缘层112形成到达每一半导体层103a和103b的接触孔。然后，在形成导电层以覆盖具有接触孔的绝缘层112后，将导电层处理成所需的形状以形成用于传输信号到晶体管的布线113。 
应当注意到包括多层布线的半导体器件可以通过在布线113上提供绝缘膜和进一步在该绝缘层上形成另一布线而制造。 
通过如上所述制造半导体器件，能够防止发生由于在用于形成导电层的蚀刻中产生反应产品所引起的缺陷，并能得到工作良好的半导体器件。另外，不必要准备任何新的装置，根据本发明的制造半导体器件的方法可以利用现存的装置执行。 
【实施方式2】 
将参考图3A至3G和图4A和4B描述根据本发明的用于制造半导体器件的方法。 
首先，在衬底201上形成绝缘层102后，在绝缘层202上形成半导体层203。进一步，形成绝缘层204以覆盖半导体层203。应当注意到衬底201，绝缘层202，半导体层203和绝缘层204可以以与实施方式1中描述的衬底101、绝缘层102、半导体层103和绝缘层104相同的方式分别形成。 
然后，在绝缘层204上形成导电层205a，在导电层205a上进一步形成导电层205b。虽然导电层205a没有特别的限定，但优选控制导电层205a的厚度以通过导电层205a进行掺杂。进一步，优选导电层205a具有与绝缘层204良好的粘附性。特别的，能使用沉积的厚度为10-30nm的氮化钽、氮化钛或氮化钨等。另外，虽然导电层205b也没有具体限定，但优选使用电阻低的材料如铝、钨或钼形成导电层205b。 
然后，在导电层205b上形成感光树脂后，将感光树脂处理成所需形状以形成由感光树脂形成的掩模206。 
然后，选择性地蚀刻导电层205b以形成被处理成所需形状的导电层207b。优选使用用于蚀刻的高各向异性干法蚀刻。用于干法蚀刻的方法并没有特别限定，除了电感耦合等离子体(ICP)之外，还可以使用电容耦合等离子体(CCP)、电子回旋谐振(ECR)、反应离子蚀刻(RIE)等。应当注意到当处理成所需的微小形状时，可以产生高密度等离子体的方法如 ICP、CCP或ECR是优选的。另外，导电层205b的蚀刻可以以与在实施方式1中的导电层105的蚀刻相同的方式进行。同样在本实施方式中，使得反应产品208以与在实施方式1中相同的方式粘附到导电层207b的侧壁。这可以使得防止导电层207b的侧壁被蚀刻成凹陷形状。进一步，如掩模106的情况，反应产品208也粘附到掩模206上。 
然后，在形成被处理成所需形状的导电层207b后利用液体组成物处理衬底201，该液体组成物能有选择地溶解感光树脂，使得能去除由感光树脂形成的掩模206。应当注意到用于去除掩模206的工艺可以以在实施方式1中描述的去除掩模106相同的方式进行。通过利用液体组成物的处理和随后的清洗处理，保留的同时粘附到导电层207b的反应产品208在水平方向或倾斜方向上脱落到导电层207b或绝缘层204上。进一步，在清洗处理后，在施加声波能量如超声波(10至100KHz)或兆声波(0.7至1.0MHz)的同时进行利用溶液如水的处理。这使得反应产品208更容易脱落。 
然后，使用氧气和卤素气体的混合气体作为处理气体以蚀刻反应产品208。优选使用用于蚀刻的高各向异性干法蚀刻。用于干法蚀刻的方法并没有特别限定，除了电感耦合等离子体(ICP)之外，还可以使用电容耦合等离子体(CCP)、电子回旋谐振ECR)、反应离子蚀刻(RIE)等。另外，可以以与上述的蚀刻反应产品108的工艺相同的方式进行这个处理。同样在这个处理中，卤素气体并没有特别的限定，可以使用四氟化碳气体、氯气等。然而，优选使用不容易蚀刻导电层205a的气体。由于反应产品208的厚度关于加速的活性例子前进的方向很薄，所以位于导电层207b或绝缘层204上的反应产品208容易被蚀刻。 
然后，使用导电层207b作为掩模，利用低浓度的n型杂质掺杂半导体层203。作为n型杂质，可以使用磷、砷等。利用杂质通过导电层205a和绝缘层204掺杂半导体层203，这样在半导体层203中形成低浓度杂质区214。 
然后，在形成覆盖导电层205a和207b等的绝缘层后，在自对准工艺中通过各向异性蚀刻处理该绝缘层以在导电层207b的侧壁上形成侧壁210。这里，绝缘层没有特别的限定。然后，优选绝缘层包括通过TEOS(四-乙基-Orso-硅酸盐)、硅烷等和氧气、一氧化二氮等反应形成的具有良好的台阶覆盖的氧化硅。 
然后，使用导电层207b和侧壁210为掩模，选择性的蚀刻导电层205a以形成导电层207a。通过这个处理，能形成由层叠的导电层207a和207b形成的栅电极。应当注意到导电层207a的表面区域比导电层207b的的表面区域更大和该层叠的两个层具有颠倒的T形部分。 
然后，利用导电层207a和侧壁210作为掩模，利用高浓度的n性杂质掺杂半导体层203。作为n性杂质，可以使用磷、砷等。利用杂质通过绝缘层204掺杂半导体层203，这样在半导体层203中形成了高浓度的杂质区215。 
如上所述，制造了包括半导体层203、绝缘层204和导电层207a和207b的n沟道TFT。如上所述，可以制造具有LDD结构的晶体管，其中导电层207a和低浓度杂质区214彼此交叠。另外，可以在本实施方式中仅形成n沟道晶体管，或可以使用如实施方式1中的掩模，利用p型杂质和n型杂质分别对一个区和另一个区进行掺杂以制造两个p沟道晶体管和n沟道晶体管。 
然后，形成绝缘层212以覆盖导电层207a和207b。绝缘层212用作层间绝缘层，且可以以与实施方式1中描述的绝缘层112相同的方式形成。另外，用于激活加入的杂质的热处理或氢化处理采用与实施方式1中描述的相同的方式。 
然后，通过绝缘层212形成到达半导体层203的接触孔。然后，在形成导电层以覆盖具有接触孔的绝缘层212后，将导电层处理成所需形状以形成传送信号到晶体管的布线213。 
应当注意到可以通过在布线213上提供绝缘膜和进一步在该绝缘层上形成另一布线而制造包括多层布线的半导体器件。 
通过如上所述制造半导体器件，能够防止发生由于在用于形成导电层的干法蚀刻中产生反应产品而引起的缺陷，并能得到工作良好的半导体器件。另外，不必要准备任何新的装置，根据本发明的制造半导体器件的方法可以利用现存的装置执行。 
【实施方式3】 
通过使用根据本发明的用于制造半导体器件的方法，能以更高产量制造集成电路。在本实施方式中，将参考图5A描述根据本发明制造的中央处理单元(CPU)。 
图5A是中央处理单元的方块图。在图5A中，参考数字501表示数 据总线，它具有输入和输出指令、计算或用于计算的数值的功能。参考数字502表示地址总线，它具有输入和输出存储空间或I/O空间的地址的功能。参考数字503表示指令寄存器，它具有一次存储一指令的功能。参考数字504表示指令解码器，它具有分析指令的功能。参考数字505表示ALU，它具有进行算术运算和逻辑运算的功能。参考数字506表示寄存器阵列，它在CPU中用作存储器。参考数字507表示CPU定时控制器，它具有根据从指令解码器504的信号产生每个控制信号的功能。参考数字508表示数据总线接口，它具有在在CPU内部的数据总线和在CPU外部的数据总线之间的接口功能。参考数字509表示地址缓冲器，它控制地址输出具有用作缓冲器的功能。 
包括在如图5A中所示的中央处理单元中的电路通过根据本发明如实施方式1或2描述的用于制造半导体器件的方法制造。中央处理单元的块结构没有特别的限定，可以进一步具有其功能与上述功能不同的块。 
类似于在本实施方式中的中央处理单元，根据本发明制造的半导体器件具有更少的由于在用于形成布线的干法蚀刻中粘附的反应产品的残留而引起的缺陷，并且提供了良好的工作特性。 
另外，图5B是通过安装根据本发明制造的半导体器件所完成的计算机的图。计算机的结构没有特别的限定，计算机可以具有图5B中所示的集成有显示器部分3003、主体3001和键盘3004的结构，或者是具有显示器部分与主体分离的结构。在主体3001内部，提供有包括如图5A中所示的中央处理单元的计算板。这使得能提供良好的工作特性而在算术处理中不引入错误的计算机成为可能。 
除了上述的计算机，根据本发明的半导体器件可以安装在电子器件如汽车导航系统或个人数字助理中。这使得能得到不在算术处理中引入错误的良好工作性能的电子器件成为可能。 
【实施方式4】 
将参考图8A至8D描述通过使用用于根据本发明制造半导体器件的方法来制造集成电路膜的方法。 
首先，在衬底701上形成剥离层721。这里，衬底701没有特别的限定，除了包括玻璃或石英作为材料的衬底之外，还可以使用包括塑料等作为材料的柔性衬底。另外，剥离层721也没有特别的限定，能利用硅等形成。 
然后，在剥离层721上形成绝缘层722。绝缘层722没有特别的限定，能使用氧化硅、氮化硅、包含氧的氮化硅等形成。另外，绝缘层722可以是单层和多层的任何一种。 
然后，在绝缘层722上以与在实施方式1中的制造绝缘层102至布线113相同的方法制造元件层723。应当注意到除了晶体管之外，可以进一步提供电路元件如存储器元件或电容器作为元件。另外，元件等可以以与实施方式2中制造绝缘层202至布线213相同的方式形成。 
然后，为了暴露包括在元件层723中的布线113的一部分，形成具有开口的绝缘层724以覆盖元件层723。应当注意到如图1A至1G和图2A至2D中所示的相同的部件在图8A至8D中以相同的参考数字表示。 
然后，提供开口以穿过元件层723和绝缘层724到达剥离层721。 
然后，液体或气体散布到通过元件层723和绝缘层724提供的开口中以便选择性地蚀刻剥离层721。用于蚀刻的方法没有特别的限定，例如，当剥离层721形成以包括硅时，能利用ClF3气体、如三氟化溴(BrF3)或氟化碘(IF)的气体或如TMAH(氢氧化四甲基铵)的液体去除剥离层721。以这种方式，元件层723通过去除剥离层721而与衬底701分离。 
然后，提供具有天线741的绝缘层742利用包括导电颗粒744的各向异性导电粘附材料743粘附到绝缘层724上。为绝缘层742提供的开口处暴露天线741的一部分，和在为绝缘层724提供的开口处暴露的布线113电连接到在为绝缘层742提供的开口处暴露的天线741。 
如上所述，可以制造一种集成电路膜，其中各种数据能被写入或各种数据能被读出。应当注意到支撑如塑料膜可以粘附到绝缘层722上。 
类似与在本实施方式中的集成电路膜，根据本发明制造的半导体器件具有更少的由于在用于形成布线的蚀刻中粘附的反应产品的残留所引起的缺陷，并且提供良好的工作性能。 
根据本发明制造的上述集成电路膜安装在物品如身份证上，然后被用作写入或读出个人信息如姓名、血型、身高、体重和地址。进一步，除了身份证以外，集成电路膜还可以安装在其它物品上，例如，在食品的封装容器，并可以用作管理信息如产品产地和食品的生产者，成分的产地以及生产日期。 
如上所述，通过安装根据本发明的集成电路膜而得到能安全地处理数据而不产生错误的物品。 
【实施例1】 
将参考附图6A至6E描述用于检查本发明的效果的试验。 
对于该试验，如图6A中所示，使用依次在衬底601上层叠的绝缘层602、导电层603和导电层604的样品。这里，衬底601包括玻璃作为材料。包括氧化硅的绝缘层602通过CVD形成且具有115nm的厚度。另外，包括氮化钽的导电层603通过溅射形成且具有30nm的厚度。进一步，包括钨的导电层604通过溅射形成并具有370nm的厚度。 
首先，利用光刻处理通过旋涂形成的用于i-line的抗蚀剂以在导电层604上形成由抗蚀剂形成的掩模605(图6B)。抗蚀剂通过控制旋转速度等而形成以使得该抗蚀剂的膜厚为1μm。另外，在光刻中，用i-line(波长：365nm)作为光源。形成的掩模605是指所谓“线和空间”的图案，其中在侧面上设置有0.4-1.0μm的多个线性图案。另外，形成的掩模605具有80-90度的锥形角度(导电层604的表面和由抗蚀剂形成的掩模605的侧壁形成的角度)。 
然后，利用ICP干法蚀刻系统选择性地蚀刻导电层604。作为处理气体，使用氯气(Cl2)、四氟化碳(CF4)气体和氧气(O2)的混合气体。然后，氯气、四氟化碳气体和氧气的气体流速分别被调整为50sccm，50sccm，和20sccm，并且混合气体被供应到用于处理的室内。另外，控制室内的压力以保持在1.5Pa。另外，进行电源调节以使得ICP的功率和低电极侧的偏置功率分别为500W和20W。低电极的温度被控制为70℃(在开始蚀刻前的设定值)。应当注意到利用位于低电极上的衬底601进行蚀刻，直到当观察等离子体辐射强度时通过在等离子体辐射强度的变化检测蚀刻结束。在本实施例中，观察到了具有777nm波长的辐射强度。 
通过在上述条件下干法蚀刻导电层604，在处理期间产生的反应产品607粘附到由抗蚀剂形成的掩模605的侧壁和在蚀刻后留下的导电层604的侧壁。这里，反应产品607到导电层604的侧壁的粘附使得导电层604的侧壁避免被蚀刻成凹陷形状。 
然后，使用反应离子蚀刻(RIE)的干法蚀刻系统以进行样品的灰化。作为处理气体，使用氧气，并被调节以100sccm的流速供应到用于处理的室中。另外，室中的压力被调节成保持66.5Pa。进一步，低电极侧的偏置功率被调节成200W。在上述条件下，进行30秒的灰化。然后，使用反提取剂(Nagase&Co公司的N300)以处理样品。然后，在使用反提取 剂的处理之后，通过批量清洗去除反提取剂。这个处理去除由抗蚀剂形成的掩模605和反应产品607的大部分。然而，如图6D中所示，使得部分反应产品607脱落在导电层603或导电层604上，并保持粘附到导电层603或导电层604上。图7A是如上处理的样品的宽度(设计长度)为1μm的线性图案的SEM图像的图，它是通过临界尺寸扫描电子显微镜(日立公司的模型号：S-7800M)在扩大40000倍放大被拍摄。在图7A中，线性图案的轮廓用虚线802a表示。从图7A，可以确定在导电层的侧面呈现黑色的反应产品(被由虚线801a表示的长方形包围)能通过临界尺寸扫描电子显微镜确定位于线性图案的左手边上。进一步，通过执行上述同样的处理来制造的另一样品的反应产品被透射电子显微镜(TEM)详细说明，包括在反应产品中的元件通过能量散射X射线光谱学(EDX)鉴别。结果，确认包括金属元素如钨、钽和铝。 
然后，使用电感耦合等离子体(ICP)的干法蚀刻系统以处理样品和蚀刻位于导电层603或导电层604上的反应产品607。这里，使用氯气和氧气的混合气体作为处理气体。然后，氯气和氧气的气体流速分别调整为5sccm和75sccm，并且混合气体被供应到用于处理的室中。另外，控制在室内的压力保持在1.9Pa。另外，进行功率调节以使得ICP的功率和低电极侧的偏置功率分别为500W和100W。通过这个处理，被等离子体放电激活和被施加的偏置功率加速的活性物质在垂直于样品的衬底表面的方向上前进。应当注意到，控制处理时间为30秒。 
图7B示出了在利用氯气和氧气的混合气体作为处理气体的干法蚀刻后，样品的SEM图像的图，它是通过临界尺寸扫描电子显微镜在40000倍放大下照的。应当注意到在图7A中的SEM图像和图7B中的SEM图像中观察到了同样样品的相同部分。在图7B中，由虚线802b指示线性图案的轮廓。在图7B中由虚线801b表示的矩形所包围的区中没有反应产品，它出现在图7A中由虚线801a表示的矩形所包围的区中。因此，可以确定能够去除粘附到导电层603或导电层604的反应产品。这是因为反应产品607的脱落使得反应产品607的膜厚在关于被等离子体放电激活的活性物质通过偏压加速的方向上更薄，以使得蚀刻更容易。 
虽然已经参考附图以示例的方式描述了本发明，可以理解多种改变和修改对于本领域的技术人员来说是显然的。因此，除非其它的改变和修改超出了在下文定义的本发明的范围，否则它们应该被解释为包括在 本发明的范围中。 

Claims (27)

1.一种用于制造半导体器件的方法，包括步骤：
在衬底上形成导电层；
在导电层上形成掩模；
通过利用掩模的第一蚀刻来构图导电层，其中因第一蚀刻产生的反应产物粘附到已构图的导电层的至少一个侧壁上，以及反应产物的一部分粘附到掩模的侧壁上；
使用液体组成物进行处理，以去除掩模，其中反应产物的所述一部分留下，并且反应产物的所述一部分倒下；和
通过利用氧气和卤素气体作为处理气体的第二蚀刻去除反应产物的至少倒下的部分。
2.根据权利要求1的方法，其中掩模包括感光树脂。
3.根据权利要求1的方法，其中卤素气体是氯气。
4.根据权利要求1的方法，其中通过电感耦合的等离子体进行第二蚀刻。
5.根据权利要求1的方法，其中所述半导体器件安装在电子器件中。
6.一种用于制造半导体器件的方法，包括步骤：
在衬底上形成导电层；
在导电层上形成掩模；
通过利用掩模的第一蚀刻来构图导电层，其中因第一蚀刻产生的反应产物粘附到已构图的导电层的至少一个侧壁上，以及反应产物的一部分粘附到掩模的侧壁上；
使得反应产物经受使用液体组成物的处理以及在施加声波能量时的溶液处理；和
通过利用氧气和卤素气体作为处理气体的第二蚀刻去除反应产物的至少所述一部分。
7.根据权利要求6的方法，其中掩模包括感光树脂。
8.根据权利要求6的方法，其中卤素气体是氯气。
9.根据权利要求6的方法，其中通过电感耦合的等离子体进行第二蚀刻。
10.根据权利要求6的方法，其中所述半导体器件安装在电子器件中。
11.一种用于制造半导体器件的方法，包括步骤：
在衬底上形成导电层；
在导电层上形成掩模；
通过利用掩模的第一蚀刻来构图导电层，其中因第一蚀刻产生的反应产物粘附到已构图的导电层的至少一个侧壁上，以及反应产物的一部分粘附到掩模的侧壁上；
使得反应产物经受使用液体组成物的处理和在施加超声波或兆声波时的溶液处理；和
通过利用氧气和卤素气体作为处理气体的第二蚀刻去除反应产物的至少所述一部分。
12.根据权利要求11的方法，其中掩模包括感光树脂。
13.根据权利要求11的方法，其中卤素气体是氯气。
14.根据权利要求11的方法，其中第二蚀刻通过电感耦合的等离子体进行。
15.根据权利要求11的方法，其中所述半导体器件安装在电子器件中。
16.一种用于制造半导体器件的方法，包括步骤：
在衬底上形成半导体层；
在半导体层上形成绝缘层；
在绝缘层上形成导电层；
在导电层上形成掩模；
通过利用掩模的第一蚀刻来构图导电层，其中因第一蚀刻产生的反应产物粘附到已构图的导电层的至少一个侧壁上，以及反应产物的一部分粘附到掩模的侧壁上；
使用液体组成物进行处理，以去除掩模，其中反应产物的所述一部分留下，并且反应产物的所述一部分倒下；
通过利用氧气和卤素气体作为处理气体的第二蚀刻去除反应产物的至少倒下的部分；和
使用已构图的导电层作为掩模形成在半导体层中的杂质区。
17.根据权利要求16的方法，其中掩模包括感光树脂。
18.根据权利要求16的方法，其中卤素气体是氯气。
19.根据权利要求16的方法，其中通过电感耦合的等离子体进行第二蚀刻。
20.一种用于制造半导体器件的方法，包括步骤：
在衬底上形成半导体层；
在半导体层上形成绝缘层；
在绝缘层上形成导电层；
在导电层上形成掩模；
通过利用掩模的第一蚀刻来构图导电层，其中因第一蚀刻产生的反应产物粘附到已构图的导电层的至少一个侧壁上，以及反应产物的一部分粘附到掩模的侧壁上；
使得反应产物经受使用液体组成物的处理以及在施加声波能量时的溶液处理；
通过利用氧气和卤素气体作为处理气体的第二蚀刻去除反应产物的至少所述一部分；和
使用已构图的导电层作为掩模形成在半导体层中的杂质区。
21.根据权利要求20的方法，其中掩模包括感光树脂。
22.根据权利要求20的方法，其中卤素气体是氯气。
23.根据权利要求20的方法，其中通过电感耦合的等离子体进行第二蚀刻。
24.一种用于制造半导体器件的方法，包括步骤：
在衬底上形成半导体层；
在半导体层上形成绝缘层；
在绝缘层上形成导电层；
在导电层上形成掩模；
通过利用掩模的第一蚀刻来构图导电层，其中因第一蚀刻产生的反应产物粘附到已构图的导电层的至少一个侧壁上，以及反应产物的一部分粘附到掩模的侧壁上；
使得反应产物经受使用液体组成物的处理以及在施加超声波或兆声波时的溶液处理；
通过利用氧气和卤素气体作为处理气体的第二蚀刻去除反应产物的至少所述一部分；和
使用已构图的导电层作为掩模形成在半导体层中的杂质区。
25.根据权利要求24的方法，其中掩模包括感光树脂。
26.根据权利要求24的方法，其中卤素气体是氯气。
27.根据权利要求24的方法，其中通过电感耦合的等离子体进行第二蚀刻。
CN2005100684632A 2004-04-28 2005-04-28 用于制造半导体器件的方法和电子器件 Expired - Fee Related CN1691292B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP132677/04 2004-04-28
JP2004132677A JP4519512B2 (ja) 2004-04-28 2004-04-28 半導体装置の作製方法、除去方法

Publications (2)

Publication Number Publication Date
CN1691292A CN1691292A (zh) 2005-11-02
CN1691292B true CN1691292B (zh) 2011-01-12

Family

ID=35185970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100684632A Expired - Fee Related CN1691292B (zh) 2004-04-28 2005-04-28 用于制造半导体器件的方法和电子器件

Country Status (3)

Country Link
US (1) US7432211B2 (zh)
JP (1) JP4519512B2 (zh)
CN (1) CN1691292B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5352081B2 (ja) 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009033727A (ja) * 2007-06-22 2009-02-12 Semiconductor Energy Lab Co Ltd 半導体装置
WO2011048968A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2024197615A1 (zh) * 2023-03-29 2024-10-03 京东方科技集团股份有限公司 金属网格的制备方法和天线的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1124406A (zh) * 1994-07-28 1996-06-12 现代电子产业株式会社 形成半导体器件图形的方法
US6461923B1 (en) * 1999-08-18 2002-10-08 Advanced Micro Devices, Inc. Sidewall spacer etch process for improved silicide formation

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298112A (en) * 1987-08-28 1994-03-29 Kabushiki Kaisha Toshiba Method for removing composite attached to material by dry etching
JPH065563A (ja) 1992-06-19 1994-01-14 Oki Electric Ind Co Ltd レジストのアッシング方法
US5427622A (en) * 1993-02-12 1995-06-27 International Business Machines Corporation Method for uniform cleaning of wafers using megasonic energy
US5387556A (en) 1993-02-24 1995-02-07 Applied Materials, Inc. Etching aluminum and its alloys using HC1, C1-containing etchant and N.sub.2
JPH07326609A (ja) * 1994-04-07 1995-12-12 Matsushita Electron Corp 半導体装置の製造方法
JPH08181148A (ja) * 1994-12-27 1996-07-12 Kawasaki Steel Corp 半導体装置の製造方法
IL115931A0 (en) * 1995-11-09 1996-01-31 Oramir Semiconductor Ltd Laser stripping improvement by modified gas composition
US6004839A (en) 1996-01-17 1999-12-21 Nec Corporation Semiconductor device with conductive plugs
JPH09213704A (ja) * 1996-02-05 1997-08-15 Mitsubishi Gas Chem Co Inc 半導体装置の製造方法
JPH09213703A (ja) 1996-02-05 1997-08-15 Matsushita Electron Corp 半導体装置の製造方法
JP3574270B2 (ja) 1996-04-17 2004-10-06 三菱電機株式会社 Ａｌテーパドライエッチング方法
TW376547B (en) 1997-03-27 1999-12-11 Matsushita Electric Ind Co Ltd Method and apparatus for plasma processing
JPH10303197A (ja) * 1997-04-24 1998-11-13 Matsushita Electron Corp 半導体装置の製造方法
US6033993A (en) * 1997-09-23 2000-03-07 Olin Microelectronic Chemicals, Inc. Process for removing residues from a semiconductor substrate
KR100252889B1 (ko) 1997-11-14 2000-04-15 김영환 백금식각방법
KR100269323B1 (ko) * 1998-01-16 2000-10-16 윤종용 반도체장치의백금막식각방법
US6136515A (en) * 1998-06-30 2000-10-24 United Integrated Circuits Corp. Method for removing photoresist in metallization process
AUPP590798A0 (en) 1998-09-14 1998-10-08 Commonwealth Scientific And Industrial Research Organisation Method of manufacture of high temperature superconductors
JP4165845B2 (ja) * 1998-12-07 2008-10-15 株式会社エフオーアイ 表面処理方法および洗浄装置
JP3257533B2 (ja) 1999-01-25 2002-02-18 日本電気株式会社 無機反射防止膜を使った配線形成方法
EP2256808A2 (en) 1999-04-30 2010-12-01 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method therof
JP2001035808A (ja) 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
US6475966B1 (en) 2000-02-25 2002-11-05 Shipley Company, L.L.C. Plasma etching residue removal
JP4717295B2 (ja) 2000-10-04 2011-07-06 株式会社半導体エネルギー研究所 ドライエッチング装置及びエッチング方法
JP2003152108A (ja) * 2002-08-22 2003-05-23 Hitachi Ltd 半導体集積回路装置の製造方法
JP4683817B2 (ja) * 2002-09-27 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6989358B2 (en) * 2002-10-31 2006-01-24 Advanced Technology Materials, Inc. Supercritical carbon dioxide/chemical formulation for removal of photoresists
US7485579B2 (en) 2002-12-13 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
CN100339957C (zh) * 2003-10-24 2007-09-26 上海宏力半导体制造有限公司 在金属层蚀刻后移除光阻的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1124406A (zh) * 1994-07-28 1996-06-12 现代电子产业株式会社 形成半导体器件图形的方法
US6461923B1 (en) * 1999-08-18 2002-10-08 Advanced Micro Devices, Inc. Sidewall spacer etch process for improved silicide formation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平9-213703A 1997.08.15

Also Published As

Publication number Publication date
CN1691292A (zh) 2005-11-02
US20050241952A1 (en) 2005-11-03
JP4519512B2 (ja) 2010-08-04
US7432211B2 (en) 2008-10-07
JP2005317699A (ja) 2005-11-10

Similar Documents

Publication Publication Date Title
US8124540B2 (en) Hardmask trim method
CN105359256B (zh) 用于高管芯破裂强度和平滑的侧壁的激光划片和等离子体蚀刻
CN101715604B (zh) 深硅刻蚀上掩膜底切的最小化
US7491343B2 (en) Line end shortening reduction during etch
CN102089868B (zh) 用于降低极低频线宽粗糙度的方法和设备
TW449929B (en) Structure and manufacturing method of amorphous-silicon thin film transistor array
US8986492B2 (en) Spacer formation for array double patterning
JP2003045893A (ja) 薄膜トランジスタの製造方法及び素子の形成方法
CN1691292B (zh) 用于制造半导体器件的方法和电子器件
CN101148765B (zh) 硅片蚀刻方法
JP2011023741A (ja) アレイ
JP2004140355A (ja) 画素構造及びその製造方法（関連出願のクロスリファレンス）
JP2002083805A (ja) 半導体装置およびその作製方法
US20110089434A1 (en) Display panel and rework method of gate insulating layer of thin film transistor
JPH06196451A (ja) 非晶質シリコンのドライエッチング方法およびそれを用いた薄膜トランジスタの製造方法
JPH11233780A (ja) 半導体素子の製造方法と液晶表示パネル
JP2011222688A5 (zh)
KR101345923B1 (ko) 피처 프로파일을 제어하기 위한 마스크 프로파일 제어
US6398974B1 (en) Method of forming an electrode for a thin film transistor
JP2002353236A (ja) ポリシリコン薄膜トランジスタの製造方法
JPH09181077A (ja) 半導体装置およびその製造方法
JPH10270416A (ja) 半導体装置の製造方法
JPH0778805A (ja) 半導体装置の製造方法
JP2002110628A (ja) アレイ基板の製造方法及びそれを用いた液晶表示装置
JP2001338895A (ja) 銅被膜の選択形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110112

Termination date: 20180428

CF01 Termination of patent right due to non-payment of annual fee