CN1684240A - 半导体装置及其制造方法、电路基板和电子仪器 - Google Patents

半导体装置及其制造方法、电路基板和电子仪器 Download PDF

Info

Publication number
CN1684240A
CN1684240A CNA2005100673214A CN200510067321A CN1684240A CN 1684240 A CN1684240 A CN 1684240A CN A2005100673214 A CNA2005100673214 A CN A2005100673214A CN 200510067321 A CN200510067321 A CN 200510067321A CN 1684240 A CN1684240 A CN 1684240A
Authority
CN
China
Prior art keywords
substrate
insulating barrier
electrode
forms
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100673214A
Other languages
English (en)
Other versions
CN100378939C (zh
Inventor
宫泽郁也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1684240A publication Critical patent/CN1684240A/zh
Application granted granted Critical
Publication of CN100378939C publication Critical patent/CN100378939C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种能够抑制或消除因基板与在基板上形成的功能层间应力差所造成的基板弯曲的半导体装置和半导体装置的制造方法、电路基板以及电子仪器。本发明的半导体装置制造方法，是具有贯通基板的电极的半导体装置制造方法，其特征在于，依次具有：在所述基板的能动面上形成凹部的工序；在包含所述凹部内部的所述基板的能动面上形成绝缘层的工序；除去在所述凹部外部形成的所述绝缘层的至少一部分的工序；在形成了所述绝缘层的所述凹部内部充填导电体，以形成所述电极的工序；和除去所述能动面的背面侧，使所述电极从所述能动面的背面侧露出的工序。

Description

半导体装置及其制造方法、电路基板和电子仪器
技术领域
本发明涉及半导体装置及半导体装置的制造方法、电路基板和电子仪器。
背景技术
在移动电话机、笔记本型个人计算机和PDA(个人数据装置：Personaldata assistance)等便携式电子仪器中，伴随着对小型化和轻量化的要求，试图使内部设置的半导体芯片等各种电子器件小型化。例如对于半导体芯片而言，在其包装方法上下功夫，现在可以提供一种所谓CSP(芯片级包装：Chip Scale Package)的超小型包装。采用CSP技术制造的半导体芯片，由于安装面积与半导体芯片的面积大体相同，所以实现了高密度安装。
因此，在上述电子仪器中，今后有要求日益小型化和多功能化的趋势，所以需要进一步提高半导体芯片的安装密度。在这种背景下，近年来提出一种三维安装技术。这种三维安装技术，将具有同样功能的半导体芯片或者具有不同功能的半导体芯片互相层叠，在各半导体芯片之间用配线连接，实现半导体芯片的高密度安装的技术(例如参见专利文献1)。
专利文献：特开2001-53218号公报
然而，在上述半导体芯片上形成通孔，在此通孔上形成有电极，基于这种电极将半导体芯片之间电连接，实现了上述的三维安装技术。而且，在这种半导体芯片的能动面和通孔的内部面上形成绝缘层，并作为使通孔内部的绝缘和对在半导体芯片的背面侧形成的电极端子的保护膜起作用。
但是构成上述半导体芯片的基板与在基板上形成的绝缘层，其物理常数，即热膨胀系数和内部应力均不相同。此外，上述绝缘层仅在形成集成电路的基板的能动面上形成。因此，在芯片化的情况下，在基板与在基板上形成的绝缘层之间会产生内部应力等差别，在基板上产生应力，由这种应力使基板变形弯曲。这种基板弯曲的产生，使得在配线基板等上安装半导体芯片变得困难。此外如上所述，在半导体芯片上层叠半导体芯片(三维安装)的情况下，由于在形成半导体芯片的集成电路的基板的能动面侧或背面侧弯曲变形，所以往往很难将半导体芯片的层叠，对两个半导体芯片的电极进行电连接或机械连接。
发明内容
本发明正是鉴于上述情况而提出的，其目的在于，提供一种可以抑制或消除因基板和在基板上形成的功能层间应力差而产生基板弯曲的半导体装置和半导体装置的制造方法、电路基板和电子仪器。
为解决上述课题，本发明的半导体装置的制造方法，是具备贯通基板的电极的半导体装置的制造方法，其特征在于，其中依次具有：在所述基板的能动面上形成凹部的工序；在包含所述凹部内部的所述基板的能动面上形成绝缘层的工序；除去在所述凹部外部形成的所述绝缘层的至少一部分的工序；在形成了所述绝缘层的所述凹部内部充填导电体，以形成所述电极的工序；和除去所述能动面的背面侧，使所述电极从所述能动面的背面侧露出的工序。
根据这种构成，由于除去在基板的能动面上形成的绝缘层，所以能够消除或减小绝缘层的内部应力或热膨胀系数。这样能够消除作用在基板上的绝缘层的内部应力或热膨胀系数，或者减小基板与绝缘层的内部应力或热膨胀系数之差，因而能防止基板弯曲。而且，当将半导体芯片之间互相层叠时，通过在半导体芯片之间导入含有导电性微粒的粘接剂、加强构件等，可以确保半导体芯片之间的绝缘性能。因此，如上所述即使在除去基板能动面上形成的绝缘层的情况下，因为被导入的粘接剂等起着绝缘作用而不会产生问题。
而且在所述绝缘层除去工序中，其特征在于用掩模材料覆盖所述凹部后蚀刻所述绝缘层。
根据这种构成，由于凹部被掩模材料覆盖，所以能够保护在凹部内部形成的绝缘层防止由蚀刻液蚀刻，这样可以避免除去凹部内部形成的绝缘层。
或者在所述绝缘层除去工序中，优选在使所述基板上形成的绝缘层的蚀刻速度比在所述基板的所述凹部内部形成的绝缘层的蚀刻速度快的条件下进行全面蚀刻。
根据这种构成，由于基板上形成的绝缘层的蚀刻速度比在基板的凹部内部形成的绝缘层的蚀刻速度快，所以可以在对凹部内部形成的绝缘层不产生影响的情况下，除去在基板上形成的绝缘层。而且，由于无需形成掩模材料的工序；所以可以实现制造工序的简化并缩短制造时间。
而且本发明的半导体装置的制造方法，是具有贯通基板的电极的半导体装置的制造方法，其特征在于，其中依次具有：在基板的能动面上形成凹部的工序；在包含所述凹部内部的所述基板的能动面上形成绝缘层的工序；在形成了所述绝缘层的所述凹部内部充填导电体，以形成所述电极的工序；除去在所述凹部外部形成的所述绝缘层的至少一部分的工序；和除去所述能动面的背面侧，使所述电极从所述能动面的背面侧露出的工序。
根据这种构成，由于将在基板的能动面上形成的绝缘层除去，所以能够消除或减小绝缘层的内部应力或热膨胀系数。这样，能够出除去作用在基板上的绝缘层的内部应力或热膨胀系数，或者使基板与绝缘层的内部应力或热膨胀系数之差减小，防止基板产生弯曲。
而且在所述绝缘层除去工序中，其特征在于，用掩模材料覆盖所述凹部后蚀刻所述绝缘层。
根据这种构成，由于凹部被掩模材料覆盖，所以能够保护露出形成的电极表面避免由蚀刻液蚀刻，这样可以避免由蚀刻而除去电极。
或者在所述绝缘层除去工序中，优选用接合材料覆盖所述凹部，蚀刻所述绝缘层。
其中作为接合材料，可以使用无铅焊料、各向异性导电糊料(ACP：各向异性导电糊：Anisotropic Conductive Paste；ACF：各向异性导电膜Anisotropic Conductive Film)、NCF(非导电膜：Non Conductive Film)等。这些接合材料，在半导体芯片上进一步层叠半导体芯片制成多层配线的情况下，是对两个半导体芯片实现电连接用的材料。这样一来，由于采用接合材料作为掩模蚀刻绝缘层，所以可以省略采用光刻法的抗蚀剂的图案形成工序。
此外，本发明的半导体装置，是在基板的能动面上形成了集成电路的半导体装置，其特征在于其中具备：从基板的能动面至背面侧形成了通孔的所述基板；在所述基板和所述通孔的内壁面上形成的绝缘层；和在所述绝缘层的内侧形成、从所述能动面的背面侧露出的电极，而在所述基板的能动面上形成的所述绝缘层的厚度，比在所述电极的外周形成的所述绝缘层的厚度小。
根据这种构成，由于在基板的能动面上形成的绝缘层比在电极的外周部形成的绝缘层的厚度小，所以不但能够防止因在电极的外周部形成的绝缘层引起的短路，而且可以减小在基板的能动面上形成的绝缘层的内部应力或热膨胀系数。这样能够使基板与绝缘层的内部应力或热膨胀系数之差减小，抑制基板的弯曲。
而且本发明是在基板的能动面上形成了集成电路的半导体装置，其特征在于，其中具备：从所述基板的能动面至背面侧形成了通孔的所述基板；在所述通孔的内壁面上形成的绝缘层；和在所述绝缘层的内侧形成、从所述能动面的背面侧露出的电极。
根据这种构成，由于在基板的能动面上无绝缘层或者至少形成一部分，所以不但能够防止因电极的外周部形成的绝缘层引起的短路，而且可以消除或减轻在基板上形成的绝缘层的内部应力或热膨胀系数。这样可以防止基板产生弯曲。
而且本发明的电路基板，其特征在于，其中具备上述的半导体装置。这样能够提供一种具有上述效果的电路基板。此外，本发明的电子仪器，其特征在于，其中具备上述的电路基板。这样，可以提供一种具有上述效果的电子仪器。
附图说明
图1是第一种实施方式涉及的半导体芯片中电极部分的侧截面图。
图2是第一种实施方式涉及的半导体芯片制造方法的说明图。
图3是第一种实施方式涉及的半导体芯片制造方法的说明图。
图4是第一种实施方式涉及的半导体芯片制造方法的说明图。
图5是第一种实施方式涉及的半导体芯片制造方法的说明图。
图6是第一种实施方式涉及的半导体芯片制造方法的说明图。
图7是第一种实施方式涉及的半导体芯片制造方法的说明图。
图8是第一种实施方式涉及的半导体装置层叠状态的说明图。
图9是再配线的说明图。
图10是再配线的说明图。
图11是电路基板的说明图。
图12是第二种实施方式涉及的半导体芯片制造方法的说明图。
图13是第二种实施方式涉及的半导体芯片制造方法的说明图。
图14是作为电子仪器一个实例的移动电话机的立体图。
图中：
2…半导体芯片，10…基板，22…绝缘膜(绝缘层)，24…基底膜，26、32…抗蚀剂(掩模材料)，34…电极，40…焊料层(接合材料)
具体实施方式
以下参照附图说明实施本发明用的实施方式。其中在以下说明用的各图中，为使将各部件绘成可识别的大小而适当变更了各部件的比例尺。
[第一种实施方式]
首先用图1说明涉及本发明的作为半导体装置第一种实施方式的半导体芯片。图1是本实施方式涉及的半导体芯片的电极部分的侧截面图。本实施方式涉及的半导体芯片2，具备：形成了集成电路的基板10；在从基板10的能动面10a至基板的背面侧10b形成通孔H4的内部，借助于作为第一绝缘层的绝缘膜22而形成的电极34；和在基板10的背面侧10b上形成的作为第二绝缘层的绝缘膜26。
(半导体装置)
图1所示的半导体芯片2中，在由硅(元素Si)等组成的基板10的表面10a上形成由晶体管、存储元件和其他电子元件构成的集成电路(图示省略)。在该基板10的能动面10a上形成由SiO2(二氧化硅)等组成的绝缘膜12。进而在该绝缘膜12的表面上形成由硼磷硅酸玻璃(以下叫作BPSG)等构成的层间绝缘膜14。上述基板10的厚度，例如为625微米左右。
在该层间绝缘膜14表面的所定部分上形成有电极衬垫16。这种电极衬垫16依次将由Ti(钛)等组成的第一层16a、由TiN(氮化钛)等组成的第二层16b、由AlCu(铝/铜)等组成的第三层16c和由TiN等组成的第四层(罩顶层cap)16d层叠而成。其中电极衬垫16的构成材料，可以根据电极衬垫16所需的电学特性、物理特性和化学特性适当变更。也就是说，既可以使用作为集成电路的电极一般采用的、仅用铝形成的电极衬垫16，也可以仅用电阻低的Cu形成电极衬垫16。
电极衬垫16俯视下在半导体芯片2周边部以并列方式形成。其中电极衬垫16，当在半导体芯片2周边部以并列方式形成的情况下，往往同时在中央部并列形成。在周边部形成的情况下，至少沿着半导体芯片2的一边(多的情况下沿着两边或四边)并列形成。而且各电极衬垫16与上述的集成电路在未图示之处电连接。其中应当注意在电极衬垫16的下方没有形成集成电路这一点。
在层间绝缘膜14的表面上形成有钝化膜18将该电极衬垫16覆盖。钝化膜18由SiO2(二氧化硅)、SiN(氮化硅)聚酰亚胺树脂等形成，例如形成为1微米左右膜厚。
而且在电极衬垫16的中央部形成有钝化膜18的开口部H1和电极衬垫16的开口部H2。其中开口部H2的直径比开口部H1的直径小，例如设定在60微米左右。而且在电极衬垫16中的第四层16d上设有相同直径的开口。另一方面，在钝化膜1 8的表面以及开口部H1和开口部H2的内面上形成有由SiO2(二氧化硅)组成的绝缘膜20。
在电极衬垫16的中央部，形成将绝缘膜20、层间绝缘膜14、绝缘膜12和基板10贯通的孔部H3。孔部H3的直径形成得比开口部H2的直径小，例如30微米左右。其中孔部H3并不限于俯视呈圆形，也可以形成俯视呈矩形。由开口部H1、开口部H2和孔部H3形成从基板的能动面向背面侧贯通的通孔H4。这种通孔H4的深度例如为70微米左右。
绝缘膜22沿着上述通孔H4的内部表面形成。进而从通孔H4的内部表面在基板10上形成的绝缘膜20上延伸而形成着。在上述绝缘膜20上形成的绝缘膜22，比通孔H4的开口部H1的直径稍大，在通孔H4的周缘部形成。而且其他区域变成使绝缘膜20露出的状态。在电极衬垫16的第三层16c的表面上形成的绝缘膜20和绝缘膜22，沿着开口部H2的周缘被除去一部分，将电极衬垫16和电极34电连接。而且绝缘膜22从上述通孔H4的内壁表面朝着基板10的背面侧10b突出而形成，在基板10的背面侧形成电极端子时起着保护膜作用。此外，上述绝缘膜22用于防止电流产生泄漏以及氧和水分等产生蚀刻用的，例如形成1微米左右厚度。
这样在露出的电极衬垫16的第三层16c的表面上，和残留的绝缘膜22的表面上形成有基底膜24。这种基底膜24，由在绝缘膜22等的表面上形成的阻挡层(屏蔽金属)，和在阻挡层的表面形成的籽晶层(籽晶电极)构成。阻挡层，是用于防止后述的电极34的构成材料向基板10扩散用的，由TiW(钨化钛)、TiN(氮化钛)、TaN(氮化钽)等组成。另一方面，籽晶层是通过电镀处理形成后述的电极34时成为电极的层，由Cu、Au、Ag等构成。
而且在此基底膜24的内侧形成有电极34。这种电极34由Cu和W等电阻低的导电材料制成。其中若使用在多晶硅中掺杂了B、P等杂质的导电材料形成电极34，则由于不必防止向基板10扩散，所以不需要上述的阻挡层。而且通过在通孔H4上形成电极34，形成电极34的插头36。其中插头36和电极衬垫16在图1中的P部由基底膜24电连接的。而且插头36的下端面向外部露出。另一方面，通过在钝化膜18的上方将电极34延伸设置在开口部H1的周缘部，形成电极34的端子部35。这种端子部35并不限于俯视呈圆形，而且也可以形成矩形。
另外，在第一种实施方式中，电极34的插头36的端面形成得从基板10的背面侧突出。插头部分36的突出高度，例如设定在10～20微米左右。这样当层叠多个半导体芯片之际，能够确保半导体芯片之间的相互间隔，所以容易将基底膜等填充在各半导体芯片的间隙中。其中通过调整插头部36的突出高度，能够调整所层叠的半导体芯片相互之间的间隔。而且即使层叠之前在半导体芯片2的背面侧10b上涂布热固性树脂等，以此代替层叠后填充基底膜的情况下，由于也能避开突出的插头部分36涂布热固性树脂等，所以确实地进行半导体芯片的配线连接。
另一方面，在电极34的端子部35的上面形成有焊料层40(接合材料)。这种焊料层40虽然也可由一般的PbSn合金形成，但是从环境等方面考虑，优选用AgSn合金等无铅焊料形成。其中也可以代替作为软焊料的焊料层40，采用由SnAg合金等制成的硬焊料(熔融金属)层或者由Ag糊料等形成的金属糊料层。从环境上考虑，这种硬焊料层和金属糊料层也优选用无铅焊料形成。本实施方式中涉及的半导体芯片2构成为如上。
(制造方法)
以下利用图2～图6说明本实施方式涉及的半导体芯片的制造方法。图2～图6是本实施方式涉及的半导体芯片制造方法的说明图。以下虽然是以对半导体基板中多个半导体芯片形成区域同时进行处理的情况为例加以说明的，但是也可以对单个半导体芯片进行以下所示的处理。
首先如图2(a)所示，在基板10的表面上形成绝缘膜12和层间绝缘膜14。而且在层叠绝缘膜14的表面上形成电极衬垫16。具体讲，首先在层叠绝缘膜14的全部表面上依次形成从电极衬垫16的第一层至第四层的薄膜。而且，各薄膜的形成均采用溅射法进行。进而在其表面上涂布抗蚀剂等。接着利用光刻技术将抗蚀剂图案形成为电极衬垫16的最终形状。而且以经过图案形成的抗蚀剂作为掩模进行蚀刻，使电极衬垫形成所定形状(例如矩形)，然后在电极衬垫16上形成钝化膜18。
接着使钝化膜18形成开口部H1。其具体操作顺序是：首先在钝化膜的全部表面上涂布抗蚀剂。抗蚀剂既可以是光敏抗蚀剂、电子射线抗蚀剂或X射线抗蚀剂，也可以是正型或负型抗蚀剂。而且抗蚀剂的涂布可以采用旋涂法、浸涂法或喷涂法等进行。其中涂布抗蚀剂后进行预焙。而且通过用形成了开口部H1的掩模对抗蚀剂进行曝光处理，进而进行显影处理，使抗蚀剂图案形成为开口部H1的形状。其中抗蚀剂经过图案形成后，进行后焙。
而且以图案形成的抗蚀剂作为掩模，将钝化膜18进行蚀刻。而且在本实施方式中，与钝化膜18一起也将电极衬垫16的第四层也进行蚀刻。蚀刻虽然可以也采用湿式蚀刻，但是优选采用干式蚀刻。干式蚀刻也可以是活性离子蚀刻(RIE：Reactive Ion Ething)。其中，在钝化膜18上形成开口部H1后，利用剥离液将钝化膜18上的抗蚀剂剥离。通过以上方式，如图2(a)所示，可以在钝化膜18上形成开口部H1，使电极衬垫16露出。
进而如图2(b)所示，相对于电极衬垫16形成开口部H2。其具体顺序是：首先在露出的电极衬垫16和钝化膜18的全部表面上涂布抗蚀剂，图案形成为开口部H2的形状。接着以图案形成的抗蚀剂作为掩模对电极衬垫16进行干式蚀刻。干式蚀刻可以采用活性离子蚀刻。然后若将抗蚀剂剥离，则如图2(b)所示，可以在电极衬垫16上形成开口部H2。
然后如图2(c)所示，在基板10的上方全部表面上形成绝缘膜20。这种绝缘膜20采用干式蚀刻将基板10对孔部H3穿孔时，具有作为掩模的功能。其中绝缘膜20的厚度，利用在基板10上穿孔的孔部H3的深度例如设定在2微米左右。本实施方式中，虽然使用了SiO2作为绝缘膜20，但是若采用与Si的选择比，则也可以使用抗蚀剂。而且在绝缘膜20上利用PECVD(Plasma Enhabced Chemial Vapor Deposition：等离子体增强的化学气相沉积)法形成了正硅酸四乙酯(Tetra Ethyl Ortho Silicate：Si(OC-2H5)4，以下叫作TEOS)即PE-TEOS，或者采用CVD法形成的氧化硅等。
其次在绝缘膜20上图案形成孔部H3的形状。其具体顺序是：首先在绝缘膜20的全部表面上涂布抗蚀剂，图案形成为开口部H3的形状。接着以图案形成的抗蚀剂作为掩模对绝缘膜20、层叠绝缘膜14和绝缘膜12进行干式蚀刻。然后若将抗蚀剂剥离，则可以在绝缘膜20等上形成孔部H3，使基板10露出。
进而通过高速干式蚀刻在基板10上穿孔形成孔部H3。其中可以采用RIE和ICP(Inductively Coupled Plasma：感应耦合等离子)作为干式蚀刻法。此时如上所述，可以采用绝缘膜20(SiO2)作为掩模，但是也可以用抗蚀剂作为掩模代替绝缘膜20。其中孔部H3的深度可以根据最终形成的半导体芯片的厚度适当选择。也就是说，将半导体芯片蚀刻到最终的厚度之后，聚氟乙烯孔部H3的深度设定得使在孔部H3内部形成的电极端部在基板10的背面侧上露出。通过上述方式如图2(c)所示，可以在基板10上形成孔部H3。而且借助于开口部H1、开口部H2和孔部H3，可以从基板10的能动面至内部形成凹部H0。
然后如图3(a)所示，在凹部H0的内面和绝缘膜20的表面上形成作为第一绝缘层的绝缘膜22。这种绝缘膜22，例如由PE-TEOS或O3-TEOS等组成，例如由等离子体TEOS等组成，使表面膜厚达到1微米左右。接着在基板10的全部表面上涂布抗蚀剂将凹部H0覆盖。抗蚀剂利用旋涂法等进行涂布。而且使掩模图案形成得比凹部H0的开口半径H0大的形状的图案对抗蚀剂照射进行曝光处理。通过显影处理，用溶剂溶解曝光部的抗蚀剂，使未曝光部的抗蚀剂图案残留下来。也就是说，可以形成比凹部H0开口半径大的形状的抗蚀剂，将凹部H0的上面覆盖。
接着对绝缘膜22和绝缘膜20进行各向异性蚀刻，使电极衬垫16的一部分露出。而且在本实施方式中，使电极衬垫16的一部分沿着开口部H2的周边露出。其具体顺序是，首先在绝缘膜22的整个面上涂布抗蚀剂等，将露出的部分图案形成。接着以被图案形成的抗蚀剂作为掩模，对绝缘膜22和绝缘膜20进行各向异性蚀刻。这种各向异性蚀刻应当采用RIE等干式蚀刻法。通过以上方式形成图3(a)所示的状态。
进而如图3(b)所示，在基板10上形成的绝缘膜22的全部表面上涂布抗蚀剂26，将凹部H0覆盖。抗蚀剂26可以采用旋涂法、浸涂法或喷涂法等各种方法在基板10上涂布。
然后对上述抗蚀剂26进行曝光处理和显影处理，图案形成为所定形状。具体讲在曝光处理时，通过被设定得比形成为作为凹部H0的形状的圆形形状，凹部H0的开口部H0直径比70微米大的掩模对抗蚀剂26照射光线，将上述图案转写。接着在显影处理中，用溶剂溶解经过上述曝光处理而曝光的曝光部，使未曝光部残留下来。其后对上述抗蚀剂26进行热处理预焙。这样如图3(b)所示，能够使形成得比开口部H1直径大的抗蚀剂图案形成。
进而如图4(a)所示，以经过上述曝光处理和显影处理形成的具有所定图案的抗蚀剂25作为掩模，进行干式蚀刻。干式蚀刻采用可以作各向异性蚀刻的RIE法进行。这种干式蚀刻用的RIE装置，被设定在200W功率和0.3乇压力下，在此条件下进行蚀刻处理。首先，将作为反应生成物的活性种CF430sccm导入RIE装置内。而且对RIE装置施加电压，使导入的CF4等离子化，使等离子附着在基板10上形成的绝缘膜22的表面上，使其反应。这样生成具有挥发性的反应生成物，通过使这种反应生成物从基板10上形成的绝缘膜22的表面上脱离来进行活性蚀刻。蚀刻结束后，用剥离液等除去抗蚀剂26。本实施方式中，在基板10上形成的绝缘膜22，除凹部H0的周缘部以外，通过上述蚀刻大体被除去的状态而形成的。
另外，作为使其与绝缘膜22的表面反应的反应生成物，优选采用CHF3、C4F8等。而且优选通过变更对上述的RIE装置的功率、压力和向RIE装置内导入的反应生成物的导入量的设定，来调整绝缘膜22蚀刻的进行过程。例如，将RIE装置的功率提高到高于上述条件并降低压力的情况下，能够使上述反应生成物增多，结果蚀刻的进展速度总体加快，可以将在基板10上形成的绝缘膜22的表面蚀刻得更多。
然后如图4(b)所示，在上述蚀刻除去的表面上形成使电极衬垫16露出的表面和残存的绝缘膜22的表面。作为基底膜24，首先形成阻挡层，并在其上形成籽晶层。阻挡层和籽晶层，例如用真空蒸镀法、溅射法、离子镀法等PVD(Physical Vapor Deposition：物理气相沉积)法，以及CVD法、IMP(离子金属等离子)法、无电解电镀法形成。
进而如图5(a)所示形成电极34。其具体顺序是：首先在基板10的上方的全面上涂布抗蚀剂32。可以采用电镀用液体抗蚀剂或干膜等作为抗蚀剂32。另外虽然也可以采用半导体装置中一般对设置的Al电极蚀刻时用的抗蚀剂或具有绝缘性的树脂抗蚀剂，但是前提是对于在后述工序中使用的电镀液和蚀刻液具有耐蚀刻性。
抗蚀剂32的涂布，采用旋涂法、浸涂法或喷涂法等进行。其中抗蚀剂32的厚度设定得与应当形成的电极34的端子部35的高度与焊料层40的厚度之和相同。其中，涂布抗蚀剂32后进行预焙。
接着将抗蚀剂图案形成为应当形成电极34的端子部35的平面形状。具体讲，采用形成了所定图案的掩模通过进行曝光处理和显影处理，将抗蚀剂32图案形成。其中端子部35的平面形状若是矩形，则对抗蚀剂32图案形成为矩形形状的开口部。开口部的大小，根据半导体芯片中电极34的间距等设定，例如形成120或80微米边长尺寸的正方形。这里在图案形成后将开口部的尺寸设定得使抗蚀剂32不会产生破坏。
以上对32将电极34的端子部35包围的方式形成抗蚀剂的方法进行了说明。然而，不一定必须使抗蚀剂32形成得将端子部35的四周包围。例如当电极34形成得仅在图4(a)的纸面左右方向相邻的情况下，也可以在进入该纸面的方向上形成抗蚀剂。这样至少可以在沿着端子部35的外形形状的一部分上形成抗蚀剂。
以上说明了采用光刻技术形成抗蚀剂32的方法。然而一旦采用这种方法形成抗蚀剂32，当全面涂布抗蚀剂时一部分抗蚀剂会进入孔部H3内，即使显影处理也会有以残渣形式残留在孔部H3内的问题。而且例如优选采用干膜或者丝网印刷等印刷方法，在图案形成状态下形成抗蚀剂32。此外，还可以采用喷墨装置等液滴喷出装置，仅向抗蚀剂32的形成位置喷出抗蚀剂液滴，形成图案形成状态下的抗蚀剂32。这样能够在抗蚀剂不会进入孔部H3内的情况下形成抗蚀剂32。
接着以此抗蚀剂32作掩模向凹部H0内填充电极材料，形成电极34。电极材料的填充，采用电镀法和CVD法等进行。电镀处理例如采用电化学沉积(ECP)法。其中使用构成基底膜24的籽晶层作为电镀处理的电极。而且电镀装置使用杯式电镀装置。杯式电镀装置，是一种以使电镀液体从杯状容器中喷出而进行电镀为特征的装置。这样可以将电极材料填充在凹部H0内，形成插头部36。而且也可以将电极材料填充在于抗蚀剂32上形成的开口部内，形成端子部35。
然后在电极34的上面形成焊料层40。焊料层40的形成，采用焊料电镀法和丝网印刷法等进行。而且可以使用构成基底膜24的籽晶层作为焊料电镀的电极。而且可以使用杯式电镀装置作为电镀装置。另一方面，也可以形成由SnAg等组成的硬焊料层代替焊料层。硬焊料层也可以采用电镀法和印刷法等形成。通过上述方式形成图4(a)所示的状态。
接着如图5(b)所示，利用剥离液等将抗蚀剂32剥离(除去)。其中剥离液可以使用臭氧水等。进而除去在基板10的上方露出的基底膜24。其具体顺序是：首先在基板10的上方的全面上涂布抗蚀剂，图案形成电极34的端子部35的形状。然后以被图案形成的抗蚀剂作为掩模，将基底膜24蚀刻。而且形成了硬焊料层以代替焊料层40的情况下，能以该硬焊料层作为掩模，将基底膜24蚀刻。这种情况下由于不需要光刻工序，所以能够简化制造工序。
进而如图6(a)所示，将基板10上下反转后，将加强构件50安装在基板10的下方。作为加强构件50虽然可以采用保护膜等，但是优选采用玻璃等硬质材料。这样对基板10的背面侧进行加工时，能够防止基板10上产生裂纹等。借助于粘接剂52将加强构件50安装在基板10上。作为粘接剂52，应当使用热固性粘接剂或光固化性粘接剂等固化性粘接剂。这样不仅能吸收基板10的能动面10a上的凹凸，而且还能将加强构件50牢固地安装。此外，使用紫外线固化性粘接剂等光固化性粘接剂作为粘接剂52的情况下，优选采用玻璃等透光性材料作为加强构件50。这种情况下，通过从加强构件50的外侧照射光线，能够简单地使粘接剂52固化。
然后如图6(b)所示，对基板10背面侧10B的全部表面进行蚀刻，使绝缘膜22的端部露出，将电极34的端部从基板10的背面侧10b向外侧配置。蚀刻可以采用湿式蚀刻法或干式蚀刻法。其中，如果对基板10的背面侧10b粗抛光后进行蚀刻，使绝缘膜22的端部露出，则能够缩短制造时间。而且也可以与对基板10的蚀刻同时，蚀刻除去绝缘膜22和基底膜24。
以下如图7所示，使电极34的端部露出。具体讲，除去绝缘膜22和基底膜24，使电极34的端部露出。绝缘膜22和基底膜24的除去，可以采用CMP(Chemical and Mechanical Polishing：化学和机械抛光)抛光等方式进行。CMP是借助于兼有抛光布对基板的机械抛光和向其供给的抛光液的化学作用而对基板进行抛光的。其中抛光除去绝缘膜22和基底膜24时，也可以将电极34的端部抛光。这种情况下，由于基底膜24被完全除去，所以能够防止层叠半导体芯片时电极之间的导通不良。
其后用溶剂等将粘接剂52溶解，从基板10上取下加强构件50。其次将切片胶带(图示略)粘贴在基板10的背面侧10b上，通过对基板10切片而分离成单个半导体芯片。而且也可以通过CO2激光或YAG激光照射将基板10切断。
这样形成图1所示的状态，完成本实施方式涉及的半导体芯片2。
(层叠结构)
将以上方式形成的半导体芯片2层叠，形成三维安装的半导体装置。
图8是表示层叠了本实施方式涉及的半导体芯片状态的侧截面图。各半导体芯片2a、2b，被配置在下层半导体芯片2b中电极34的端子部的上面，处于上层半导体芯片2a中电极34的插头部的下端面位置上。而且借助于焊料层40将各半导体芯片2a、2b中的电极34互相接合。具体讲，通过软溶不但使焊料层40溶解，而且还在接合部形成焊料合金，将二者机械和电学接合。利用以上方式将各半导体芯片2a、2b用配线连接。而且必要时，还可以在层叠的各半导体芯片间的空隙中填充基底膜。
(再配置配线)
为将以上述方式层叠的半导体装置安装在电路基板上，应当进行再配线。首先简单说明再配线。图9(a)和(b)是半导体芯片的再配线说明图。在图9(a)所示的半导体芯片61的表面上，由于沿着其对边形成多个电极62，所以相邻的电极间的相互间距变窄。一旦将这种半导体芯片61安装在电路基板上，相邻的电极间就有互相短路之虞。而且为了扩展电极相互间的间距，将沿着半导体芯片61的对边形成的多个电极62进行向中央部引出的再配线。
图9(b)是表示进行再配线的半导体芯片的俯视图。在半导体芯片61的表面中央，将圆形的多个电极衬垫63在基体上排列形成。各电极衬垫63，用再配线64连接到一个或多个电极62上。这样能将狭窄间距的电极62向中央部引出，大间距化。
图10是沿着图9(b)中A-A线的侧截面图，将上述方式层叠形成的半导体装置上下反转，在处于最下层的半导体芯片61的底面中央部上，形成有焊料-抗蚀剂65。而且从电极62的端子部至焊料-抗蚀剂65的表面形成有再配线64。在再配线64的焊料-抗蚀剂65侧的端部形成电极衬垫63，在该电极衬垫63的表面上形成有凸块(bump)78。凸块78例如是焊料凸块，利用印刷法形成。其中，使增强用树脂66等在半导体芯片61的底面全体上成型。
(电路基板)
图11是电路基板的立体图。图11中，经半导体芯片层叠而成的半导体装置，被安装在电路基板1000上。具体讲，在半导体装置1中最下层的半导体芯片上形成的凸块，通过软溶和FCB(Film Chip Bonding：膜芯片连接)等，对着在电路基板1000的表面上形成的电极衬垫安装。其中，也可以在电路基板之间夹持各向异性导电性膜的情况下安装半导体装置1。
[第二种实施方式]
第一种实施方式中，在凹部H0上形成电极34之前进行了绝缘膜22的蚀刻工序。与此相比，本实施方式中在凹部H0上形成电极34之后才进行绝缘膜22蚀刻工序这一点不同。以下参照附图详细说明本实施方式。另外，在本实施方式中将省略对与上述第一种实施方式相同工序的说明。
首先，直至第一种实施方式中图2(a)～(c)和图3(a)为止的工序，在本实施方式中也进行同样的工序，通过这些工序在基板10上形成绝缘膜22。接着如图12(a)所示，在露出的电极衬垫16的表面上和绝缘膜22的全面上形成基底层24。因此在本实施方式，与在形成基底膜24之前蚀刻绝缘膜22的第一种实施方式不同。而且关于这种基底膜24的形成，采用与第一种实施方式中说明的同样方法形成。
进而如图12(b)所示，形成电极34。在形成基底层24的全部表面上涂布抗蚀剂，将抗蚀剂32图案形成为圆形或矩形等所定形状。而且采用电镀法形成电极34。具体办法，利用与第一种实施方式中说明的同样方法形成。
接着如图13(a)所示，在电极34的上面形成焊料层40。关于焊料层40的形成，也采用与第一种实施方式中说明的同样方法进行。然后如图13(b)所示，以上述焊料层40作掩模同时蚀刻绝缘膜22和基底层24。关于这种绝缘膜22的蚀刻，也采用与第一种实施方式中说明的同样方法进行。关于其后的工序，也采用与第一种实施方式中图6(a)、 (b)和图7所示的同样工序进行。经过这些过程形成半导体芯片2。
因此，本实施方式中对绝缘膜22蚀刻的情况下，能以焊料层40作掩模蚀刻绝缘膜22。焊料层40如上所述，当在半导体芯片2上再层叠半导体芯片2的情况下，可以采用两个半导体芯片2的电极34作为电连接方式。因此，利用半导体装置1的制造过程的这一个过程，就能蚀刻绝缘膜22，可以省略采用光刻法的抗蚀剂图案形成工序。其结果，能够防止电极34被蚀刻除去。
(电子仪器)
以下利用图14说明具备上述的半导体装置的电子仪器实例。图14是移动电话机的立体图。将上述的半导体装置配置在移动电话机300的框体内部。
另外，上述的半导体装置，除移动电话机以外还可以用于各种电子仪器上。例如，还可以应用在液晶投影仪、与多媒体对应的个人计算机(PC)和工程工作站(EWS)、寻呼机、文字处理器、电视机、取景框型或监控型的磁带摄像机、电子记事本、台式电子计算机、汽车导航装置、POS终端和具备触摸屏的装置等电子仪器之中。
本发明的技术范围并不限于上述的实施方式，其中也包括在不超出本发明要点的范围内对上述的实施方式所做的各种变更。
例如，在上述的第一种实施方式中，蚀刻绝缘膜22的情况下，采用光刻法形成由所定图案构成的抗蚀剂26，以此抗蚀剂26作掩模进行蚀刻。与此相比，也可以不以抗蚀剂26作掩模进行蚀刻，而直接对绝缘膜22进行蚀刻。也就是说，使在基板10上形成绝缘膜22的蚀刻速度比在凹部H0内部形成的绝缘膜22的蚀刻速度快，通过在此条件下进行各向异性蚀刻，也可以无需掩模而对绝缘膜22进行蚀刻。其中，所述蚀刻，可以采用湿式蚀刻、干式蚀刻等各种蚀刻方法进行。这样可以在凹部H0内部残留绝缘膜22的情况下，蚀刻在基板10上形成的绝缘膜22。而且，由于省略光刻工序，所以缩短制造时间和简化制造工序。
而且在上述第一种和第二种实施方式中，虽然是将在基板10的凹部H0周缘部上形成的绝缘膜22全部除去，但是也优选不完全除去此绝缘膜22，而是将绝缘膜22减薄得厚度比在电极34的外周部形成的绝缘膜22小。这样能将基板10上形成的绝缘膜22的内部应力和热膨胀系数减小，可以抑制芯片化时基板10的弯曲。

Claims (10)

1.一种半导体装置的制造方法，是具有贯通基板的电极的半导体装置的制造方法，其特征在于，其中依次具有：
在所述基板的能动面上形成凹部的工序；
在包含所述凹部内部的所述基板的能动面上形成绝缘层的工序；
除去在所述凹部外部形成的所述绝缘层的至少一部分的工序；
在形成了所述绝缘层的所述凹部内部充填导电体，以形成所述电极的工序；和
除去所述能动面的背面侧，使所述电极从所述能动面的背面侧露出的工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，其中在所述绝缘层除去工序中，用掩模材料覆盖所述凹部后蚀刻所述绝缘层。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，其中在所述绝缘层除去工序中，在使所述基板上形成的绝缘层的蚀刻速度比在所述基板的所述凹部内部形成的绝缘层的蚀刻速度快的条件下，进行全面蚀刻。
4.一种半导体装置的制造方法，是具有贯通基板的电极的半导体装置的制造方法，其特征在于，其中依次具有：
在所述基板的能动面上形成凹部的工序；
在包含所述凹部内部的所述基板的能动面上形成绝缘层的工序；
在形成了所述绝缘层的所述凹部内部充填导电体，以形成所述电极的工序；
除去在所述凹部外部形成的所述绝缘层的至少一部分的工序；和
将所述能动面的背面侧除去，使所述电极从所述能动面的背面侧露出的工序。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于，其中在所述绝缘层除去工序中，用掩模材料覆盖所述凹部后蚀刻所述绝缘层。
6.根据权利要求4所述的半导体装置的制造方法，其特征在于，其中在所述绝缘层除去工序中，用粘合材料覆盖所述凹部内部后蚀刻所述绝缘层。
7.一种半导体装置，是在基板的能动面上形成了集成电路的半导体装置，其特征在于，其中具备：
从基板的能动面至背面侧形成了通孔的所述基板；
在所述基板和所述通孔的内壁面上形成的绝缘层；和
在所述绝缘层内侧形成、从所述能动面的背面侧露出的电极；
在所述基板的能动面上形成的所述绝缘层的厚度，比在所述电极的外周形成的所述绝缘层的厚度小。
8.一种半导体装置，是在基板的能动面上形成了集成电路的半导体装置，其特征在于，其中具备：
从基板的能动面至背面侧形成了通孔的所述基板；
在所述通孔的内壁面上形成的绝缘层；和
在所述绝缘层内侧形成、从所述能动面的背面侧露出的电极。
9.一种电路基板，其特征在于，其中具备权利要求8所述半导体装置。
10.一种电子仪器，其特征在于，其中具备权利要求9所述的电路基板。
CNB2005100673214A 2004-04-16 2005-04-15 半导体装置及其制造方法、电路基板和电子仪器 Expired - Fee Related CN100378939C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004121646 2004-04-16
JP2004121646A JP3945493B2 (ja) 2004-04-16 2004-04-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1684240A true CN1684240A (zh) 2005-10-19
CN100378939C CN100378939C (zh) 2008-04-02

Family

ID=35095442

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100673214A Expired - Fee Related CN100378939C (zh) 2004-04-16 2005-04-15 半导体装置及其制造方法、电路基板和电子仪器

Country Status (4)

Country Link
US (1) US20050230805A1 (zh)
JP (1) JP3945493B2 (zh)
CN (1) CN100378939C (zh)
TW (1) TW200535982A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108475637A (zh) * 2016-01-21 2018-08-31 三菱电机株式会社 半导体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863187B2 (en) * 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7892972B2 (en) * 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
US8501587B2 (en) * 2009-01-13 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated chips and methods of fabrication thereof
FR2978610A1 (fr) * 2011-07-28 2013-02-01 St Microelectronics Crolles 2 Procede de realisation d'une liaison electriquement conductrice traversante et dispositif integre correspondant
FR3032724B1 (fr) * 2015-02-12 2019-12-13 Jet Metal Technologies Procede et dispositif de realisation de motifs metalliques sur un substrat a des fins decoratives et/ou fonctionnelles fabrication d'objets integrant cette realisation et ensemble de consommables utilises
US10332757B2 (en) * 2017-11-28 2019-06-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package having a multi-portion connection element

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2270845A3 (en) * 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
JP3792954B2 (ja) * 1999-08-10 2006-07-05 株式会社東芝 半導体装置の製造方法
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
US6498381B2 (en) * 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
JP4110390B2 (ja) * 2002-03-19 2008-07-02 セイコーエプソン株式会社 半導体装置の製造方法
US6800930B2 (en) * 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
JP2004228392A (ja) * 2003-01-24 2004-08-12 Seiko Epson Corp 半導体装置の製造方法および半導体モジュールの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108475637A (zh) * 2016-01-21 2018-08-31 三菱电机株式会社 半导体装置
CN108475637B (zh) * 2016-01-21 2022-08-16 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
TW200535982A (en) 2005-11-01
CN100378939C (zh) 2008-04-02
US20050230805A1 (en) 2005-10-20
JP2005310816A (ja) 2005-11-04
JP3945493B2 (ja) 2007-07-18

Similar Documents

Publication Publication Date Title
CN1303659C (zh) 半导体装置和层叠型半导体装置及其制造方法
CN1534770A (zh) 半导体装置、电路基板以及电子设备
KR100665449B1 (ko) 반도체 장치의 제조 방법, 반도체 장치, 적층 반도체 장치,회로 기판, 및 전자 기기
US7214615B2 (en) Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus
CN1534772A (zh) 半导体装置及其制造方法
JP3821125B2 (ja) 半導体装置の製造方法、半導体装置、回路基板、電子機器
CN1581483A (zh) 半导体装置及其制造方法、电路基板及电子机器
CN1812089A (zh) 半导体装置及其制造方法、电路基板、以及电子仪器
CN1684240A (zh) 半导体装置及其制造方法、电路基板和电子仪器
CN1532904A (zh) 半导体器件的制造方法、半导体器件及电子设备
CN2585416Y (zh) 半导体芯片与布线基板、半导体晶片、半导体装置、线路基板以及电子机器
CN1534771A (zh) 半导体装置、三维安装型半导体装置的制法、电路板、电子仪器
CN1819130A (zh) 半导体装置及其制造方法、电路基板、及电子仪器
CN1992151A (zh) 半导体装置的制造方法
CN1885543A (zh) 电子基板、电子基板的制造方法及电子设备
CN1324669C (zh) 半导体装置的制造方法、半导体装置、电路基板、电子设备
CN1301543C (zh) 半导体晶片、半导体装置及其制造方法、电路基板及电子机器
JP4165256B2 (ja) 半導体装置の製造方法、半導体装置、及び電子機器
CN1392025A (zh) 高分辨率焊接凸块形成方法
JP2006108244A (ja) 半導体装置の製造方法
JP4019985B2 (ja) 半導体装置の製造方法、回路基板、及び電子機器
JP2003273106A (ja) 半導体装置の製造方法及び半導体装置並びに回路基板及び電子機器
JP2006108520A (ja) 半導体装置及び半導体装置の製造方法
JP2004296893A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080402

CF01 Termination of patent right due to non-payment of annual fee