CN1392025A - 高分辨率焊接凸块形成方法 - Google Patents

高分辨率焊接凸块形成方法 Download PDF

Info

Publication number
CN1392025A
CN1392025A CN02124479A CN02124479A CN1392025A CN 1392025 A CN1392025 A CN 1392025A CN 02124479 A CN02124479 A CN 02124479A CN 02124479 A CN02124479 A CN 02124479A CN 1392025 A CN1392025 A CN 1392025A
Authority
CN
China
Prior art keywords
wafer
soldering
dielectric layer
high resolution
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02124479A
Other languages
English (en)
Other versions
CN1166481C (zh
Inventor
何昆耀
宫振越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CNB021244790A priority Critical patent/CN1166481C/zh
Publication of CN1392025A publication Critical patent/CN1392025A/zh
Application granted granted Critical
Publication of CN1166481C publication Critical patent/CN1166481C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明涉及一种高分辨率焊接凸块形成方法，此方法利用介电层特别是离形膜以及激光开孔的方式或是电浆蚀刻的制程来精确定位晶圆上的焊接凸块的形成位置，因此可以于介电层内形成高分辨率精确对准的开口，使焊接凸块能准确形成于晶圆上的焊接凸块下金属层(UBM)上，同时可进一步缩小焊接凸块的间距，并成功地形成高纵横比(High AspectRatio)细间距高密集度的焊接凸块，同时可大大节省制作时间，降低成本。

Description

高分辨率焊接凸块形成方法
技术领域
本发明涉及一种高分辨率焊接凸块形成方法，特别是一种可形成高纵横比(High Aspect Ratio)细间距高密集度的焊接凸块的焊接凸块形成方法。
背景技术
含有集成电路的半导体芯片为电子装置中极重要的组件。这些半导体芯片通常固定在一具有端子的底材上以连接其它外部电路。此底材可为单层金属导线架或是多层印刷线路板。除了提供半导体芯片其它外部电路的连接之外，底材也提供机械性的支撑。半导体芯片的外部包覆能保护半导体芯片不受外在环境以及外力冲击的影响。
图1A至图1G显示一种传统封装制程的凸块形成方法。参考图1A所示，显示一焊接凸块形成前的组件封装结构，此组件封装结构包含一组件100、一焊垫102(Pad)、一保护层104(Passivation Layer)与一焊接凸块下金属层106(Under Bump Metal)。如图1B所示，为了形成焊接凸块于焊接凸块下金属层106上，必须形成一光阻层108于图1A所示的结构上。接着如图1C所示，以微影制程将光阻层108曝光显影以暴露出焊接凸块下金属层106，使焊接凸块能形成于焊接凸块下金属层106。接着如图1D所示，以电镀的制程将一焊接凸块(Solder Bump)110形成于焊接凸块下金属层106上，而一般电镀的过程繁复且耗时较长久制造成本较高。另一种形成焊接凸块于焊接凸块下金属层106上的方法是利用钢版(Stencil Mask)将焊锡膏利用印刷法填入钢版上的开口，前提是钢版上的图案必须与焊接凸块下金属层106精确对准。还有一种形成焊接凸块于焊接凸块下金属层106上的方法是利用一种光阻膜定义的印刷(Photo Film Defined Printing)方式，但是受限于光阻膜(Photo Film)的分辨率而不适于形成高纵横比(High Aspect Ratio)细间距(Fine Pitch)的焊接凸块。
图1E显示形成焊接凸块110后移除光阻层108的结果。而图1F显示蚀刻焊接凸块下金属层106以曝露出保护层104的结果。在正式进行焊接前，经回焊(Reflow)制程加热后，焊接凸块110形成如图1G所示的型态。
上述传统封装制程的凸块形成方法具有以下多项缺点。图1A至图1G所示的凸块形成方法使用了耗时且高成本的电镀制程，而使用钢版形成焊接凸块对准不易且钢版成本高。另外光阻膜定义的印刷(Photo Film Defined Printing)的方式受限于光阻膜(Photo Film)的分辨率而不适于形成高纵横比(High Aspect Ratio)细间距的焊接凸块。
有鉴于上述传统封装结构与制程的缺点，因此有必要发展出一种新颖进步的结构与制程以克服传统结构与制程的缺点。
发明内容
本发明的一目的在于克服现有技术的不足与缺陷，提供一种低成本与制程精简且制程所需时间较短的焊接凸块形成方法。
本发明的另一目的为提供一种可形成较小的焊接凸块与焊接凸块间距的高纵横比焊接凸块形成方法。
本发明的再一目的为提供一种对准精确度高的高分辨率焊接凸块形成方法。
为了达成上述的目的，本发明提供一种高分辨率焊接凸块形成方法，该高分辨率焊接凸块形成方法包含以下步骤：首先提供一晶圆，其中该晶圆上具有多个焊垫、一具有多个开口以暴露出该焊垫的保护层及多个位于该焊垫上的焊接凸块下导体层；接着形成一介电层覆盖该晶圆；然后转移多个焊接凸块的图案进入该介电层以形成多个开口并暴露出该焊接凸块下导体层；最后将焊料如焊膏或微小焊球填入该开口及执行回焊制程。
本发明的该方法之一包含以下步骤：提供一晶圆，其中该晶圆上具有多个焊垫、一具有多个开口以暴露出该焊垫的保护层及多个位于该焊垫上的焊接凸块下导体层(UBM)；形成一非感光性介电层覆盖该晶圆；借助一垂直方向开孔加工的方法转移多个焊接凸块的图案进入该介电层以形成多个开口并暴露出该焊接凸块下导体层；将焊料填入该开口；对该晶圆执行一次回焊制程以形成多个焊接凸块；及移除该介电层。
所述的该非感光性介电层包含一离形膜。
所述的该垂直方向开孔加工的方法包含激光开孔法。
所述的该垂直方向开孔加工的方法包含电浆蚀刻法。
所述的该焊膏或微小焊球以刮刀印刷的方式填入。
所述的该介电层移除后，对该晶圆执行一干式蚀刻制程清洗该晶圆表面。
所上述的该介电层移除后，对该晶圆执行一次回焊制程。
本发明的该方法之二包含以下步骤：提供一晶圆，其中该晶圆上具有多个焊垫、一具有多个开口以暴露出该焊垫的保护层及多个位于该焊垫上的焊接凸块下导体层；依序形成一非感光性介电层覆盖该晶圆与一离形膜覆盖该非感光性介电层；以一垂直方向开孔加工的方法转移多个焊接凸块的图案进入该离形膜与非感光性介电层以形成多个开口并暴露出该焊接凸块下导体层；将焊料填入该开口；对该晶圆执行回焊制程以形成多个焊接凸块；及移除该离形膜。
所述的该离形膜移除后，对该晶圆执行一干式蚀刻制程清洗该晶圆表面。
所述的该离形膜移除后，对该晶圆执行一次回焊制程。
附图说明
图1A显示一焊接凸块形成前的组件封装结构；
图1B显示形成一光阻层于图1A所示的组件封装结构上的结果；
图1C显示曝光显光阻层以暴露出焊接凸块下金属层的结果；
图1D显示形成一焊接凸块于焊接凸块下金属层上的结果；
图1E显示移除光阻层的结果；
图1F显示蚀刻焊接凸块下金属层以曝露出保护层的结果；
图1G显示焊接凸块经回焊的结果；
图2A显示包含集成电路芯片的晶圆部份组件封装结构；
图2B显示在图2A所示的结构上覆盖一介电层的结果；
图2C显示介电层被蚀刻以暴露出焊接凸块下金属层的结果；
图2D显示将焊膏或微小焊球填入暴露出焊接凸块下金属层的开口内并将溢出的焊膏或微小焊球移除的结果；
图2E显示图2D中所示的焊膏或微小焊球经回焊制程形成焊接凸块的结果；
图2F显示移除介电层将介电层的结果；
图2G再进行一次回焊制程以形成图中所示的型态的结果；
图3A显示包含集成电路芯片的晶圆部份组件封装结构；
图3B显示在图3A所示的二非感光性介电层被蚀刻以暴露出焊接凸块下金属层的结果；
图3C显示将焊膏或微小焊球填入暴露出焊接凸块下金属层的开口内，并将溢出的焊膏或微小焊球移除的结果；
图3D显示图3C中所示的焊膏或微小焊球经回焊制程形成焊接凸块的结果；
图3E显示将离形膜介电层移除的结果；及
图3F显示再进行一次回焊制程的结果。
图中符号说明
100    组件
102    焊垫
104    保护层
106    焊接凸块下金属层
108    光阻层焊接
110    凸块
200    芯片
202    焊垫
204    保护层
206    焊接凸块下金属层
208    介电层
210    焊膏或微小焊球
212    焊接凸块
300    芯片
302    焊垫
304    保护层
306    焊接凸块下金属层
308    介电层
309    介电层
310    焊膏或微小焊球
312    焊接凸块
具体实施方式
在此必须说明的是以下描述的制程步骤及结构并不包含完整的制程。本发明可以通过各种制程方法来实施，在此仅提及了解本发明所需的制程方法。
以下将根据本发明所附图标做详细的说明，请注意图标均为简单的形式且未依照比例描绘，而尺寸均被夸大以利于了解本发明。
在本发明的较佳实施例中，凸块形成方法应用于覆晶封装(FlipChip Package)制程上。图2A至图2G显示有关于包含集成电路芯片的晶圆部份的制程。
图2A至图2G显示本发明较佳实施例中的包含集成电路芯片的晶圆部份的制程。参考图2A所示，显示本发明于焊接凸块形成前包含集成电路芯片的晶圆部份组件封装结构，此晶圆部份组件封装结构包含芯片200、焊垫202(Metal Pad)、保护层204(Passivation Layer)与焊接凸块下金属层206(Under Bump Metal)。焊垫202包含铝焊垫，但其它材料焊垫亦不应被排除。焊垫202可以传统的沉积、微影与蚀刻制程形成。保护层204可由传统方法形成。保护层204被传统的微影与蚀刻制程蚀刻以形成开口并曝露出焊垫202。焊接凸块下金属层206以传统的沉积、微影与蚀刻制程形成于开口内及焊垫202上。接着参考图2B所示，在图2A所示的结构上覆盖一介电层208，此介电层208以一离形膜(Release Film)较佳。而离形膜为一般封装制程所用的介电膜，可轻易地被剥离。在经过一道简易的清洗步骤后可被完全地移除。离形膜则用于定义焊接凸块的形成位置。
接着参考图2C所示，介电层208被开孔以暴露出焊接凸块下金属层206，介电层208为离形膜，则可以激光开孔(Laser)的方式或是电浆蚀刻(Plasma Etching)的制程移除离形膜位于焊接凸块下金属层206上的部分，以形成开口。利用激光开孔或是电浆蚀刻可以达成高分辨率精确对准的开口，使焊接凸块能准确形成于焊接凸块下金属层上，同时可进一步缩小焊接凸块的间距，并成功地形成高纵横比(HighAspect Ratio)细间距高密集度的焊接凸块。接着参考图2D所示，将焊膏或微小焊球(Solder Paste/Solder Powder)210填入暴露出焊接凸块下金属层206的开口内，并将溢出的焊膏或微小焊球移除。焊膏由许多微小焊球或焊粉(Solder Powder)、溶剂与助焊(熔)剂(Flux)构成，而焊球通常为共晶成分的锡铅合金。
参考图2E所示，图2D中所示的焊膏210经回焊和清洗制程形成图中的焊接凸块212。而当使用微小焊球则须于印刷后回焊前再加入助焊剂，如此可将焊球气泡缩减至最少。于图2F中，若介电层208为一离形膜，则可将介电层208轻易移除(也可视需要不移除)，但若介电层208为其它介电材料，则以电浆蚀刻移除或以化学液剥除，并可使用干式蚀刻或电浆清洗表面。然后如图2G中所示，可再进行一次回焊制程以形成图中所示的型态。
图3A至图3F显示本发明较佳实施例中的包含集成电路芯片的晶圆部份的制程。参考图3A所示，显示本发明于焊接凸块形成前包含集成电路芯片的晶圆部份组件封装结构，此晶圆部份组件封装结构包含芯片300、焊垫302、保护层304、焊接凸块下金属层306、介电层308与309。介电层308与309用于定义焊接凸块的形成位置，此二介电层308与309包含非感光性介电层，而介电层309以离形膜较佳。此外，介电层308与309之间可选择性地加上一黏性胶膜。焊垫302包含铝焊垫，但其它材料焊垫亦不应被排除。焊垫302可以传统的沉积、微影与蚀刻制程形成。保护层304可由传统方法形成。保护层304被传统的微影与蚀刻制程蚀刻以形成开口并曝露出焊垫302。焊接凸块下金属层306以传统的沉积、微影与蚀刻制程形成于开口内及焊垫302上。
接着参考图3B所示，介电层308与309被蚀刻以暴露出焊接凸块下金属层306，蚀刻介电层308与309的方式可为传统垂直方向开孔加工的方法，例如非等向性蚀刻法。介电层309为离形膜，则可以激光开孔的方式或是电浆蚀刻的制程移除介电层308与离形膜位于焊接凸块下金属层306上的部分，以形成开口。利用电浆蚀刻的制程来形成开口必须于离形膜上应用蚀刻屏蔽。利用激光开孔或是电浆蚀刻可以达成高分辨率精确对准的开口，使焊接凸块能准确形成于凸块焊垫上，同时可进一步缩小焊接凸块的间距，并成功地形成高纵横比细间距高密集度的焊接凸块。
接着参考图3C所示，以刮刀印刷的方式将焊膏或微小焊球310填入暴露出焊接凸块下金属层306的开口内，并将溢出的焊膏或微小焊球移除。焊膏由许多微小焊球或焊粉(Solder Powder)、溶剂与助焊(熔)剂(Flux)构成，而焊球通常为共晶成分的锡铅合金。
接着参考图3D所示，图3C中所示的焊膏310经回焊、清洗制程形成图中的焊接凸块312。而当使用微小焊球则须于印刷后回焊前再加入助焊剂，如此可将焊球气泡缩减至最少。然后参考图3E所示，将介电层309移除，并可使用干式蚀刻或电浆清洗表面。然后如图3F中所示，可再进行一次回焊制程以形成图中所示的型态。
在本发明的一较佳实施例中利用介电层特别是离形膜以及激光开孔的方式或是电浆蚀刻的制程来精确定位晶圆上的焊接凸块的形成位置，可以于介电层内形成高分辨率精确对准的开口，使焊接凸块能准确形成于晶圆上的焊接凸块下金属层上，同时可进一步缩小焊接凸块的间距，并成功地形成高纵横比(High Aspect Ratio)细间距高密集度的焊接凸块，同时可克服使用钢版(Stencil Mask)形成焊接凸块所造成的对准不易及钢版(Stencil Mask)高成本的问题，以及解决传统光阻膜定义的印刷(Photo Film Defined Printing)方式受限于光阻膜(PhotoFilm)的分辨率而难以形成高纵横比(high Aspect Ratio)细间距的焊接凸块或焊垫的问题。此外，利用焊膏或微小焊球填入高纵横比(highAspect Ratio)细间距高密集度以及高分辨率精确对准的开口内以形成焊接凸块可解决传统以电镀法形成焊接凸块耗时且高成本的问题。
上述有关发明的详细说明仅为范例并非限制。其它不脱离本发明的精神的等效改变或修饰均应包含在的本发明的权利要求书的范围之内。

Claims (10)

1.一种高分辨率焊接凸块形成方法，其特征在于，该方法包含：
提供一晶圆，其中该晶圆上具有多个焊垫、一具有多个开口以暴露出该焊垫的保护层及多个位于该焊垫上的焊接凸块下导体层(UBM)；
形成一非感光性介电层覆盖该晶圆；
借助一垂直方向开孔加工的方法转移多个焊接凸块的图案进入该介电层以形成多个开口并暴露出该焊接凸块下导体层；
将焊料填入该开口；
对该晶圆执行一次回焊制程以形成多个焊接凸块；及
移除该介电层。
2.如权利要求1所述的高分辨率焊接凸块形成方法，其特征在于，上述的该非感光性介电层包含一离形膜。
3.如权利要求1所述的高分辨率焊接凸块形成方法，其特征在于，上述的该垂直方向开孔加工的方法包含激光开孔法。
4.如权利要求1所述的高分辨率焊接凸块形成方法，其特征在于，上述的该垂直方向开孔加工的方法包含电浆蚀刻法。
5.如权利要求1所述的高分辨率焊接凸块形成方法，其特征在于，上述的该焊膏或微小焊球以刮刀印刷的方式填入。
6.如权利要求1所述的高分辨率焊接凸块形成方法，其特征在于，当上述的该介电层移除后，对该晶圆执行一干式蚀刻制程清洗该晶圆表面。
7.如权利要求1所述的高分辨率焊接凸块形成方法，其特征在于，当上述的该介电层移除后，对该晶圆执行一次回焊制程。
8.一种高分辨率焊接凸块形成方法，其特征在于，该方法包含：
提供一晶圆，其中该晶圆上具有多个焊垫、一具有多个开口以暴露出该焊垫的保护层及多个位于该焊垫上的焊接凸块下导体层；
依序形成一非感光性介电层覆盖该晶圆与一离形膜覆盖该非感光性介电层；
以一垂直方向开孔加工的方法转移多个焊接凸块的图案进入该离形膜与非感光性介电层以形成多个开口并暴露出该焊接凸块下导体层；
将焊料填入该开口；
对该晶圆执行回焊制程以形成多个焊接凸块；及移除该离形膜。
9.如权利要求8所述的高分辨率焊接凸块形成方法，其特征在于，当上述的该离形膜移除后，对该晶圆执行一干式蚀刻制程清洗该晶圆表面。
10.如权利要求8所述的高分辨率焊接凸块形成方法，其特征在于，当上述的该离形膜移除后，对该晶圆执行一次回焊制程。
CNB021244790A 2002-06-28 2002-06-28 高分辨率焊接凸块形成方法 Expired - Lifetime CN1166481C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021244790A CN1166481C (zh) 2002-06-28 2002-06-28 高分辨率焊接凸块形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021244790A CN1166481C (zh) 2002-06-28 2002-06-28 高分辨率焊接凸块形成方法

Publications (2)

Publication Number Publication Date
CN1392025A true CN1392025A (zh) 2003-01-22
CN1166481C CN1166481C (zh) 2004-09-15

Family

ID=4745402

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021244790A Expired - Lifetime CN1166481C (zh) 2002-06-28 2002-06-28 高分辨率焊接凸块形成方法

Country Status (1)

Country Link
CN (1) CN1166481C (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101241866B (zh) * 2007-02-05 2010-12-01 南茂科技股份有限公司 具有加强物的凸块结构的制造方法
CN101636041B (zh) * 2008-07-24 2011-05-11 富葵精密组件(深圳)有限公司 基板表面平坦化系统及基板表面平坦化方法
CN101615584B (zh) * 2008-06-25 2011-06-15 南茂科技股份有限公司 芯片重新配置的封装方法
CN102371410A (zh) * 2011-09-07 2012-03-14 中国航天科技集团公司第九研究院第七七一研究所 一种在晶圆上真空钎焊制作无空洞高可靠凸点的工艺
CN102487049A (zh) * 2010-12-02 2012-06-06 矽品精密工业股份有限公司 半导体基板及其制法
CN102693951A (zh) * 2011-03-23 2012-09-26 索尼公司 半导体器件及其制造方法以及配线板的制造方法
CN103390608A (zh) * 2012-05-07 2013-11-13 南茂科技股份有限公司 导电结构及其形成方法
CN103515259A (zh) * 2012-06-27 2014-01-15 南茂科技股份有限公司 半导体封装的制造方法
CN102931145B (zh) * 2011-08-09 2015-12-09 中芯国际集成电路制造(上海)有限公司 接垫结构的形成方法
CN113471061A (zh) * 2021-06-30 2021-10-01 颀中科技（苏州）有限公司 晶圆表面介电层的制备方法、晶圆结构及凸块的成型方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101241866B (zh) * 2007-02-05 2010-12-01 南茂科技股份有限公司 具有加强物的凸块结构的制造方法
CN101615584B (zh) * 2008-06-25 2011-06-15 南茂科技股份有限公司 芯片重新配置的封装方法
CN101636041B (zh) * 2008-07-24 2011-05-11 富葵精密组件(深圳)有限公司 基板表面平坦化系统及基板表面平坦化方法
CN102487049A (zh) * 2010-12-02 2012-06-06 矽品精密工业股份有限公司 半导体基板及其制法
CN102693951A (zh) * 2011-03-23 2012-09-26 索尼公司 半导体器件及其制造方法以及配线板的制造方法
CN102931145B (zh) * 2011-08-09 2015-12-09 中芯国际集成电路制造(上海)有限公司 接垫结构的形成方法
CN102371410A (zh) * 2011-09-07 2012-03-14 中国航天科技集团公司第九研究院第七七一研究所 一种在晶圆上真空钎焊制作无空洞高可靠凸点的工艺
CN103390608A (zh) * 2012-05-07 2013-11-13 南茂科技股份有限公司 导电结构及其形成方法
CN103390608B (zh) * 2012-05-07 2016-08-10 南茂科技股份有限公司 导电结构及其形成方法
CN103515259A (zh) * 2012-06-27 2014-01-15 南茂科技股份有限公司 半导体封装的制造方法
CN103515259B (zh) * 2012-06-27 2016-12-28 南茂科技股份有限公司 半导体封装的制造方法
CN113471061A (zh) * 2021-06-30 2021-10-01 颀中科技（苏州）有限公司 晶圆表面介电层的制备方法、晶圆结构及凸块的成型方法

Also Published As

Publication number Publication date
CN1166481C (zh) 2004-09-15

Similar Documents

Publication Publication Date Title
CN1258954C (zh) 电路器件的制造方法
CN1296981C (zh) 半导体器件的制造方法
US6426281B1 (en) Method to form bump in bumping technology
CN2585416Y (zh) 半导体芯片与布线基板、半导体晶片、半导体装置、线路基板以及电子机器
CN1166481C (zh) 高分辨率焊接凸块形成方法
CN1942057A (zh) 形成金属板图形以及电路板的方法
KR20090122274A (ko) 미세 피치 마이크로 접촉부 및 그 형성 방법
CN1574324A (zh) 半导体装置及其制造方法
CN1128486A (zh) 形成焊料球的方法
CN1166480C (zh) 高分辨率焊接凸块形成方法
US7993981B2 (en) Electronic device package and method of manufacture
CN1172358C (zh) 倒装接合结构的形成方法
CN1191618C (zh) 电路装置的制造方法
JP2007220870A (ja) 半導体基板および半導体素子の製造方法
CN1301542C (zh) 半导体晶片、半导体装置及其制造方法、电路基板及电子机器
CN1171300C (zh) 带有凸点的布线电路基板的制造方法和凸点形成方法
CN1684240A (zh) 半导体装置及其制造方法、电路基板和电子仪器
KR100752106B1 (ko) 반도체 장치 및 그 제조 방법
CN100350581C (zh) 整合打线及倒装封装的芯片结构及工艺
CN1245751C (zh) 生产半导体器件的方法及相应的半导体器件
CN2565149Y (zh) 覆晶接合结构
CN100352048C (zh) 半导体元件及其制造方法
KR100914892B1 (ko) 볼 그리드 어레이 패키지 및 그 제조방법
CN100341124C (zh) 芯片置入式封装制程
CN1276491C (zh) 半导体芯片装置及其封装方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20040915

CX01 Expiry of patent term