CN1674761A - 厚膜介电材料和导电组合物 - Google Patents

厚膜介电材料和导电组合物 Download PDF

Info

Publication number
CN1674761A
CN1674761A CNA2005100548479A CN200510054847A CN1674761A CN 1674761 A CN1674761 A CN 1674761A CN A2005100548479 A CNA2005100548479 A CN A2005100548479A CN 200510054847 A CN200510054847 A CN 200510054847A CN 1674761 A CN1674761 A CN 1674761A
Authority
CN
China
Prior art keywords
powder
dielectric
electrode
copper
metal forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100548479A
Other languages
English (en)
Inventor
W·J·保兰德
A·B·琼斯三世
O·L·雷努维斯
K·W·汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/801,326 external-priority patent/US20050204864A1/en
Priority claimed from US10/801,257 external-priority patent/US7688569B2/en
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of CN1674761A publication Critical patent/CN1674761A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B43WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43MBUREAU ACCESSORIES NOT OTHERWISE PROVIDED FOR
    • B43M15/00Drawing-pins, Thumb-tacks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763Printed component having superposed conductors, but integrated in one circuit layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Materials Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Conductive Materials (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

提供具有高介电常数、低损耗正切值和其它所需电气和物理性能的介电粉末和厚膜糊浆组合物。提供具有所需电气和物理性能的导电粉和糊浆组合物。所述介电粉末和厚膜糊浆组合物可与所述导电粉末和糊浆组合物组合在一起用于形成电容器和其它在金属箔上烧制的无源线路部件。

Description

厚膜介电材料和导电组合物
相关申请
本申请涉及2002年10月11日提交给美国专利商标局的申请号为60/418,045、现美国国家申请号为10/651,367、题为“一起烧制的陶瓷电容器和用于印刷线路板的陶瓷电容器的制造方法”的美国专利申请;以及2002年12月13日提交给美国专利商标局的申请号为60/433,105、后又于2003年9月16日提交给美国专利商标局的现申请号为10/633,551、题为“带有低感应系数嵌入式电容器的印刷线路板及其制造方法”的美国专利申请。
技术领域
本发明的技术领域是线路部件。更具体地说,所述技术领域包括用于形成介电和导电元件的粉末和糊浆。
相关技术
无源部件可嵌入在叠合的通过线路互连的印刷线路板内层板中。多块内层板的叠合形成一块印刷线路板。嵌入式电容器需满足例如可接受的电容密度、低介电损耗、高击穿电压和在规定的温度范围內的良好电容稳定性的要求。例如,电气工业协会Z5U规定要求在10-85℃的温度范围內电容器的电容量变化不超过±22%,并且电气工业协会的Y5V规定要求耗散因数(Df)小于3%。嵌入元件的物理和电气性能在很大程度上取决于用于形成部件的介电元件、导电元件和其它元件的材料。
通常选用钛酸钡作为用于形成高电容厚膜电解质的糊浆的基质材料。在部件(例如电容器)中,要求介电层具有高介电常数(K),因为这可使电容器尺寸更小。纯钛酸钡在其居里点(为125℃)具有最大的电容,使得纯钛酸钡不适合于许多用途。但是加入掺杂剂并结合高温加工是常用的使钛酸钡基材料的居里点发生迁移的方法。可选择掺杂剂的具体用量和/或化学性能使其居里点位于所需的位置(例如25℃),从而使其在室温或接近室温的温度下电容最大。
常规的掺杂剂,例如锆酸钡、氧化铌和钛酸锶,不适用于所有用途,例如在厚膜加工中使用的较低的烧制温度。例如,带这种掺杂剂的常规多层陶瓷电容器常在空气或还原气氛中在接近1100-1400℃的峰值温度下烧结2小时或更长。当在金属箔上进行烧制时,常规的掺杂剂不能有效地用于采用短时和低温的基于氮气的厚膜烧制方式。
高电容厚膜介电材料(例如糊浆)还受到需要烧结助剂的限制,在钛酸钡中必需加入烧结助剂以形成良好烧结的介电材料。但是,常规的烧结助剂(玻璃,例如硼硅酸铅)具有低的介电常数,加入这种助剂降低了形成的复合材料的介电常数。用于常规形成良好烧结的介电材料所需的玻璃量常会造成很低的介电常数。
导电糊浆用于形成金属箔上烧制的电容器的电极。厚膜导电糊浆通常含有分散在有机载体中的金属粉末组分和玻璃粉末组分。在烧制过程中,金属粉末烧结在一起并且玻璃与基片粘结在一起。烧制在材料基片(例如氧化铝)上的常规导电糊浆是为导体性能设计的,不是为电极性能设计的。因此,糊浆一般比电容器电极所需的更厚,并含有与钛酸钡基介电材料在化学或物理上不相容的玻璃。
概述
本发明的第一方面提供一种烧制的厚膜介电材料,其钛酸钡粒度至少为0.5微米。
本发明的另一个实例提供一种介电粉末,它包括钛酸钡粉末、锂源和至少一种金属氟化物粉末,所述金属氟化物粉末包括氟化锌粉末和锗酸铅玻璃粉末。所述粉末组合物可分散在有机载体中,形成网印组合物。
本发明再一个实例提供一种铜基电极粉末,它包括铜粉、氧化亚铜粉和锗酸铅玻璃粉。所述铜基电极粉末可分散在有机载体中,形成网印的铜电极组合物。
上述实例的介电和导电组合物可用于形成线路部件,例如电容器。所述电容器可嵌入在印刷线路板的内层板中,而该内层板可位于印刷线路板中。所述电容器具有高介电常数和低耗散因数。
在阅读了下列实例的详细描述后,本领域的普通技术人员可了解本发明的各种其它实例的上述和其它优点以及好处。
附图简述
所述详细描述将参照下列附图,附图中同一标号指同一元件,其中:
图1A-1D说明使用本发明介电糊浆和导电糊浆实例形成在金属箔上烧制的电容器的方法。
详细描述
本发明涉及:(1)高介电常数厚膜钛酸钡基介电粉末和糊浆组合物;(2)导电粉末和糊浆组合物;(3)使用介电糊浆和导电糊浆制剂形成的电容器和其它部件。因此,在本详细描述中,公开了高介电常数厚膜钛酸钡基介电粉末和糊浆组合物;还公开了铜厚膜电极粉末和糊浆组合物,并公开了在金属箔上烧制的线路部件。在本说明书中讨论的高介电常数厚膜钛酸钡基介电糊浆组合物和铜厚膜电极糊浆组合物,可用于例如形成在金属箔上烧制的无源线路部件。所述厚膜钛酸钡基介电粉末和糊浆组合物在烧制后用于形成具有高介电常数(k)的介电材料。
由所述介电糊浆组合物形成的介电材料可以是“厚膜”介电材料,其烧制的介电材料的厚度约为10-60微米。其它实例的厚度为15-50微米。在一个实例中,介电材料的介电常数在3000的数量级,在另一个实例中,介电常数接近5000。所述高介电常数的介电材料还具有Z5U温度稳定性和低耗散因数。
由所述介电糊浆组合物形成的介电材料的粒度为0.5-8微米。在本说明书讨论的实例中,术语“糊浆”一般是指可稳定地用于网印的厚膜组合物。本发明实例的厚膜糊浆包括细分的陶瓷颗粒、玻璃颗粒、金属或其它无机固体颗粒,其粒度为1微米或更低的数量级;“有机载体”由溶解在分散剂和有机溶剂中的聚合物组成。下面将详细描述具体的糊浆组合物。
下表A说明用于形成30种本发明介电糊浆实施例的各种组合物。表中组分的单位为“克”。该表还说明包括用于形成介电糊浆的介电粉末的组分。构成粉末的组分是不含溶剂、载体、氧化剂和磷酸盐湿润剂的糊浆组分。表1限定了用于实施例1-30的介电组合物的数种组分的化学性能。
                                                                                                                                                      表A
  介电糊浆   1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20   21   22   23   24   25   26   27   28   29   30
  钛酸钡   66.5   6.65   68.55   68.55   68.55   68.55   68.55   65.74   65.74   66.11   62.88   62.88   62.88   62.22   59.89   59.89   66.5   68.55   68.55   68.55   68.55   68.55   68.55   68.55   68.55   68.55   68.55   68.55   68.55   68.55
  氟化锂   1.0   1.0   1.0   1.0   1.0   0.21   0.21   0.21   0.21   0.21   0.16   1.0   1.0   1.0   1.0
  碳酸锂   2.6   1.58   1.58   1.39   1.32   1.32   1.32   1.44   1.44   1.44   1.4   1.4   0.62   0.62   0.62   0.62   0.62   0.47
  氟化钡   1.36   1.18   1.36   1.36   1.36   1.25   1.25   1.25   1.25   1.11   1.11   1.36   1.36   1.36   1.36
  氟化锌   0.74   2.16   2.1   1.89   1.8   1.8   1.8   2.28   1.99   1.96   1.9   0.74   0.74   1.9   1.37   1.37   1.37   1.37   1.37   1.27   0.74   0.74   0.74   0.74
  氟化钙   2.0
  氟化锰   0.92   0.74
  氟化镁   0.15   0.15   0.15
  氧化锆   3.9   3.86   3.86   3.88   4.73   4.73   4.73   4.68   5.4   5.4   3.9   1.0   1.0   1.5   2.0   1.5   1.0   1.0
  玻璃A   11.8   10.3   10.25   9.3   12.0   11.67   11.67   11.73   14.28   14.28   14.28   14.13   16.3   16.3   11.8   10.25   10.25   10.25   10.25   10.25   10.25
  玻璃B   1.0   1.0   1.0   1.0   16.0   16.0   1.0   1.0   1.0   1.0
  玻璃C   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0
  玻璃D   12.25   12.25   16.0   16.0   16.0   16.0   16.0
  载体   6.6   6.5   5.9   7.5   7.1   6.5   6.0   5.5   5.5   5.5   5.5   5.5   5.5   5.5   5.5   5.5   6.6   5.9   5.9   4.0   4.0   4.0   4.0   4.0   4.0   4.0   5.9   5.9   5.9   5.9
  溶剂1   9.7   11.5   8.7   9.2   8.0   11.05   8.75   8.05   8.05   8.05   8.05   8.05   7.8   8.05   8.05   8.05   9.7   8.7   8.7   4.0   4.0   4.0   4.0   4.0   4.0   4.0   8.7   8.7   8.7   8.7
  溶剂2   10.4   10.4   10.4   10.4   10.4   10.4   10.4
  氧化剂   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0
  磷酸盐湿润剂   0.5   0.5   0.5   0.5   0.5   0.5   0.5   0.45   0.45   0.45   0.45   0.7   0.45   0.45   0.45   0.45   0.5   0.5   0.5   0.5   0.5   0.5   0.5   0.5   0.5   0.5   0.5   0.5   0.5   0.5
  总计   100.0   100.55   99.0   100.0   100.0   99.9   99.9   100.01   100.01   100.0   100.01   100.01   99.99   99.99   99.99   99.99   105.45   100.0   100.0   108.75   108.9   109.4   109.9   109.41   107.6   107.91   100.0   100.0   100.0   100.0
                    表1
  玻璃A     组成为Pb5Ge3O11的锗酸铅
  玻璃B     Pb5GeSiTiO11
  玻璃C     Pb4BaGe1.5Si1.5O11
  玻璃D     Pb5Ge2.5Zr0.5O11
  载体     乙基纤维素N200(11%)和Texanol(89%)
  溶剂1     TEXANOL(购自Eastman Chemical Co.)
  溶剂2     DOWANOLPPh(购自Dow Chemical Co.)
  氧化剂     硝酸钡粉末(84%)和载体(16%)
在表A中将粉末组分合并以形成高介电常数的介电粉末混合物。根据实施例,高介电常数厚膜介电糊浆是将高介电常数粉末混合物分散在载体、溶剂、氧化剂和磷酸盐湿润剂中形成的。分散是在三辊研磨机中进行的,形成适合网印的糊浆状组合物。有机载体提供良好的施涂性能,例如良好的网印性能。溶剂用于控制粘度,磷酸盐湿润剂提高了糊浆的分散质量。氧化剂有助于在氮气氛中烧制糊浆时烧尽有机组分。
形成的厚膜介电糊浆适合在厚膜烧制条件下进行烧制。上述介电糊浆可用于形成部件,例如电容器和其它部件。下面将参照图1A-1D详细描述使用本发明糊浆组合物形成在金属箔上烧制的电容器的方法。
在实施例1-30中,厚膜玻璃组分对钛酸钡是惰性的,它用于凝聚地将组分粘附在一起,以及将其粘附在基片上。选择加入组合物的玻璃量从而不会过分降低钛酸钡的介电常数。组成为Pb5Ge3O11的锗酸铅(表1中的玻璃A)是一种铁电玻璃,其介电常数约为150。可定量加入锗酸铅玻璃以形成良好烧结的复合物,而不会过分降低最终钛酸钡复合物的介电常数。改性的锗酸铅也是适用的。例如,可用大离子半径的二价阳离子(例如钡)部分取代铅。锗也可用小离子半径的四价阳离子(例如如玻璃B-D那样用硅、锆和/或钛)部分取代。
纯钛酸钡的最大电容在其居里点(为125℃)。使用掺杂剂将该居里点移至室温(25℃)或接近室温,并促进钛酸钡晶粒生长。晶粒生长形成具有尖锐电容温度系数(TTC)的高介电常数。可预先掺杂糊浆的钛酸钡,或者在糊浆中分别加入掺杂剂。如表A所示,根据选定的现有实例,将少量锂盐居里点迁移剂与氟化锌组合在一起来迁移居里点并增强晶粒生长,从而提高室温介电常数k。在实施例4-30中使用锂盐。
在实施例18、19和21-26中,将氟化锌与其它氟化物相混合,以及与铜导电糊浆A-C一起获得特定的性能。加入其它添加剂以获得特定的性能。例如,氧化锆(用于实施例1、8-17和20-26)用于改进对(常用于印刷线路板工业的)蚀刻浴的耐受性。表B列出了用于形成电容器时介电组合物的最终物理和电气性能。下面将详细讨论表B。
                                                                                                                                             表B
  介电材料试样   1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20   21   22   23   24   25   26   27   28   29   30
  铜下层线路   A   A   A   A   A   A   A   A   B   B   A   B   C   A   A   C   A   A   B   A   A   A   A   A   A   A   D   D   E   E
  铜电极   A   A   A   A   A   A   A   A   B   B   A   B   C   A   A   C   A   A   B   A   A   A   C   A   A   A   A   D   A   E
  室温K值   690   677   833   1408   1110   755   1190   2413   1200   2467   1500   1773   950   1677   1234   1357   3326   4830   3236   3064   3643   2857   2545   2070   3530   2837   4441   4041   2900   1300
  10KHz的Df%   5.5   2.3   7.1   4.0   6.0   1.5   0.4   2.5   0.3   1.4   2.5   4.1   1.6   1.5   3.8   1.4   2.0   1.0   0.4   1.7   1.7   1.1   1.0   0.5   2.5   1.0   1.0   0.8   0.9   21.8
  居里点℃   125   125   125   45   -15   105   -35   5   -50   0   40   25   -15   -15   45   -20   15   25   0   15   15   15   15   15   25   -15   5   5   5   4.5
  居里点K值   1242   982   1218   1449   1325   1120   1312   2576   1787   2875   1609   1773   1495   1964   1533   1495   3393   4830   4830   3243   3795   2760   2829   3105   3530   3512   4961   4860   3329   1385
  BaTiO3粒度(微米)   0.5-0.5   0.3-0.5   0.3-0.5   0.3-0.5   0.3-0.5   0.3-0.5   0.3-0.5   0.5-2.0   0.3-1.0   0.3-2.0   0.3-1.0   0.3-1.0   0.3-1.0   0.3-1.5   0.3-1.0   0.3-1.0   0.5-3.0   1.0-8.0   1.0-8.0   1.0-4.0   1.0-6.0   1.0-6.0   1.0-3.0   1.0-4.0   1.0-8.0   1.0-8.0
可使用导电糊浆形成在金属箔上烧制的电容器的电极。应选择电极材料使介电电容器的性能最佳化。因此,在烧制过程中电极应发生与介电材料相容的物理或化学变化(例如在烧结过程中同步收缩)。另外,应选择烧结过程中的化学相互作用,使电气性能最佳化。导电糊浆在介电材料上应具有良好的覆盖度以提供高电容,并且应与介电材料良好粘合以提供良好的耗散因数。其它要求包括与介电材料共烧制的性能以及能施涂成很薄的层。表2说明本发明铜基导电糊浆A、B、C、D和E的5个实例。列出的组分的单位为“克”。铜基糊浆组合物A-E是对各糊浆的组分进行辊研磨而制得的。
                                                表2
  电极糊浆     A     B     C     D     E
  铜粉末     58.4     58.05     57.7     61.9     64.7
  镍粉末     -     0.35     0.7     -     -
  玻璃A     1.7     1.7     1.7     -     1.9
  氧化亚铜粉末     5.8     5.8     5.8     6.1     -
  载体     11.7     11.7     11.7     14.3     15.0
  Texanol溶剂     12.9     12.9     12.9     17.2     17.9
  VariquatCC-9 NS表面活性剂(购自Barton Solvents,Inc.)     0.5     0.5     0.5     0.5     0.6
铜糊浆组合物在烧制过程中烧结。所需的烧结温度由金属基片的熔点、电极的熔融温度和烧制过程中存在的相邻层的化学和物理特性所决定。例如,如果使用介电糊浆和导电糊浆形成电容器,则可使用一层相邻介电层的化学和物理性能来决定介电糊浆所需的烧结温度。
在上述实例中,可选用在烧制过程中的烧制温度和峰值温度下的时间,以使介电材料最大密实,并获得需要从介电组合物所含掺杂剂得到的特殊性能。高密实通过消除孔隙导致高介电常数。如果将一个电容器嵌入印刷线路板并用环氧树脂包封,则能够提供足以承受嵌入加工所需的物理性能的密度是可接受的。上述介电组合物和导电组合物可在氮气氛中在约800-1050℃之间的峰值温度烧制。在峰值温度的时间可由10分钟至超过30分钟。通常,烧制周期是在900℃的峰值温度放置约10分钟,在烧制炉中的时间总共为1小时。
本说明书讨论的线路部件可采用在金属箔上烧制技术形成。图1A-1D给出了一种在金属箔上烧制的电容器结构200的制造方法,这种方法是用上述介电糊浆和导电糊浆实施的。图1A是电容器结构200制造方法第一步的正视图。在图1A中,通过施涂和烧制下层线路(underprint)212而预处理铜金属箔210从而形成第一电极。所述下层线路212是如下制得的:透过一个400目筛网网印形成1.75×1.75cm见方的导电糊浆层,在空气中在烘箱內将该糊浆在120℃干燥10分钟,在氮气氛中在900℃烧制该铜金属箔,在峰值温度放置的时间为10分钟。
将一介电糊浆网印在预处理的铜金属箔210的下层线路区上,从而使介电区包容在下层线路区之中。所述介电糊浆是通过一个230目筛网网印的,形成面积为1.25×1.25cm的介电层220,随后将第一介电层220在空气中在烘箱內在120℃干燥10分钟。参见图1B,施涂第二介电层225并干燥之。两层干燥的介电层的总厚度约为30微米。
参见图1C,在第二介电层225上网印一导电糊浆形成第二电极即顶电极230。第二电极230的尺寸为0.9×0.9cm。在某些情况下,第二电极是采用与形成下层线路212相同的糊浆制得的。在其它情况下,第二电极的组成不同于下层线路212的组成。接着将形成的制品在空气中在120℃干燥10分钟,随后在氮气氛中在900℃烧制,在峰值温度的时间为10分钟。得到的电容器200如图1D所示。在烧制过程中,介电糊浆的玻璃组分发生软化并流动,凝聚并包封钛酸钡,形成烧制的介电材料228。介电材料228的烧制厚度为20-24微米,第二电极230的烧制厚度为3-5微米。
使用图1A-1D给出的方法,通过形成电容器对表A给出的介电糊浆组合物的实施例1-30和表2给出的电极糊浆组合物A-E进行评价。使用惠普4262A LCR仪在1KHz和10KHz试验电容器的电容和耗散因数(Df)。测定介电材料的厚度并由下式计算介电常数:
K = C * T 0.885 * A
其中C=以纳法(nF)为单位的电容
    T=以微米为单位的厚度
    A=以平方厘米为单位的面积
    0.885=常数。
表B给出了由介电糊浆和导电糊浆实例形成的电容器在10kHz试验的物理性能和电气性能。使用惠普4278A LCR仪在-55℃至125℃范围內的多个温度点试验电容以确定居里点位置。表B中的数据表明,使用钛酸钡和特定的掺杂剂组合并结合特定的电极和下层线路组成可获得高介电常数。该组合使居里点接近室温并生长出大钛酸钡晶粒。当居里点小于室温时观察到更佳的耗散因数Df。
锂源将介电糊浆组合物的居里点迁移至室温。实施例1-3说明不使用锂源(氟化锂或碳酸锂)时,居里点保持在125℃。如实施例4和5所示,锂源使居里点迁移。如实施例6所示,加入氟化钙使该效应弱化,并使居里点仅迁移至105℃。该效应可假设为氟化钙高熔点的缘故。实施例7表明定量加入氟化钡和氟化锰形成低熔点混合物可非常有效地有助于锂源迁移居里点。因此,在烧制温度当锂源处于液体状态下时,它对于迁移居里点是最有效的。但是,在实施例6和7,锂源本身或与氟化物的混合物无助于钛酸钡晶粒的生长。
如介电材料实施例8-26所示,使用锌源可最有效地有助于钛酸钡晶粒的生长。钛酸钡晶粒生长通过使居里点变尖锐而形成高介电常数。锌源对钛酸钡有腐蚀作用,它溶解小颗粒并将其沉积在大颗粒上,从而使钛酸钡的平均粒度上升。在上述实施例中锌源为氟化锌。在实施例10-17中,使用单种氟化锌以及锂源,得到高介电常数。但是,由于氟化锌的熔点为947℃,因此当组合物在900℃烧制时晶粒生长的效果不是最佳。但是如实施例18-29所示,当用其它氟化物助熔形成低熔点组合物时,氟化锌可在900℃非常有效地使钛酸钡晶粒生长。结果,得到非常高的介电常数。能形成低熔点混合物的有效的氟化物组分包括与锂源组合的氟化钡和氟化锌。
实施例9、13、16和19给出电容器电极掺杂镍的效果。在铜糊浆中加入镍的好处在于它将居里点迁移至更低的温度。实施例27和28显示从下层线路组合物中省略玻璃A和从下层线路组合物和顶层电极组合物中均省略玻璃A的效果。电容和耗散因数是令人满意的,居里点向低温稍有迁移。实施例29表明从下层线路省略氧化铜的效果。其电气数据是可接受的。但是在实施例30,当从下层线路和顶层电极中省略氧化铜时,介电常数明显下降,耗散因数明显上升。
可使用氟化物和锂源的组合来改变组合物(例如实施例18)。这些组合物与特定电极组合物结合具有很低的熔点,和非常高的室温介电常数(例如4800)。但是这种组合物具有尖锐的居里峰。如果需要介电常数具有更平坦的温度响应,可采用低流动性掺杂剂组合和/或加入氧化锆。这些组合物的介电常数接近3000。氧化锆还具有附加的优点,它能提高介电材料对用于印刷线路板制造的酸蚀刻剂的耐受性。还可加入其它添加剂,例如氧化钛,以控制粒径生长并改进抗蚀刻性。通过将居里点置于低温可对组合物进行改性使之具有低介电常数以及非常低的耗散因数。
使用本发明糊浆和粉末制得的电容器和其它部件及元件适合嵌入在印刷线路板中。例如,图1D所示的电容器200可叠合在层叠材料上,并蚀刻形成带嵌入电容器的内层板。该内层板可叠合在其它内层板上形成印刷线路板。
本发明的上述描述对本发明进行了说明和解释。另外,该公开的内容仅仅显示和描述本发明选定的较好实例,应理解本发明可使用各种其它组合、改进并可用于其它环境中,可在本文所述的本发明概念的范围內进行变化和改进,这些变化和改进与上面的教导相当和/或在本领域普通技术人员的常识范围內。
上面描述的实例仅仅用于说明已知实施本发明的最佳模式,并且用于使本领域的普通技术人员能够利用这些和其它实例并结合本发明具体用途所需的各种改进来实践本发明。因此,本说明书不是将本发明限制在上面描述的形式。同时,所附的权利要求书包括其它未明确限定在上面详细描述中的实施例。

Claims (31)

1.一种烧制的在铜金属箔上的厚膜介电材料,其特征在于所述介电材料的钛酸钡粒度至少为0.5微米。
2.如权利要求1所述的在铜金属箔上的厚膜介电材料,其特征在于所述介电材料的厚度为10-60微米。
3.如权利要求1所述的在铜金属箔上的厚膜介电材料,其特征在于它还包括:
置于介电材料和铜金属箔之间的下层线路层。
4.如权利要求1所述的在铜金属箔上的厚膜介电材料,其特征在于所述介电材料的居里点为-35℃至45℃的范围内。
5.如权利要求1所述的在铜金属箔上的厚膜介电材料,其特征在于所述介电材料包括钛酸钡、氟化锌、锗酸铅以及碳酸锂和氟化锂中的至少一种。
6.一种电容器,它包括:
如权利要求1所述在铜金属箔上的厚膜介电材料,所述铜金属箔构成第一电极;和
置于所述介电材料上的第二电极。
7.如权利要求6所述的电容器,其特征在于所述第二电极包括铜、氧化亚铜和锗酸铅。
8.一种介电粉末,它包括:
钛酸钡粉末;
锂源和至少一种金属氟化物粉末,所述金属氟化物粉末包括氧化锌粉末;和锗酸铅玻璃粉末。
9.如权利要求8所述的介电粉末,其特征在于所述介电粉末包括73-88重量%钛酸钡粉末。
10.如权利要求9所述的介电粉末,其特征在于所述介电粉末包括1-5重量%的锂源和至少一种金属氟化物粉末的混合物。
11.如权利要求10所述的介电粉末,其特征在于所述锂源包括至少一种碳酸锂和氟化锂。
12.如权利要求9所述的介电粉末,其特征在于所述介电粉末包括8-25重量%锗酸铅玻璃粉末。
13.如权利要求8所述的介电粉末,它还包括:
玻璃粉末,该玻璃粉末包括至少一种钡、锶、钙、锌、镁和锰。
14.如权利要求8所述的介电粉末,它还包括:
玻璃粉末,所述玻璃粉末包括至少一种硅、锆、钛和锡。
15.如权利要求8所述的介电粉末,它还包括:
氧化锆粉末,其重量是锗酸铅玻璃粉末重量的1/25至1/3。
16.一种网印组合物,它包括:
分散在有机载体中如权利要求8-15中任一项所述的介电粉末组分;
溶剂。
17.一种制造电容器的方法,它包括:
提供一种金属箔;
使用权利要求8-15中任一项所述的介电粉末在所述金属箔上形成介电材料;
在所述介电材料上形成电极。
18.如权利要求17所述的方法,其特征在于所述介电材料和所述电极是在单个在氮气环境中的烧制步骤中形成的。
19.如权利要求17所述的方法,其特征在于所述金属箔是铜金属箔。
20.如权利要求19所述的方法,其特征在于所述介电材料的厚度为10-60微米;所述介电材料的居里点为-35℃至45℃。
21.如权利要求17所述的方法,其特征在于所述电极是由一种粉末形成的,所述粉末包括:
铜粉;氧化亚铜粉末和锗酸铅玻璃粉末。
22.一种内层板,它包括权利要求6所述的电容器。
23.一种印刷线路板,它包括权利要求22所述的内层板。
24.一种铜基电极粉末,它包括:
铜粉、氧化亚铜粉末和锗酸铅玻璃粉。
25.如权利要求24所述的电极粉,其特征在于所述电极粉包括84-100重量%的铜粉。
26.如权利要求25所述的铜基电极粉末,它还包括最多占铜粉1重量%的镍粉。
27.如权利要求24所述的电极粉末,其特征在于所述电极粉末包括低于10重量%的氧化亚铜粉末。
28.如权利要求24所述的电极粉末,其特征在于所述电极粉末包括小于5重量%的锗酸铅玻璃粉末。
29.如权利要求24所述的电极粉末,它包括至少一种钡、锶、钙、镁、锰和锌。
30.如权利要求24所述的电极粉末,它包括:
至少一种硅、锆、锡或钛。
31.一种网印铜电极组合物,它包括:
分散在有机载体中的权利要求24-30中任一项所述的粉末组合物。
CNA2005100548479A 2004-03-16 2005-03-16 厚膜介电材料和导电组合物 Pending CN1674761A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US10/801,257 2004-03-16
US10/801,326 US20050204864A1 (en) 2004-03-16 2004-03-16 Thick-film dielectric and conductive compositions
US10/801,257 US7688569B2 (en) 2004-03-16 2004-03-16 Thick-film dielectric and conductive compositions
US10/801,326 2004-03-16

Publications (1)

Publication Number Publication Date
CN1674761A true CN1674761A (zh) 2005-09-28

Family

ID=34841282

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100548479A Pending CN1674761A (zh) 2004-03-16 2005-03-16 厚膜介电材料和导电组合物

Country Status (5)

Country Link
EP (1) EP1578179A3 (zh)
JP (1) JP2005303282A (zh)
KR (2) KR100713758B1 (zh)
CN (1) CN1674761A (zh)
TW (1) TW200604130A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104112487A (zh) * 2013-04-18 2014-10-22 上海市灿晶电子材料有限公司 一种导电铜浆料及其制备方法和应用

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1578179A3 (en) 2004-03-16 2006-05-03 E.I. du Pont de Nemours and Company Thick-film dielectric and conductive compositions
US7531416B2 (en) 2005-12-21 2009-05-12 E. I. Du Pont De Nemours And Company Thick film capacitors on ceramic interconnect substrates
US20080010798A1 (en) * 2006-07-14 2008-01-17 Borland William J Thin film dielectrics with co-fired electrodes for capacitors and methods of making thereof
JP6804255B2 (ja) 2015-12-15 2020-12-23 三星エスディアイ株式会社Samsung SDI Co., Ltd. 電極形成用組成物ならびにこれを用いて製造された電極および太陽電池

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4158219A (en) * 1977-11-01 1979-06-12 University Of Illinois Foundation Heterophasic ceramic capacitor
DE2923981A1 (de) * 1979-03-26 1980-10-09 Univ Illinois Keramikmasse mit heterogener phase
FR2520729B1 (fr) * 1982-02-02 1986-01-31 Europ Composants Electron Composition ceramique dielectrique a base de titanate de baryum, d'oxyde de lithium et de fluorure de zinc, condensateur utilisant une telle composition et procede de fabrication de ladite composition
US4511601A (en) * 1983-05-13 1985-04-16 North American Philips Corporation Copper metallization for dielectric materials
US4514321A (en) * 1983-08-25 1985-04-30 E. I. Du Pont De Nemours And Company Thick film conductor compositions
JPS61111957A (ja) * 1984-11-02 1986-05-30 堺化学工業株式会社 セラミック誘電体の製造方法
JPS61232260A (ja) * 1985-04-05 1986-10-16 旭化成株式会社 誘電体磁器組成物
JP2518839B2 (ja) * 1987-03-20 1996-07-31 富士通株式会社 導体ペ−スト組成物
JP2682022B2 (ja) * 1987-07-02 1997-11-26 株式会社村田製作所 強誘電性磁器組成物及びそれを利用した圧電素子
JP2570662B2 (ja) * 1989-01-26 1997-01-08 株式会社村田製作所 強誘電性磁器体
JP2504176B2 (ja) * 1989-04-04 1996-06-05 株式会社村田製作所 鉛酸化物含有強誘電性磁器組成物およびそれを利用した圧電素子
JPH03221448A (ja) * 1990-01-26 1991-09-30 Hitachi Chem Co Ltd 高誘電率銅張積層板の製造方法
US5155072A (en) * 1990-06-29 1992-10-13 E. I. Du Pont De Nemours And Company High K dielectric compositions with fine grain size
JP3326513B2 (ja) * 1994-10-19 2002-09-24 ティーディーケイ株式会社 積層型セラミックチップコンデンサ
JPH08125302A (ja) * 1994-10-20 1996-05-17 Hokuriku Electric Ind Co Ltd コンデンサ付き回路基板及び該回路基板を用いた多層回路基板
JP3206496B2 (ja) * 1997-06-02 2001-09-10 昭栄化学工業株式会社 金属粉末及びその製造方法
US6608760B2 (en) 1998-05-04 2003-08-19 Tpl, Inc. Dielectric material including particulate filler
US6317023B1 (en) * 1999-10-15 2001-11-13 E. I. Du Pont De Nemours And Company Method to embed passive components
JP2002356619A (ja) 2001-05-29 2002-12-13 Nippon Paint Co Ltd 熱硬化性複合誘電体フィルム及びその製造方法
US6847527B2 (en) * 2001-08-24 2005-01-25 3M Innovative Properties Company Interconnect module with reduced power distribution impedance
EP1578179A3 (en) * 2004-03-16 2006-05-03 E.I. du Pont de Nemours and Company Thick-film dielectric and conductive compositions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104112487A (zh) * 2013-04-18 2014-10-22 上海市灿晶电子材料有限公司 一种导电铜浆料及其制备方法和应用

Also Published As

Publication number Publication date
EP1578179A2 (en) 2005-09-21
KR100713758B1 (ko) 2007-05-04
TW200604130A (en) 2006-02-01
EP1578179A3 (en) 2006-05-03
KR20060126861A (ko) 2006-12-11
KR20060043683A (ko) 2006-05-15
KR100803499B1 (ko) 2008-02-14
JP2005303282A (ja) 2005-10-27

Similar Documents

Publication Publication Date Title
EP0794542B1 (en) Dielectric ceramic and monolithic ceramic electronic part using the same
CN1076510C (zh) 叠层陶瓷电容器
CN1183561C (zh) 叠层陶瓷电容器及其制法
CN1224064C (zh) 叠层陶瓷电容器
CN1303621C (zh) 芯片型电子部件
WO2004103930A1 (en) X7r dielectric composition
US10847318B2 (en) Method of manufacturing ceramic electronic component
CN1247843A (zh) 介电陶瓷组合物和层叠陶瓷元件
CN1178238C (zh) 导电糊料和陶瓷电子元件
JP3350949B2 (ja) 導電性ペースト
CN1148332C (zh) 含有硼硅酸钡锂助熔剂和钛酸镁锌粉末的电介质陶瓷粉末混合物
CN115206679B (zh) 一种电介质陶瓷组合物及其应用
CN1674761A (zh) 厚膜介电材料和导电组合物
US8804301B2 (en) Conductive paste for internal electrode of multilayer ceramic electronic component and multilayer ceramic electronic component including the same
US10147545B2 (en) Ceramic composition and multilayer capacitor having the same
CN1374667A (zh) 多层陶瓷电容及其生产方法
US7688569B2 (en) Thick-film dielectric and conductive compositions
US7413699B2 (en) Method of making ceramic electronic element
EP1230653A1 (en) Dielectric composition, method of manufacturing a ceramic multilayer element, and electronic device.
US20050204864A1 (en) Thick-film dielectric and conductive compositions
JP3231892B2 (ja) 多層基板の製造方法
EP4376036A1 (en) Multilayer electronic component
US4728562A (en) Dielectric composition
CN1495816A (zh) 制造多层陶瓷电容器的方法和由其制成的多层陶瓷电容器
KR20230150442A (ko) 도전성 페이스트 및 적층형 전자 부품

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20050928