CN1672215A - 用于多级非易失性集成存储器装置的读出放大器 - Google Patents

用于多级非易失性集成存储器装置的读出放大器 Download PDF

Info

Publication number
CN1672215A
CN1672215A CNA028230825A CN02823082A CN1672215A CN 1672215 A CN1672215 A CN 1672215A CN A028230825 A CNA028230825 A CN A028230825A CN 02823082 A CN02823082 A CN 02823082A CN 1672215 A CN1672215 A CN 1672215A
Authority
CN
China
Prior art keywords
memory cell
cascode device
sensor amplifier
voltage
charging circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028230825A
Other languages
English (en)
Other versions
CN100456389C (zh
Inventor
哈利德·沙扎德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi International Operations Luxembourg SARL
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN1672215A publication Critical patent/CN1672215A/zh
Application granted granted Critical
Publication of CN100456389C publication Critical patent/CN100456389C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Amplifiers (AREA)
  • Warehouses Or Storage Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种可用于具有多级存储器单元(105)的存储器的读出放大器(100)，包括一个连接到单元(105)以增加读出放大器分辨率的共射共基器件(135)。在预先充电模式下，将读出放大器(100)配置成预先充电单元(105)的一个位线(140)以减少读该单元所需的时间。该预先充电模式可以包括一个将一个参考电压加到其上的单位增益缓冲器(175)，和一个开关(165，170)。开关(165，170)将该缓冲器连接到共射共基器件(135)以预先充电位线(140)，并且从该器件断开与该缓冲器的连接以使放大器(100)能形成一个表示存储在该单元中的数据的电压信号。在再生模式下能重新配置读出放大器(100)以放大该电压信号，节约芯片空间，并降低成本和减少读出中的错误。

Description

用于多级非易失性集成存储器装置的读出放大器
技术领域
本发明一般涉及非易失性存储器装置，尤其涉及一种改进的读出放大器，及操作该读出放大器以高精确度地读出存储在多态存储器单元中的数据的方法。
背景技术
非易失性存储器，如电可擦除可编程只读存储器(EEPROM)或闪存，被广泛应用于便携式装置中，该装置包括缺少大容量数据存储元件和一固定电源的装置，如蜂窝电话、手持个人计算机(PC)、便携式音乐播放器和数码相机。
非易失性存储器一般是具有大量存储器单元的半导体，每一单元带有一个电场效应晶体管(FET)，电场效应晶体管具有一个控制栅和一分离或浮动栅，分离或浮动栅与FET的源极和漏极电分离。非易失性存储器通过在浮动栅上注入电荷改变FET的阈值电压来编程或存储数据。该注入的电荷按照电荷数量的比例从固有的阈值电压改变FET的阈值电压。FET的新的阈值电压表示已编程数据或信息的一位或多位。例如，在一简单(simple)存储器中存储单独一位数据，FET的阈值电压或者升高到该阈值电压范围的高端或者保持在低端的值上。这两个编程阈值电压表示逻辑1或者逻辑0。这些电压分别将存储器单元编程为开或者关，因此当读的条件建立时，能进行读操作以确定存储在存储器单元中的数据是逻辑1或者逻辑0。为了读出存储在一简单存储器单元中的数据位，将一即刻阈值电压加到FET上，并产生一可与参考电流比较的电流。已编程为高阈值电压，逻辑1的存储器单元的传导的电流比参考电流小，而已编程为低阈值电压，逻辑0的存储器单元的传导的电流比参考电流大。可用公知的读出放大器或更普通的读出放大电路的电路来比较电流。对于简单存储器单元，读出放大器的输出是表示存储在存储器单元中的数据的逻辑状态的一位数据信号。
更为复杂的非易失性存储器具有多级或多态存储器单元，每一单元存储多位数据，比每个单元存储一位要多。每个存储器单元存储多于一位的数据需要将存储器的阈值电压空间分成或分割成多个部分或多个状态，每个部分或每个状态与表示几个可能位或数据状态中的每一个相关联。例如，能存储两位数据的多态存储器需要具有四个存储状态的阈值空间，而能存储3位数据的多态存储器需要将阈值空间分成8个存储状态。在美国专利5,043,940和5,434,825中描述了具有这样多态存储器单元的典型闪存存储器，这些专利以引用的方式并入本申请。
为了使用具有多态存储器单元的非易失性存储器的原理，应尽可能地将存储状态压缩成紧靠在一起，为了总体(overhead)的余量(margin)/辨别最小地分离阈值电压。于是，读多态存储器单元需要精确地分辨带有余量的已编程的阈值电压，由于余量比可用的存储器状态之间的间隔要小的多。例如，假设一个具有带有2V阈值电压空间和每个存储器单元存储四位的FET的多态存储器单元，每一存储状态是125mV宽，其需要读出放大器将阈值电压分辨(resolve)为几个毫伏。一般地，读出放大器必须能分辨10mV以内或更少的阈值。
另外对于分辨小的电压差别，性能需求命令读出放大器能在很短的时间内确定已编程的阈值电压。这在采用一闭环写的非易失性存储器中是很关键的，其中认证操作跟随着编程操作，在认证操作中读出放大器检查正在编程的存储器单元的阈值电压是否达到了所期望的值。这些性能和分辨率需求难于同时满足。通常，必须牺牲性能以改进分解，或者相反。
图1示出了一现有技术的读出电路，通常是所公知的电流读出电路。一电流镜反射(mirroring)电路10和多个读出放大器15，通常是一个读出放大器针对一个存储状态，将来自存储器单元的电流和由多个参考电流电路25同时提供的多个参考电流相比较。将高过最大已编程阈值电压的预定的固定电压加到正在被读取的存储器单元的控制栅上。采用一P沟道FET将得到的存储器单元电流反射到如图1所示的多个P沟道FET。用读出放大器将这些多个反射的电流与多个参考电流比较。不同的参考电流等于由已编程的阈值电压产生的电压，该已编程的阈值电压相应于阈值电压部分的边缘。读出放大器的数字输出指示存储器单元状态。
尽管在早先的设计上进行了改进，由于一些原因此改进整体上不令人满意。随着阵列尺寸和存储单元数据的增加，不能提供所需的电流来反射较大数目的单元，通常是在几十微安(μA)的量级上的电流。另外，难以通过区分相对较小的电流级别来读单元状态。
在一所谓的电压读出方式中，如图2和3所示，用预先充电电压VPRE将存储器单元20的位线28的电压VBL预先充电到参考电压(VPRE)。可选地，可通过一共射共基器件32给存储器单元20的位线28预先充电。将超过最大可能阈值电压(VT)的控制栅电压(VCG)加到控制栅28上。参照VT选择VCG以使擦除的存储器单元通常以电压幅度VCG导通。在一时段Δt之后，采用反相器或比较器30将VBL与合闸(trip)或参考电压比较。参考图3，可看出在Δt之后如果VBL大于VTRP，单元20以比有效的比较电流(ICOMP)小的电流导通，因此VT比较高，就对单元编程。下面示出了有效比较电流的简单的近似表达式：
            ICOMP＝CLB(VPRE-VTPR)/(AV·Δt)
其中AV是共射共基器件的电压增益，CLB是字线电容。
如果存储器20是多级或多态存储器单元，可通过提供一系列不同电压VCG和比较得到的电压VBL更精确地确定VT。例如，在这个方法的公知的半步长(half-stepping)的一个版本中，提供大约最大可能电压VCG的一半的电压VCG。如果得到VBL的小于VTRP，在第二迭代(或通路)中，提供为第一通路中提供的电压VCG的一半或是最大可能电压VCG的四分之一的VCG。如果得到的VBL大于所希望的值，在第二或接下来的通路中，提供为第一通路中的电压VCG的1.5倍或最大可能电压VCG的75％的VCG。该过程一直持续，直到足够精确地确定了VT。
尽管对原先的大阵列和/或小器件的设计和方法进行了改进，该方法整体上不令人满意。例如，由于供给电压的变化、形成时间(形成中间阈值电压的时间)或位线电容中的时变，有效的比较电流通常是不连续的，如ICOMP每个时刻随着上面的等式变化。例如，位线电容从写时段到读单元的读时段是在变化，是由于在连接到相同位线的存储器阵列中写或擦除其它存储器单元。电容的改变会引起电流ICOMP的偏移，导致不能正确读出多态存储器单元。
另外一个问题是VPRE和VTRP之间的差可随着温度和提供的电压改变，特别是比较器是一简单反相器时。另外，由于时钟芯片(未示出)的改变，测量时间会改变，其随着温度和/或提供的电压改变。
在具有多态存储器单元的非易失性存储器设计上的另外一个限制为：读出期间读出放大器的电量消耗。采用上面描述的方法设计的非易失性存储器通常要求数百个读出放大器并行工作以足够精确和足够迅速地读多态存储器单元。这些巨大数目的读出放大器会消耗可用电量的相当大的一部分。因此，现在的便携式装置的很低的电量预算会限制读出放大器的设计。例如，为了增加增益需要具有共射共基器级的读出放大器。但是共射共基级实际上是不可行的，由于从外部电源供给高电压的电源路径或上冒头(head rail)之间的所需的净空高度在增加。由一片装电源电压供电的非易失性存储器是可用的。然而，这些电源电压通常电量容量相当有限，并且消耗太多能量，特别是在便携式装置中。另外，由片装电源电压供电的可用电量极为有限，并且必须被节省，特别是减少芯片热量消耗。因此，便携式装置中的降低的电量和电压供应限制了读出放大器设计。在读出放大器的设计中的另一个重要考虑是读出放大器使用的芯片或模位区域(die area)。如上面提示的，为了达到满意的性能，具有多态存储器的非易失性存储器一般需要在芯片上有多个读出放大器。因此，读出放大器能构成非易失性存储器的模位区域的一重要片段。
因此，需要具有多态存储器单元的非易失性存储器，其带有能高度精确地迅速读出存储在单元中的数据的读出放大器。进一步的需求为读出放大器能在读中减少由于低分辨率产生的读错误。还需要读出放大器减少电量消耗，以有效地利用各个元件以降低成本和节省芯片空间。
本发明提供了这样的读出放大器。
发明内容
本发明提供了一种具有位于读出放大器的合闸点的预先充电状态的读出放大器。采用这样的预先合闸点状态提供有效的比较电流，该比较电流等于一个参考电流，并基本上独立于电源电压的变化、形成时间和读出放大器的各个部件的电容，因此有利地减少了读出所需的时间。在一个实施例中，为该读出放大器提供了一个预先充电的再生电路。
在其中一方面，本发明指导一个读出放大器读出存储在非易失性存储器装置中的多态存储器单元中的数据。该读出放大器包括一个连接到存储器单元的FET的漏极的共射共基器件，并有一个预先充电电路连接到该共射共基器件。优选地，该共射共基器件是一个具有一个源极和一个漏极的FET，其源极连接到存储器单元的FET的漏极，其漏极连接到预先充电电路。该共射共基器件提供了读出放大器读出操作期间的分辨率，并在写期间将读出放大器的其它部件从加到存储器单元上的高电压中分离开。将预先充电电路配置成预先充电该共射共基器件的一个节点。当读出放大器是在预先充电模式下时，在预先充电操作期间，该共射共基器件将连接到存储器单元的位线预先充电到预先充电状态。这样的预先充电有利于减少读多态存储器单元所需的时间。
在其中另一方面，预先充电电路包括一个将一预定参考电压加到其上的单位增益缓冲器，并包括一个连接到共射共基器件的节点的输出端。预先充电电路将一偏置电流(IBIAS)提供给共射共基器件以通过共射共基器件将位线预先充电到预定的参考电压。预先充电电路可进一步包括一个晶体管开关以当读出放大器处于预先充电模式时将单位增益缓冲器连接到共射共基器件，并当读出放大器处于形成模式时断开其与共射共基器件的连接。在形成模式下，一个参考电路将参考电流(IREF)提供给共射共基器件，IREF和流过存储器单元的电流(ICELL)之间的差值引起加到共射共基器件上的电压从预定参考电压开始的变化，因此形成了表示存储在存储器单元中的数据的电压信号。
在其中另一方面，当读出放大器处于再生模式时，将预先充电电路重新配置成再生电路以放大在形成模式下形成电压信号。选择预先充电状态以将再生电路设置成进入设置在读出放大器的合闸点的中间稳定状态。采用处于合闸点的这个预先充电状态会产生一个有效的比较电流，该比较电流等于参考电流，并能够基本独立于如位线电容、电源电压和形成时间的因素。这样的将预先充电时间设置在读出放大器的合闸点能加速读出操作。
在其中另一方面，提供一种根据本发明的操作一个读出放大器以读出存储在多态存储器单元中的数据的方法。将一个预先充电电路连接一个共射共基器件，并通过共射共基器件将位线预先充电到一个预定的参考电压。将预先充电电路从共射共基器件断开，并形成一个表示存储在存储器单元中的数据的电压信号。将预先充电电路重新配置成再生电路以放大电压信号。
优选地，预先充电电路包括一个具有单位增益缓冲器，该单位增益缓冲器有一个输出端通过一个晶体管开关连接到共射共基器件。通过加载一个控制信号以打开晶体管开关来实现将预先充电电路连接到共射共基器件。将位线预先充电到一个预定的参考电压包括：(i)将预定的参考电压加到单位增益缓冲器的输入端；及(ii)将来自单位增益缓冲器的偏置电流IBIAS加到共射共基器件的一个节点以将位线预先充电到预定的参考电压。读出放大器另外包括将一个参考电流IREF提供给共射共基器件的参考电流电路。通过将IREF和IBIAS同时提供给共射共基器件以预先充电共射共基器件。通过使IREF和流过存储器单元的电流(ICELL)之间的差改变充电位线的预定的参考电压，来实现形成一个电压信号。
将预先充电电路重新配置再生电路包括形成一个具有一个正反馈环路的放大器。然后用该放大器放大电压信号。为了进一步减少读多态存储器单元所需的时间，优选地，在正在形成电压信号的同时重新配置预先充电电路以形成再生电路。
附图说明
结合附图来读下面的详细描述，本发明的这些和变化的其它特征和优点将显得很明显，其中：
图1是根据现有技术的一个用于具有多态存储器单元的读出电路的示意图，该读出电路包括一电流镜反射电路和多个读出放大器。
图2是根据现有技术的另一个用于具有多态存储器单元的读出电路的示意图，该读出电路包括一预先充电电路和电压比较器。
图3是根据现有技术用于图2的读出电路的随着时间流逝的电压比较器的输出的图。
图4A是根据本发明的一个实施例的一个读出放大器的示意图；
图4B是根据本发明的一个实施例的在预先充电模式下配置的图4A的读出放大器简化示意图；
图4C是根据本发明的一个实施例的在形成模式下配置的图4A的读出放大器简化示意图；
图4D是根据本发明的一个实施例的在再生模式下配置的图4A的读出放大器简化示意图；
图5是根据本发明的一个实施例的控制信号的时序的时序图，这些控制信号是加到读出放大器上以对于不同的操作模式配置读出放大器。
图6是根据本发明的一个实施例的示出了来自读出放大器的电压波形图；
图7是根据本发明的一个实施例的用于操作读出放大器的方法的流程图。
具体实施方式
本发明提供一种在具有多态存储器单元的存储器中使用的读出放大器，其提供改进的分辨率和读出时间，并有效的利用了各元件降低了成本，免受工艺变化的影响并节省了芯片空间。根据本发明使用的读出放大器对采用能存储多位数据的多级或多态存储器单元特别有用。例如，一个能存储4位数据并具有2V阈值电压空间的单个FET的多态存储器单元需要16个分离的存储状态(未示出)，每一状态宽125mV。因此，用于读这样多态存储器单元的读出放大器需要区分不同存储器状态的高分辨率。本发明的读出放大器及其方法提供至少大约±5mV的分辨率。
参照图4A到4D描述该读出放大器。图4A示出了根据本发明的读出存储在存储单元或单元105中的数据的读出放大器100的整体示意图。
参照图4A，存储器单元105包括具有控制栅115和分离或浮动栅120的电场效应晶体管(FET110)，分离或浮动栅120与FET的源极125和漏极130分离。通过在浮动栅120上注入电荷改变FET的阈值电压来编程或存储数据，该注入的电荷按照电荷数量的比例从固有的阈值电压改变FET的阈值电压。编程的阈值电压表示一位或多位编程数据。
为了读出存储在单元105中的数据，将预定的参考电压(VREF)加到FET110的漏极130。将由于单元而降低的得到的电流与参考电流比较以确定单元的编程阈值电压，并因此在单元中存储了数据状态。
读出放大器100包括许多晶体管，这些晶体管给单元105提供参考电压和电流，放大表示单元的编程阈值电压的电压信号，并为在完成不同操作的周相或循环的不同模式之间重新配置读出放大器切换一些晶体管的连接。
参照图4A，读出放大器100包括连接到单元105的FET110的漏极130的共射共基器件135。共射共基器件135增加了读出放大器100的分辨率，在写期间从形成在位线140上的高电压中将余下的读出放大器的部件分离开。在示出的实施例中，共射共基器件135是具有的源极150的FET，其源极150通过位线140连接到存储器单元105的FET110的漏极130，并连接到位线的寄生电容。该寄生电容由平行于105连接到电压源VSS的位线电容器155表示。
共射共基器件135的FET的漏极145通过第一输出节点160连接到晶体管165，170。当在预先充电模式下操作读出放大器100时，合闸这些晶体管165，170使共射共基器件连接到单位增益缓冲器175(在此图中没有示出)，其是由一对差动晶体管180，185和晶体管190，195形成。在预先充电的模式下，为了准备读单元，将单元105的漏极130和共射共基器件135的节点160预先充电到预定的参考电压。将该预定的参考电压加到晶体管185的栅上，并将晶体管180的栅连接到节点160以形成一个简单的反馈电路。将晶体管190，195的栅通过晶体管200，205彼此连接起来，并通过晶体管215，220连接到第二输出节点(节点210)。将晶体管225连接到VSS以通过晶体管230给单位增益缓冲器175提供偏置电流(IBIAS)。
连接到漏极电压VDD的晶体管235通过晶体管240将参考电流(IREF)提供给节点160，将通过单元105的电流与该参考电流比较。在预先充电模式下，将IREF和IBIAS提供给节点160以将单元105预先充电到预定的参考电压。一般情况下，是几μA量级，并小于IREF的一半。因此，读出放大器100能比传统的读出放大器更迅速预先充电单元105，其通常依赖于小的预先充电电流即IREF。
在形成模式下，允许在节点160上形成电压VOUT1。在这个模式下，晶体管245，250将晶体管195的栅连接到第三输出节点(节点255)。在此同时，晶体管215，220将晶体管190的栅连接到节点210，晶体管200，205将晶体管190，195的栅彼此连接起来。
在再生模式下，晶体管245，250也将晶体管195的栅连接到节点255，在其中将VOUT1与VREF比较以确定表示存储在单元105中的数据的差动电压(VDIFF)。在再生模式下，将晶体管190，195的栅分别连接到节点210和节点255，以形成正反馈环路。这种配置能使晶体管190，195放大VDIFF，因此增加了读出放大器100的分辨率。用预先充电和再生两种模式，采用同样晶体管180，185，190，195有利于消除任意的晶体管增益中的由于进程变化引起的偏移，进而改善了读出放大器100的性能。在不同的读出放大器操作模式期间，节点210，255通过中间电压进行，取自这些节点的信号不能在数字逻辑电路中直接使用。因此，仅在再生步骤的末尾，包括晶体管265，270，275和280的最后一级260使用加到晶体管270的控制信号(cnt)以将信号传送到输出端285。
参照图4B-4D、图5和图6，更加详细地描述用不同的操作模式操作读出放大器100。图4B、4C和4D分别是图4A示出的读出放大器100的预先充电模式、形成模式和再生模式的简化图。图5是加到读出放大器100的各个部件上控制信号的时序的时序图，该控制信号为不同模式操作配置读出放大器100。图6是示出在不同模式下读出放大器100的位线140和节点160的电压波形。
在读出操作开始之前，用参考电路(未示出)和电流镜(mirror)(未示出)建立电压refip、refin、vcg和vref。电压refip确定有效的比较电流ICOMP，并且电压refip建立用于读出放大器100的偏置电流IBIAS。将电压vcg加到控制栅115上以确定单元105的阈值电压是大于vcg还是小于vcg。将参考电压blbias加到共射共基器件135的栅上以确定在充电模式下充电位线的电压。电压vref是充电位线140和共射共基器件135的节点160的参考电压，并且将其选择为处于电压电压和地之间的预定值的大约一半。
图4B示出了用预先充电模式配置的读出放大器100。参照图4B和图5，在时刻t0，将使能信号en和enb加到晶体管230和240(如图4A所示)以起动读出放大器100。将控制信号eq和eqb加到晶体管200和205，以形成单元增益缓冲器175。将控制信号prechrg和prechrgb加到晶体管165和170，以将单元增益缓冲器175连接到节点160来预先充电共射共基器件135的节点160和单元105的位线140。将VREF加到晶体管185、单位增益缓冲器175的输入端和共射共基器件135，并且将单元105的漏极130预先充电到预定的参考电压。应注意，如果流过单元105的电流(ICELL)大于IREF+IBIAS，然后就不可能将共射共基器件135和单元的漏极130充电到VREF。然而，这不影响读出放大器100的操作，它的输出将仍然指示单元105传导比在形成模式下的IREF大的电流。
图4C示出了用形成模式配置的读出放大器100。参照图4C和图5，在完成预先充电操作之后，在时刻t1，将控制信号prechrg和prechrgb从晶体管165、170(如图4A所示)上去除。这样不连接单位增益缓冲器175(如图4B所示)与节点160，并允许在节点160上形成VOUT1。优选地，当晶体管165和170关闭时在形成循环的开始阶段使晶体管165和170的尺寸适合于注入节点160的最小电荷注入。希望最小化电荷注入以改进读出放大器100的性能。如果将相当数量的电荷注入到节点160，节点的电压会改变，并且使该形成循环必须比较大以恢复这些注入的电荷。如果ICELL大于IREF，则节点160上的电压就从预先充电电压VREF往下降，并且如果ICELL小于IREF，则节点160上的电压就增加。通过共射共基器件135改进了VOUT1的变化，是由于位线140的电容(其比节点160的电容大的多)需要移动VOUT1变化的一小部分。在正在形成VOUT1的同时，通过短接节点210和255并连接晶体管190，195如同连接负载的二极管，为下个步骤再生操作准备差动晶体管180，185。图5示出了分别加到晶体管200，205，215，245，250上以实现该步骤的控制信号eq、eqb、regen、和regenb。
图4D示出了用再生模式配置的读出放大器100。参照图4D和5，在完成形成操作之后，在时刻t2，将控制信号eq和eqb分别从晶体管200、205(如图4A所示)上去除，断开到晶体管的190，195连接。如果ICELL和IREF之间的差值小，在形成模式中VOUT1的移动量就很小。图6示出在再生模式下是如何对此放大的。参照图6，当ICELL小于IREF时，线290表示VOUT1；当ICELL大于IREF时，线295表示VOUT1。用晶体管190，195在再生模式下放大VOUT1和VREF(VDIFF)之间的差值。如上所述，将这些晶体管190，195配置成形成具有一个正反馈环路的放大器以能放大在来自VREF的VOUT1模式下的变化。在再生操作的末尾，节点210和255具有表示比较结果的数字级别(level)。在时刻t3，将控制信号cnt加到晶体管270上以将节点210和255的信号传送到输出端285。
在时刻t4，将控制信号eq、eqb、prechrg、和prechrgb分别加到晶体管200，205，165和170，以为下一预先充电操作重新配置读出放大器。分别将控制信号en、enb和cnt从晶体管245，250和270上去除。使控制信号en和enb分别从晶体管230和240上去除直到预先充电操作准备开始。
现在描述读具有多级存储器单元的存储器的读出放大器100的操作过程的方法。图7是根据本发明的一个实施例的操作读出放大器100的过程。该过程开始于在步骤305中将预先充电电路通过共射共基器件135的节点160连接到位线140。一般为，通过将控制信号加到晶体管开关上使其闭合来实现这样的连接。接下来，在步骤310中，将共射共基期器件预先充电到预定的参考电压。将预定的参考电压加到单位增益缓冲器的输入端以产生偏置电流(IBIAS)，并且将来自参考电流电路的偏置电流(IBIAS)和参考电流(IREF)加到共射共基器件以将共射共基器件预先充电到预定的参考电压。在步骤315将预先充电电路从共射共基器件断开连接，在步骤320形成一个表示存储在存储器单元的数据的电压信号。在步骤320，形成电压信号的形成步骤是：允许IREF与流过的存储器单元的电流ICELL之间差改变给共射共基器件充电的电压。在步骤325，通过改变充电电路中的晶体管之间的连接以形成具有一个正反馈环路来将预先充电电路重新配置为再生电路。在步骤330中然后用再生电路放大电压信号。
优选地，在相同的衬底或芯片上制造放大器100、存储器单元阵列、高电压电源或电压泵(未示出)、和用于选择连接到读出放大器上的单元的选择器。然而，可以理解，也可将本发明的读出放大器制造成分离的集成电路或分离器件的一个电路，这并没有脱离本发明的保护范围。
可以理解，尽管在前面的描述中阐述了本发明某些实施例的多个特征和优点，并且一起详细描述了本发明多种的结构和功能，此公开仅是为了描述。在细节上可进行的改变，特别是在各部分的结构和排列上改变，都落在本发明的全部范围的精神主旨之内，其全部范围是由表达所附的权利要求的术语的宽的通常含义来表示。例如，尽管指定其中描述的优先实施例用于采用固态微电子的存储器，本领域普通技术人员可以知晓，本发明的教导可适用于其它存储器，例如那些使用分子级有机或化学开关的存储器。因此，不应将所附的权利要求的范围局限于其中描述优选实施例。

Claims (22)

1.一种操作读出放大器以读出存储在存储器单元中的数据的方法，该方法包括步骤：
用预先充电电路将存储器单元的一条位线充电到基本等于读出放大器的合闸点的预定参考电压；
形成一个表示存储在存储器单元中的数据的电压信号；
将预先充电电路重新配置为再生电路；
用再生电路放大该电压信号。
2.根据权利要求1所述的方法，进一步包括步骤：预先充电连接到该存储器单元的位线的共射共基器件的一个节点。
3.一种读具有电场效应晶体管(FET)的多态存储器单元的读出放大器，该电场效应晶体管有一个源极、一个漏极和一条位线，该读出放大器包括：
一个连接到存储器单元的FET的漏极的共射共基器件，该共射共基器件适于在读出模式期间增加读出放大器的分辨率，并在写模式期间将读出放大器从加到存储器单元上的高电压上分离开；和
一个连接到共射共基器件的预先充电电路，该预先充电电路被配置成在预先充电模式期间通过共射共基器件预先充电存储器单元的位线，以减少读多态存储器单元所需的时间。
4.根据权利要求3所述的读出放大器，其中共射共基器件是串联在预先充电电路和存储器单元中的FET的漏极之间。
5.根据权利要求3所述的读出放大器，其中预先充电电路包括一个具有一个输入端和一个输出端的单位增益缓冲器，在该输入端提供余一个预定的参考电压，在该输出端提供一个偏置电压，以通过将共射共基器件的一个节点充电到一个预定的参考电压来预先充电位线。
6.根据权利要求5所述的读出放大器，其中预先充电电路进一步包括一个晶体管开关，该晶体管开关在预先充电模式期间将单位增益缓冲器连接到共射共基器件，而在形成模式期间断开单位增益缓冲器与共射共基器件的连接。
7.根据权利要求6所述的读出放大器，包括一个提供参考电流IREF的参考电流电路，其中在形成模式下，IREF和流过存储器单元的电流(ICELL)之间的差值引起从预定参考电压开始的变化，以充电共射共基器件的节点，形成了一个表示存储在存储器单元中的数据的电压信号。
8.根据权利要求7所述的读出放大器，其中在再生模式下将预先充电电路重新配置为再生电路，以放大在形成模式期间形成的电压信号。
9.一种包括根据权利要求3所述的读出放大器的多态存储器阵列，该多态存储器还包括：
其中能存储数据的多个多态存储器单元；及加到多态存储器单元上的用于写数据的高电压的电压源。
10.在一个具有至少一个能在其中存储数据的多态存储器单元和一个能读取存储在存储器单元中的数据的读出放大器的存储器中，该读出放大器具有一个连接到存储器单元的共射共基器件和一个用于通过共射共基器件预先充电存储器单元的一个位线的预先充电电路，一种操作该存储器以读出存储在多态存储器单元中的数据的方法，该方法包括步骤：
将预先充电电路连接到共射共基器件；
通过共射共基器件将存储器单元的位线预先充电到一个预定的参考电压；
从共射共基器件断开预先充电电路的连接；
形成一个表示存储在存储器单元中的数据的电压信号；
将预先充电电路重新配置为再生电路；
用再生电路放大该电压信号。
11.根据权利要求10所述的方法，预先充电电路包括一个具有一个可开关地连接到共射共基器件上的输出端的单位增益缓冲器，并且其中将预先充电电路连接到共射共基器件的步骤包括施加一个控制信号将输出端连接到共射共基器件上。
12.根据权利要求11所述的方法，其中通过共射共基器件将存储器单元的位线预先充电到一个预定的参考电压的步骤包括：
将预定的参考电压加到单位增益缓冲器的一个输入端；及
将来自单位增益缓冲器的偏置电流(IBIAS)加到共射共基器件以通过将共射共基器件的节点充电到预定的参考电压来预先充电存储器单元的位线。
13.根据权利要求12所述的方法，其中读出放大器还包括一个将一参考电流(IREF)提供给共射共基器件的参考电流电路，其中将共射共基器件预先充电到一个预定电压的步骤包括将IREF和IBIAS同时加到共射共基器件以通过共射共基器件将位线预先充电到预定的参考电压。
14.根据权利要求13所述的方法，形成一电压信号的步骤包括使IREF和流过存储器单元的电流(ICELL)之间的差值引起从预定参考电压开始的变化以充电共射共基器件。
15.根据权利要求10所述的方法，将预先充电电路重新配置为再生电路包括形成一个具有一个正反馈环路的放大器。
16.根据权利要求15所述的方法，其中预先充电电路包括一个单位增益缓冲器，其中形成一个放大器包括用包括单位增益缓冲器的元件形成该放大器。
17.根据权利要求15所述的方法，其中放大电压信号的步骤包括用该放大器放大该电压信号。
18.一种多态存储器，包括：
至少一个能在其中存储数据的多态存储器单元；
一个能读取存储在存储器单元中的数据的读出放大器，该放大器包括：
一个连接到存储器单元的共射共基器件；
用于通过共射共基器件预先充电至少一个多态存储器单元的一条位线的部件；
用于形成一个表示存储在存储器单元中的数据的电压信号的部件；
放大该电压信号的部件。
19.根据权利要求18所述的多态存储器，其中用于预先充电的部件包括一个含有一个单位增益放大器的预先充电电路，该单位增益放大器具有一个在其上加有一个预定参考电压的输入端和一个输出端，连接该输出端以将一偏置电流(IBIAS)提供给共射共基器件以通过将共射共基器件的节点预先充电到预定的参考电压来预先充电该位线。
20.根据权利要求19所述的多态存储器，其中用于形成一个电压信号的部件包括：
将预先充电电路的输出端从共射共基器件断开的部件；与
一个将一参考电流(IREF)提供给共射共基器件的参考电路；
其中IREF和流过存储器单元的电流(ICELL)之间的差值引起从预定参考电压开始的变化以充电共射共基器件的节点。
21.根据权利要求19所述的多态存储器，其中用于放大该电压信号的部件包括一个具有一个正反馈环路的放大器的再生电路。
22.根据权利要求21所述的多态存储器，其中预先充电电路包括在第一种配置下连接在一起的单位增益放大器的各个部件，并且其中再生电路包括在第二种配置下连接在一起的单位增益放大器的各个部件。
CNB028230825A 2001-11-20 2002-11-12 用于多级非易失性集成存储器装置的读出放大器 Expired - Fee Related CN100456389C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/989,996 2001-11-20
US09/989,996 US6747892B2 (en) 2000-11-21 2001-11-20 Sense amplifier for multilevel non-volatile integrated memory devices

Publications (2)

Publication Number Publication Date
CN1672215A true CN1672215A (zh) 2005-09-21
CN100456389C CN100456389C (zh) 2009-01-28

Family

ID=25535640

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028230825A Expired - Fee Related CN100456389C (zh) 2001-11-20 2002-11-12 用于多级非易失性集成存储器装置的读出放大器

Country Status (9)

Country Link
US (1) US6747892B2 (zh)
EP (1) EP1446807B1 (zh)
JP (1) JP4274943B2 (zh)
KR (1) KR100915883B1 (zh)
CN (1) CN100456389C (zh)
AT (1) ATE384330T1 (zh)
AU (1) AU2002364118A1 (zh)
DE (1) DE60224703T2 (zh)
WO (1) WO2003044803A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105469818A (zh) * 2014-09-12 2016-04-06 上海华虹宏力半导体制造有限公司 读出放大器

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3709846B2 (ja) * 2002-01-18 2005-10-26 ソニー株式会社 並列型ａｄ変換器
KR100942870B1 (ko) * 2005-07-04 2010-02-17 마이크론 테크놀로지, 인크. 저전력 다중 비트 감지 증폭기
US7656710B1 (en) 2005-07-14 2010-02-02 Sau Ching Wong Adaptive operations for nonvolatile memories
US7385848B2 (en) * 2005-09-09 2008-06-10 Sharp Kabushiki Kaisha Semiconductor storage device and electronic equipment
US7489546B2 (en) * 2005-12-20 2009-02-10 Micron Technology, Inc. NAND architecture memory devices and operation
JP4855773B2 (ja) * 2005-12-26 2012-01-18 株式会社東芝 半導体記憶装置及びそのデータ読み出し方法
US7457178B2 (en) * 2006-01-12 2008-11-25 Sandisk Corporation Trimming of analog voltages in flash memory devices
US7254071B2 (en) * 2006-01-12 2007-08-07 Sandisk Corporation Flash memory devices with trimmed analog voltages
US7499369B2 (en) * 2006-07-19 2009-03-03 Sandisk Corporation Method of high-performance flash memory data transfer
US7366028B2 (en) 2006-04-24 2008-04-29 Sandisk Corporation Method of high-performance flash memory data transfer
US7345926B2 (en) * 2006-04-24 2008-03-18 Sandisk Corporation High-performance flash memory data transfer
US7499339B2 (en) * 2006-07-19 2009-03-03 Sandisk Corporation High-performance flash memory data transfer
US7525855B2 (en) * 2006-04-24 2009-04-28 Sandisk Corporation Method of high-performance flash memory data transfer
US7366029B2 (en) * 2006-04-24 2008-04-29 Sandisk Corporation High-performance flash memory data transfer
WO2007125590A1 (ja) 2006-04-28 2007-11-08 Spansion Llc 半導体装置およびその制御方法
US20070300130A1 (en) * 2006-05-17 2007-12-27 Sandisk Corporation Method of Error Correction Coding for Multiple-Sector Pages in Flash Memory Devices
US7809994B2 (en) * 2006-05-17 2010-10-05 Sandisk Corporation Error correction coding for multiple-sector pages in flash memory devices
US7304893B1 (en) 2006-06-30 2007-12-04 Sandisk Corporation Method of partial page fail bit detection in flash memory devices
US7355892B2 (en) * 2006-06-30 2008-04-08 Sandisk Corporation Partial page fail bit detection in flash memory devices
US7522463B2 (en) 2007-01-12 2009-04-21 Atmel Corporation Sense amplifier with stages to reduce capacitance mismatch in current mirror load
US7599224B2 (en) * 2007-07-03 2009-10-06 Sandisk Corporation Systems for coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
US7508715B2 (en) * 2007-07-03 2009-03-24 Sandisk Corporation Coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
US7746713B2 (en) * 2007-09-12 2010-06-29 Massachusetts Institute Of Technology High density 45 nm SRAM using small-signal non-strobed regenerative sensing
KR101026658B1 (ko) * 2008-03-17 2011-04-04 엘피다 메모리 가부시키가이샤 단일-종단 감지 증폭기를 갖는 반도체 디바이스
US7710782B2 (en) * 2008-05-05 2010-05-04 Macronix International Co., Ltd. Sense amplifier and data sensing method thereof
CN101609710B (zh) * 2008-06-17 2011-07-27 旺宏电子股份有限公司 感测放大器电路及其数据感测方法
US8469971B2 (en) * 2008-08-12 2013-06-25 Boston Scientific Neuromodulation Corporation Stylet for guiding leads of implantable electric stimulation systems and methods of making and using
US8509013B1 (en) * 2010-04-30 2013-08-13 Micron Technology, Inc. Partitioned bitline for memory
US9047930B2 (en) * 2013-07-26 2015-06-02 International Business Machines Corporation Single-ended low-swing power-savings mechanism with process compensation
US9997250B2 (en) 2016-03-17 2018-06-12 SK Hynix Inc. Non-volatile memory device with a plurality of cache latches and switches and method for operating non-volatile memory device
KR102424285B1 (ko) * 2018-02-01 2022-07-25 에스케이하이닉스 주식회사 멀티 레벨 센싱 회로 및 이를 포함하는 반도체 장치
US11372056B2 (en) * 2020-05-26 2022-06-28 Sandisk Technologies Llc Circuit for detecting pin-to-pin leaks of an integrated circuit package
US12094542B2 (en) 2020-12-08 2024-09-17 Stmicroelectronics International N.V. Device and method to generate bias voltages in non-volatile memory

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268319A (en) 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
US5095344A (en) * 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
US5172338B1 (en) 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
US5220531A (en) 1991-01-02 1993-06-15 Information Storage Devices, Inc. Source follower storage cell and improved method and apparatus for iterative write for integrated circuit analog signal recording and playback
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
FR2694119B1 (fr) * 1992-07-24 1994-08-26 Sgs Thomson Microelectronics Circuit de lecture pour mémoire, avec recharge et équilibrage avant lecture.
US5591384A (en) 1994-03-31 1997-01-07 Modern Technologies Corp. Method for molding parts
EP0735542A1 (en) 1995-03-31 1996-10-02 STMicroelectronics S.r.l. Reading circuit for multilevel non-volatile memory cell devices
US5684736A (en) 1996-06-17 1997-11-04 Nuram Technology, Inc. Multilevel memory cell sense amplifier system
US6490200B2 (en) 2000-03-27 2002-12-03 Sandisk Corporation Non-volatile memory with improved sensing and method therefor
IT1314042B1 (it) * 1999-10-11 2002-12-03 St Microelectronics Srl Circuito amplificatore di lettura per memorie, ad elevata capacita'di discriminazione di livelli di corrente.
KR100436127B1 (ko) * 2000-06-28 2004-06-14 주식회사 하이닉스반도체 센스앰프를 포함하는 반도체 메모리 장치 및 센스앰프구동 방법
US6538922B1 (en) 2000-09-27 2003-03-25 Sandisk Corporation Writable tracking cells

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105469818A (zh) * 2014-09-12 2016-04-06 上海华虹宏力半导体制造有限公司 读出放大器
CN105469818B (zh) * 2014-09-12 2018-01-26 上海华虹宏力半导体制造有限公司 读出放大器

Also Published As

Publication number Publication date
KR100915883B1 (ko) 2009-09-07
EP1446807A2 (en) 2004-08-18
US6747892B2 (en) 2004-06-08
EP1446807A4 (en) 2005-11-30
KR20040070174A (ko) 2004-08-06
EP1446807B1 (en) 2008-01-16
WO2003044803A3 (en) 2003-08-28
AU2002364118A1 (en) 2003-06-10
JP4274943B2 (ja) 2009-06-10
JP2005510006A (ja) 2005-04-14
DE60224703D1 (de) 2008-03-06
CN100456389C (zh) 2009-01-28
DE60224703T2 (de) 2009-01-08
US20030095431A1 (en) 2003-05-22
WO2003044803A2 (en) 2003-05-30
ATE384330T1 (de) 2008-02-15

Similar Documents

Publication Publication Date Title
CN100456389C (zh) 用于多级非易失性集成存储器装置的读出放大器
US5729492A (en) Sense amplifier having capacitively coupled input for offset compensation
CN101213611B (zh) 低功率多位读出放大器及其读取方法
US7116154B2 (en) Low power charge pump
US9558836B2 (en) Compact high speed sense amplifier for non-volatile memory with reduced layout area and power consumption
KR100374522B1 (ko) 메모리 어레이의 면적을 축소할 수 있는 비휘발성 반도체기억 장치
US7706194B2 (en) Charge pump circuit, semiconductor memory device, and method for driving the same
CN1233838A (zh) 具有升压限制的升压电路
KR20020004829A (ko) 반도체 집적회로 및 플래쉬 메모리
US7495965B2 (en) Semiconductor memory device
US8760937B2 (en) Semiconductor memory device with bit line charging circuit and control method thereof
Micheloni et al. The flash memory read path: building blocks and critical aspects
US7724071B2 (en) Voltage boosting device and method for semiconductor device
US7362614B2 (en) Non-volatile semiconductor storage apparatus
KR20090079657A (ko) 안정적인 워드라인 전압을 발생할 수 있는 플래시 메모리장치
JP2007073121A (ja) 半導体メモリ回路
CN1229994A (zh) 半导体存储器件
US20030012073A1 (en) Nonvolatile semiconductor storage device
US6700811B1 (en) Random access memory device and method for driving a plate line segment therein
US20090003041A1 (en) Semiconductor memory device and read method thereof
CN1551222A (zh) 具有为读写放大器产生电压之电压产生电路的集成存储器
JP2022050043A (ja) 半導体記憶装置
CN1521759A (zh) 使用于存储器单元电路的数据感应方法
JP2596144B2 (ja) 不揮発性半導体記憶装置
JP2006085839A (ja) 不揮発性半導体記憶装置およびその制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SANDISK TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: SANDISK CORP.

Effective date: 20120322

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120322

Address after: American Texas

Patentee after: Sandisk Corp.

Address before: california

Patentee before: Sandisk Corp.

C56 Change in the name or address of the patentee

Owner name: SANDISK TECHNOLOGY CO., LTD.

Free format text: FORMER NAME: SANDISK TECHNOLOGIES, INC.

CP01 Change in the name or title of a patent holder

Address after: American Texas

Patentee after: Sandisk Corp.

Address before: American Texas

Patentee before: Sandisk Corp.

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: American Texas

Patentee after: DELPHI INT OPERATIONS LUX SRL

Address before: American Texas

Patentee before: Sandisk Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090128

Termination date: 20181112

CF01 Termination of patent right due to non-payment of annual fee