CN1663056A - Led芯片安装结构及具有该结构的图像读取装置 - Google Patents

Led芯片安装结构及具有该结构的图像读取装置 Download PDF

Info

Publication number
CN1663056A
CN1663056A CN038144999A CN03814499A CN1663056A CN 1663056 A CN1663056 A CN 1663056A CN 038144999 A CN038144999 A CN 038144999A CN 03814499 A CN03814499 A CN 03814499A CN 1663056 A CN1663056 A CN 1663056A
Authority
CN
China
Prior art keywords
led chip
liner
electrode
mounting structure
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN038144999A
Other languages
English (en)
Other versions
CN100578824C (zh
Inventor
吉川泰弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1663056A publication Critical patent/CN1663056A/zh
Application granted granted Critical
Publication of CN100578824C publication Critical patent/CN100578824C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Die Bonding (AREA)
  • Led Devices (AREA)
  • Light Sources And Details Of Projection-Printing Devices (AREA)
  • Facsimile Heads (AREA)

Abstract

本发明提供的一种LED芯片的安装结构，其具有，具有安装衬垫(45R)的线路基板；具有与所述安装衬垫(45R)相对的电极(12)的LED芯片(10)；位于所述该安装衬垫(45R)和所述电极(10)之间，将该安装衬垫(45R)及电极(10)电气连接的凸块(47)；用于将所述LED芯片(10)固定在所述线路基板(41)上的粘接部件(7)。

Description

LED芯片安装结构及具有该结构的图像读取装置
技术领域
本发明涉及一种LED芯片安装在线路基板上的LED芯片安装结构及具有该结构的图像读取装置。
背景技术
通常，图像读取装置具有光源及接收光部。在装置工作中，光源发出照射图像读取区域的光。从光源发出的光由作为读取对象的原稿的图像读取区域反射。接收光部接收该反射光并根据接收光量，输出图像信号。在这种图像读取装置中，作为光源采用发光颜色不同的三个发光二极管(LED)芯片。在这种情况下，这些LED芯片以安装在给定线路基板上状态，安装在图像读取装置中。
图10A-10C可以构成图像读取装置的光源，表现为形态不同的三个LED芯片60，70，80。
图10A所示的第一形式的LED芯片60具有由P型半导体层61a、N型半导体层61b及它们之间的活性层61c构成的层叠结构61。在层叠结构61的图中的下表面，设有覆盖大致其全部区域的阳极62，在图中的上表面，设置有只覆盖其一部分的阴极63。作为光源用的红色LED芯片采用具有这种第一种形式的LED芯片60的形态的部件。若通过阳极62及阴极63附加给定电压，则从LED芯片60，经过层叠结构61的露出表面射出光。
图10B所示的第二种形式的LED芯片70具有层叠结构71及透明基板72。层叠结构71由P型半导体层71a、N型半导体层71b及它们之间的活性层71c构成。透明基板72由方形部分及位于其下面的锥台部分构成。在层叠结构71的图中的下表面，设置有覆盖其大致全部区域的阳极73，在透明基板72的上表面72a，设置有覆盖其一部分的阴极74。作为光源用的绿色和蓝色LED芯片，采用具有这种第二种形式的LED芯片70的形态的部件。如果通过阳极73及阴极74附加给定电压，则从LED芯片70，通过透明基板72的上表面72a及倾斜表面72b或层叠结构71的侧面射出光。
图10C所示的第三种形式的LED芯片80具有层叠结构部81及透明基板82。层叠结构部81由P型半导体层81a、N型半导体层81b及它们之间的活性层81c构成，并具有切口83。在切口83露出的P型半导体81a上设置阳极84，在N型半导体81b的图中的下表面设置阴极85。作为光源用的蓝色LED芯片，采用具有这种第三种形式的LED芯片80的形态的部件。若通过阳极84及阴极85附加给定电压，则从LED芯片80，通过透明基板82的图中的上表面或层叠结构部81的给定侧面射出光。
图11表示图象读取装置的光源用LED芯片的线路基板目前的实施方式的一个例子。在图11所示的安装式样中，作为光源的三个LED芯片92R、92G、92B安装在线路基板91上。
LED芯片92R为红色光源，其具有上述第一种形式的LED芯片60的形态。LED芯片92G为绿色光源，其具有上述第二种形式的LED芯片70的形态。LED芯片92B为蓝色光源，其具有上述第二种形式的LED芯片70的形式。
在线路基板91上还放置着作为接受光部的，设置成一列的多个光电转换元件93。此外，线路基板91具有与LED芯片92R、92G、92B及光电变换元件93一起构成电路的线路结构94。在线路结构94的给定地方，与各个LED芯片92R、92G、92B对应分别设有三个安装衬垫95及一个连接衬垫96，LED芯片92R、92G、92B分别放置在对应的安装衬垫上。
图12A表示LED芯片92R(即第一种形式的LED芯片60)的线路基板91的目前的安装结构。当将LED芯片60安装在线路基板91上时，首先，使用芯片连接器，在给定的温度条件下，通过焊锡或导电膏，将LED芯片60压紧在安装衬垫95上，使LED芯片60的阳极62与安装衬垫95通过来自焊锡或导电膏的粘接金属部分97接合。其次，利用电线连接技术，通过电线W，使阴极63与连接衬垫96电气连接。在图12A中，从使图简洁的观点出发，在阳极及安装衬垫之间没有表示粘接金属部分97。图12B也同样。
图12B表示LED芯片92G、92B(即第二种形式的LED芯片70)的线路基板91的目前结构。当将LED芯片70安装在线路基板91上时，首先，使用芯片连接器，在给定的温度条件下，通过焊锡或导电膏，将LED芯片60压紧在安装衬垫95上，并通过来自焊锡或导电膏的粘接金属部分97，使LED芯片70的阳极73与安装衬垫95与接合。其次，利用电线连接技术，通过电线W，使阴极74与连接衬垫96电气连接。这样，经过与LED芯片60同样的工序安装LED芯片70。
在LED芯片60的目前安装结构中，在安装过程中，从阳极62及安装衬垫95之间突出的焊锡或导电膏的量较多，因此，如图12A所示，有层叠结构61的侧面被粘接金属部分97覆盖至比较高的位置的情况。若将电压加在LED芯片60上，则在粘接金属部分97中，泄漏电流容易在覆盖侧面的地方通过，该泄漏电流的产生导致LED芯片60的发光效率或亮度降低。另外，粘接金属部分97的部分地覆盖侧面也是亮度降低的原因。特别是在粘接金属部分97覆盖侧面至比活性层61高的位置的情况下，亮度降低的程度显著。
在LED芯片70的目前的安装结构中，在安装过程中，从阳极73及安装衬垫95之间突出的焊锡或导电膏的量较多，因此，如图12B所示，有层叠结构72的侧面及透明基板72的倾斜面72b的一部分被粘接金属部分97覆盖的情况。在LED芯片70中，为了使P型半导体层71a薄，活性层71c接近安装衬垫95，因此，在活性层71c中，面临侧面的地方容易完全被粘接金属部分97覆盖。如果将电压加在LED芯片70上，则在粘接金属部分97上，覆盖侧面及倾斜面72b地方，泄漏电流容易通过，该泄漏电流的产生导致LED70的发光效率或亮度降低。另外，在活性层71c上粘接金属部分97覆盖邻近侧面的地方的情况下，导致亮度显著降低。此外，粘接金属部分97部分地覆盖倾斜面72b也是亮度降低的原因。
图12c表示采用第三种形式的LED芯片80作为蓝色LED芯片，代替第二种形式的LED芯片70的情况的目前的安装结构。为了安装LED芯片80，使用形成与衬垫95和96不同形式的安装衬垫95′和连接衬垫96′形成的线路基板91′代替与LED芯片70的两个电极电气连接的安装衬垫95和连接衬垫96。
在将LED芯片80安装在这种线路基板91上时，例如，首先将LED芯片80配置在线路基板91上，既使得LED芯片80的阳极84与安装衬垫95′接触，又使的阴极85与连接衬垫96′的一部分接触。其次，在LED芯片80和线路基板91之间充填绝缘树脂粘接剂98。作为将LED芯片80固定在线路基板91上的装置，不能使用焊锡或导电膏代替绝缘树脂粘接剂98。这是因为在线路基板91和LED芯片80之间，如果焊锡或导电膏熔化后凝固，阳极83和阴极84会短路，因此，必需利用使用与第一种及第二种形式的LED芯片60、70不同材料的不同方法，将第三种形式的LED芯片80安装在线路基板91上。
如图12C所示，在LED芯片80的目前安装结构中，层叠结构部81的侧面被绝缘粘接剂和98覆盖。如果将充分量的绝缘性树脂粘接剂98在安装过程中供给LED芯片80和线路基板91之间，将LED芯片80适当地固定在线路基板91上，则该绝缘树脂粘接剂98的一部分从LED芯片80及线路基板91间突出，在层叠结构部81的侧面传递上升。由于LED芯片80的层叠结构部81比较薄，因此，该绝缘树脂粘接剂98的一部分覆盖层叠结构部81的侧面。由绝缘树脂粘接剂98覆盖层叠结构98的侧面，导致亮度降低。
此外，在图象读取装置中，在采用第三种形式的LED芯片80作为蓝色LED芯片代替第二种形式的LED芯片70的情况下，当利用目前的技术时，导致制造工序数目增加或制造线复杂。除了用于安装LED芯片92R(第一种形式的LED芯片60)及LED芯片92G(第二种形式的LED芯片70)的种类的工序以外，还不得不进行与该种工序不同的，安装蓝色LED芯片(第三种形式的LED芯片80)的工序。
另外，在图象读取装置中，在采用第三种形式的LED芯片80作为蓝色LED芯片，代替第二种形式的LED芯片70的情况下，当使用目前的技术时，不得不使用与线路基板91不同的线路基板91′代替线路基板91。因此，在图象读取芯片的单一的制造线上，在一起采用LED芯片70、80作为蓝色LED芯片的情况下，当使用目前的技术时，需要与LED芯片的形式相适应，线路基板91、91′都需要。这样，制造成本和管理成本都不好。
发明内容
本发明是考虑这个问题层面而提出的，其目的在于要提供一种可抑制LED芯片亮度降低，并且可以适用的LED芯片种类多的LED芯片安装结构及具有该结构的图象读取装置。
本发明的第一方面提供了一种LED安装结构。该安装结构具有，具有安装衬垫的线路基板；具有与安装衬垫相对的电极的LED芯片；位于该安装衬垫及电极之间，用于将该安装衬垫及电极电气连接的凸块；用于将上述LED芯片固定在线路基板上的粘接部件。
在本发明的第一方面的优选实施方式中，粘接部件为各向异性导电树脂组成物。在这种情况下，优选凸块被熔焊在上述安装衬垫上，并且通过各向异性导电树脂，其与电极电气连接。
在另一个优选实施方式中，粘接部件为绝缘性树脂组成物。在这种情况下，优选凸块被熔焊在上述安装衬垫上，并且不通过绝缘性树脂组成物，其直接与电极接触。
在本发的第一方面中，优选上述LED芯片还具有与上述线路基板相反的电极。
本发明的第二方面提供了另一种LED芯片安装结构。该安装结构具有，具有第一和第二安装衬垫的线路基板；和具有与第一安装衬垫相对的第一电极及与第二安装衬垫相对的第二电极的LED芯片；位于第一安装衬垫及第一电极之间，用于将该第一个安装衬垫及第一电极电气连接的第一凸块；位于第二安装衬垫和第二电极之间，用于将该第二安装衬垫及第二电极电气连接的第二凸块；用于将LED芯片固定在线路基板上的粘接部件。
在本发明的第二方面的优选实施方式中，粘接部件为各向异性导电树脂组成物。在这种情况下，第一凸块被熔焊在第一安装衬垫上，同时，通过各向异性导电树脂，其与第一电极电气连接；第二凸块被熔焊在第二安装衬垫上，同时，通过各向异性导电树脂，其与第二电极电气连接。
在另一个优选实施方式中，粘接部件为绝缘性树脂组成物。在这种情况下，第一凸块被熔焊在第一安装衬垫上，同时，不通过绝缘性树脂组成物，其直接与第一电极接触；第二凸块被熔焊在第二安装衬垫上，同时，不通过绝缘性树脂组成物，其直接与第二电极接触。
本发明的第三个方面提供了另一种LED芯片安装结构。该安装结构具有，具有至少三个安装衬垫的线路基板；具有与从至少三个安装衬垫中选出的第一及第二安装衬垫相对的电极的LED芯片；位于第一安装衬垫及电极之间，用于将该第一安装衬垫及电极电气连接的第一凸块；位于第二安装衬垫及电极之间，用于将该第二安装衬垫及电极电气连接的第二凸块；用于将上述LED芯片固定在上述线路基板上的粘接部件。
在本的第三个方面的优选实施方式中，粘接部件为各向异性导电树脂的组成物。在这种情况下，第一凸块被熔焊在第一安装衬垫上，同时，通过各向异性导电树脂，其与电极电气连接；第二凸块被熔焊在第二安装衬垫上，同时，通过各和异性导电树脂，其与电极电气连接。
在另一个优选实施方式中，上述粘接部件为绝缘性树脂组成物。在这种情况下，第一凸块被熔焊在第一安装衬垫上，同时，不通过绝缘性树脂组成物，其直接与电极接触；第二凸块被熔焊在第二安装衬垫上，同时，不通过绝缘性树脂组成物，其直接与电极接触。
在本发明的第4个方面提供另一个LED芯片安装结构。该安装结构具有，具有至少3个安装衬垫的线路基板；具有与从至少三个安装衬垫选出的第一相对的第一电极，及与从上述至少三个安装衬垫中选择的第二安装衬垫相对的第二电极的LED芯片；位于第一安装衬垫及第一电极之间，用于将该第一安装衬垫及第一电极电气连接的第一凸块；位于第二安装衬垫及第二电极之间，用于将该第二安装衬垫及第二电极电气连接的第二凸块；用于将LED芯片固定在线路基板上的粘接部件。
在本发明的第4个方面的优选实施方式中，粘拉构件为各向异性导电树脂组成物。在这种情况下，第一凸块被熔焊在第一安装衬垫上，同时，通过各向异性导电树脂，其与第一电极电气连接；第二凸块被熔焊在第二安装衬垫上，同时，通过各向异性导电树脂，其与第二电极电气连接。
在本发明的另一个实施方式中，粘接部件为绝缘性树脂组成物。在这种情况下，第一凸块被熔焊在第一安装衬垫上，同时，不通过绝缘性树脂组成物，其与第一电极直接接触；第二凸块被熔焊在第二安装衬垫上，同时，不通过绝缘性树脂组成物，其与第二电极直接接触。
本发明的第5个方面提供了一种图象读取装置，该装置具有，用于发出照射原稿的图象读取区域的光的LED芯片；安装了芯片的线路基板；接收从上述LED芯片发出的由上述图象区域反射的光，并且输出与接收光量对应的图象信号的接收光部。线路基板具有安装衬垫。LED芯片具有与安装衬垫相对的电极。用于电气连接安装衬垫及电极的凸块位于该安装衬垫及电极之间。线路基板及上述LED芯片通过粘接部件固定。
附图说明
图1为本发明的图象读取装置的分解立体图；
图2为沿着装置状态的图1所示的图象读取装置的线II-II的放大的截面图；
图3为沿着图1所示的导光体的线III-III的截面图；
图4A～4C为本发明使用的光源用LED芯片的概略立体图；
图5为图1所示的线路基板的主要部分的放大平面图；
图6为表示本发明的LED芯片安装结构的一个例子；
图7为表示本的LED芯片安装结构的另一个例子；
图8A～8C为表示本发明的LED芯片安装结构的另一个例子的形成过程；
图9为表示本发明的LED芯片的安装结构的另一个例子。
图10A～10C分别表示光源用LED芯片的一个例子；
图11表示图象读取装置的线路基板的光源用LED芯片的目前的安装形式的一个例子。
图12A～12C分别表示目前的LED芯片的安装结构。
具体实施方式
图1为本发明的图象读取装置X的分解立体图。图2为沿着装配状态的图象读取装置X的图1所示的线II-II的放大截面图。图象读取装置X具有壳体1，电路基板40，透明板2，导光体3，反射镜4和透镜组5。
壳体1由合成树脂等制成，形成具有给定的收容空间1a的细长形。构成图象读取装置X的上述各个零件安装在壳体1中。
电路基板40具有线路基板41，三个LED芯片10、20、30和配置成一列的多个光电变换元件42。后述的本发明的LED芯片的安装结构适用于LED10、20、30在线路基板41上的安装。
如图2所示，线路基板41安装在壳体的底面上，其本体为由氧化铝陶瓷等制成的绝缘基板。如图1所示，在线路基板41的表面上形成对应各个LED芯片10、20、30或各个光电变换元件42，而进行电力供给或各种信号的输入输出的线路结构44，并安装有与该线路结构44电气连接的该连接器43。
透明板2由透明玻璃或树脂制成，并形成带板状。这种透明板2以封闭收容空间1a的上部开口的方式安装在壳体1中。在驱动装置时，读取对象物相对配置在该透明反2的上表面2a上，在副扫描方向(图2中的横方向)上移动。在透明板2的上表面2a上，透镜组5的上部为的图象读取区域2b。图象读取区域2b在壳体1或透明板2的长度方向上呈直线延伸。
LED芯片10、20、30有作为图象读取装置X的光源的功能。LED芯片10为发出红色光的LED芯片，至少在外形形态上，其与上述的第一种形式的LED芯片60相同，因此，属于第一种形式的LED芯片60。LED芯片20为发出绿色光的LED芯片，至少在外形形态上与上述第二种形式的LED芯片70相同，因此，属于第二种形式的LED芯片70。LED芯片30芯片为发出蓝色光的LED芯片，至少在外形形态上与上述第三种形式的LED芯片80相同，因此，属于第三种形式的LED芯片80。
在本实施方式中，分别各采用一个LED芯片10、20、30，如图1所示，以与线路基板41的宽度方向并列的方式安装在线路基板41的端部。
如图4A所示，LED芯片10具有由P型半导体层11a、N型半导体层11b及它们之间的活性层11c构成的层叠结构部分11。P型半导体层11a、N型半导体层11b及活性层11c分别由给定的材料制成。在层叠结构部11的图中的下表面，设置有覆盖大致全部区域的阳极12，在图中的上表面，设置有只覆盖其一部分的阴极13。阳极12的图中的下表面，在LED芯片20安装在线路基板上的状态下，构成与该线路基板相对的接合面14。如果通过阳极12和阴极13附加给定电压，则从LED芯片10，通过层叠结构部分11的露出表面射出光。
LED芯片20具有层叠结构部分21及透明基板22。层叠结构21由P型半导体层21a、N型半导体层21b及它们之间的活性层21c构成。半导体层21a、21b分别由掺杂给定的杂质例如GaN等构成，活性层20则由InGaN等构成。透明基板22由SiC等构成的透明的结晶基板成形，并由方形部分及下方的锥台部分构成。在方形部分及锥台部分上具有上表面22a及倾斜面22b。层叠结构部分21位通过外延成长法在透明基板22上形成，并在N型半导体层21b侧与透明基板22接合。在层叠结构部分21的图中的下表面上，设置覆盖大致全部区域的阳极23，而在透明基板22的上表面22a上，设置只覆盖其一部分的阴极24。在LED芯片20安装在线路基板上的状态下，阳极23的图中的下表面构成与该线路基板相对的接合面25。如果通过阳极23及阴极24附加给定的电压，则从LED芯片20，通过透明基板22的上表面22a及倾斜面22b或层叠结构部分21的侧面射出光。在倾斜面22b上，光向上折射射出。
LED芯片30具有层叠结构部分31及透明基板32。层叠结构部分31由P型半导体层31a、N型半导体层31b及它们之间的活性层31c构成，并具有切口33。P型半导体层31a、N型半导体层31b及活性层31c分别由给定材料制成。透明基板20例如由兰宝石制成。P型半导体层31a、活性层31c及N型半导体层31b通过外延成长法，依次在该透明基板20上形成。在切口33中露出的P型半导体31a上设置阳极34，在N型半导体31b的图中的下表面上设置阴极35。阳极22相对较厚，其下表面与阴极22的下表面大致为一个面。如果通过阳极34及阴极35附加给定电压，则从LED芯片30，通过透明基板32的图中上表面或层叠结构部分31的给定侧面射出光。
安装在线路基板41上的多个光电转换元件42，通过透镜组5，接收从各LED芯片2发出而从图象读取区域2b反射的光，同时，输出与接受的光量对应的图象信号。
导光体3高效率地将由LED芯片10、20、30发出的光，引导至图象读取区域2b全长区域上，其具有在长度方向一端的辅助区域3a和之外的主要区域3b。这种导光体3由例如PMMA等透明度高的构件构成。
辅助区域3a为，使由LED芯片10，20，30发出的光，在主要区域3b内行进的作用的部位。如图3所示，该辅助区域3a具有向下的底面131、端面132A及反射面133、134。由LED芯片10、20、30发出的光，在通过底面131而进入辅助区域3a内后，由反射面133、134反射，从而引导至主要区域3b。
主要区域3b为，使从辅助区域3a行进的光在导光体3的长度行进，而引导至图象读取区域2b中的作用的部分。如图2及图3所示，该主要区域3b在长度各处的横截面形状大致一样，并具有与导光体3的厚度方向相对的第一面135及第二面136，以及与导光体3的宽度方向相对的第3个面137及第4个面138。这些面135、136、137、138在导光体3的长度方向延伸。在第一面135上，在长度方向以适当的间隔设置数个凹部139。这个主要区域3b，其构成使从辅助区域3a行进的光如以下方式行进。
从辅助区域3b行进的光，在第一面135的凹部139以外的各个地方，及第2～第4个面136、137、138的各个地方，反复进行全反射，同时大致向着导光体3的长度方向的另一个端面132B的方向行进。在凹部139中，光在各个方向散乱反射，其进入路径急剧改变。由凹部139散乱反射的很多的光，由第三个面137及第4个面138全反射后，以比全反射临界角小的角度入射至第二个面136上。入射在第二面136上的光，从第二面136向外部射出，在集束在给定焦点F后，向着图象读取区域行进，这样的光的射出在第二面136的全长区域上产生。因此，即使安装地点在线路基板41的边缘端附近，LED芯片10、20、30可以适当地起到图象读取装置X的光源的作用。
反射镜4用于支承导光体3，该反射镜4具有可嵌入导光体3的槽4a，并嵌入壳体1的上壳空间1a中。槽4a与导光体3的第一面135的凹部139以外的地方、第三个面137、第4个面138、端面132A、132B对向接触。这样的反射镜4由合成树脂等制成，至少与导光体对向接触的面形成光反射率高的白色。因此，可防止在导光体3内行进的光从第三个面136以外的面向外泄漏。
透镜组5将从导光体3的第二面136射出，而被在图象读取区域2b中的读取对象物反射的光，集中在光电变换元件42的表面上。该透镜组5由例如树脂等制成的细长块状座5a和保持在其上的多个透镜5b构成，该多个透镜5b排列成列状。作为透镜5b，采用可以正立等倍成像在读取对象物上记录的图象、文字、记号等的自聚焦透镜。这样的透镜组5以与透明板2的背面相对的方式安装在壳体1内。
以下说明在图象读取装置X中采用的LED芯片的安装结构。
设置在线路基板41上的线路结构44通过在铜等导体膜上作出图形而形成。如图1和图5所示，在线路结构44的给定地方，设置安装衬垫45R、45G、45Ba、45Bb、45Bc及连接的垫46。安装衬45R、45G、45Ba、45Bb、45Bc及连接衬垫46分别通过在线路结构44上电镀Au而形成。
安装衬垫45R实质地提供放置红色LED芯片10的地方，其设置在线路结构44上与LED芯片10的阳极12电气连接的部分44R的末端上。安装衬垫45R通过与LED芯片20的阳极12的面积相等而具有大的面积。和图5所示，在安装衬垫45R上设置有用其表面立起的数个凸块47。
安装衬垫45G实质地提供放置绿色LED芯片20的地方，其设置在线路结构44上与LED芯片20的阳极23电气连接的部分44G的未端上。安装衬垫45G通过与LED芯片10的阳极23的面积相等而具有大的面积，如图5所示，在安装衬垫45G上设置有用其表面立起的数个凸块47。
安装衬45Ba、45Bb的一组实质地提供放置蓝色LED芯片30的地方。安装衬垫45Ba从连接衬垫46分支出来，而与该连接衬垫46电气连接，并通过与LED芯片30的阴极35的面积相等而具有大的面积。连接衬垫46设置在线路结构44上与各个LED芯片的阴极电气上连接的部分44C的未端。安装衬垫45Bb设置在线路结构44上与LED芯片30的阳极34电气连接的部分44B的末端，并通过与LED芯片30的阳极35的面积相等而具有大的面积。安装衬垫45Bb与安装衬垫45Ba相对，并在线路基板41的长度方向上离开给定的距离。如图5所示，在安装衬垫45Ba、45Bb分别设置由其表面立起的数个凸块47。
在本实施方式中，可以采用第二种的蓝色LED芯片70代替LED芯片30作为蓝色光源。在这种情况下，安装衬垫45Bb、45Bc的一组提供放置第二种的蓝色LED芯片70的地方。安装衬垫45Bc设置在线路结构44的部分44B的未端，并与安装衬垫45Bb在线路基板41的长度上离开给定的距离。安装衬垫45Bb、45Bc的面积和占据两个衬垫之间的区域的面积的合计面积具有大于与LED芯片70的阳极23的面积相等的面积。如图5所示，在安装衬垫45Bc设置有由其表面立起的数个凸块47。
图6为本发明的LED芯片安装结构的一个例子，表示LED芯片10及线路基板41的安装结构。在将LED芯片10安装在线路基板41上时，首先，准备在安装衬垫45Ba、45Bb、45Bc上已形成的多个凸块47的线路基板41。调节多个凸块47的高度，使得形成距离基板表面的高度相等。由此，当在线路基板41上形成安装衬垫45R、45G、45Ba、45Bb、45Bc时，即使在该凸块表面上产生凹凸的情况下，在放置后述的芯片时，给定的电极45Bc可以均等地与各个凸块47接触。结果，可以很好地防止LED芯片10倾斜安装或在LED芯片10上接触不良等。当将LED芯片10放置在线路基板41上时，设定各个凸块47的高度，使得LED芯片10和线路基板41间比后述的各向异性的导电树脂7的厚度小一些。这样的凸块47可以通过短轴凸块法由Au形成。根据这种方法，首先，将插入称为毛细管的夹具内的金线丝的前端部从毛细管的前端突出，并通过氢火焰等热熔融该金线丝的前端，进而形成金球。其次，通过毛细管的前端，将该金球压紧在对象安装衬垫上而固定。再次，在将金球固定在该衬垫上后，通过滑动移动毛细管或利用外力切断金线丝。这样，可以形成凸块47。在本发明中，在形成凸块47时，不用这种方法，而采用厚膜电镀Au等金属的方法。
在LED芯片10的安装过程中，预先将凸块47在LED芯片10或LED芯片20、30上形成，但如上所述，优选预先在线路基板41上形成。
安装在图象读取装置X中的光源用LED芯片10、20、30的尺寸约为200～300μm，相对较小。因此，在LED芯片10、20、30上形成凸块47，会因保持LED芯片10、20、30困难而引起生产率降低。此外，通过切断作为多个LED芯片集合体的晶片得到LED芯片10、20、30，在该晶片上形成凸块47后，再切成各个LED芯片的情况下，在各个LED芯片上容易产生毛刺或裂纹等，并且以第二种形式的LED芯片70的方式切断成复杂形状很困难。
其次，在安装LED芯片10时，以覆盖安装衬垫45R的方式，将各向异性导电树脂7供给至线路基板41上。各向性的导电树脂7由具有绝缘性的粘接性树脂成分7a及在其内部分散的导电粒子7b构成。作为粘接性树脂成分7a采用例如热硬化性树脂或UV硬化性树脂等。作为导电粒子7b可采用Au等的金属球或由Au等金属覆盖表面的树脂球。作为这种各向异性的导电树脂7可以采用在常温下为薄膜状或膏状的树脂。在常温下作为薄膜状的各向异性导电树脂7，通过加热可以软化。
其次，在LED芯片10的安装过程中，通过各向异性的导电树脂14，以作为接合面14的阳极与安装衬垫45R相对的方式，将LED芯片10放置在线路基板41上。在放置后，加热或用紫外线照射各向异性的导电树脂7，并将LED芯片10压紧在线路基板41上。经过这个工序，粘接性树脂成分7a固化，LED芯片10与线路基板41接合。阳极12和凸块47之间的距离变小，导电粒子7b处在阳极12和凸块47之间。由此，阳极12和安装衬垫45R上的凸块47电气连接。
其次，在LED芯片10的安装过程中，通过电线连接法，经过电线W将连接衬垫46与阳极13电气连接。
如以上这样，可将属于第一种形式的LED芯片60的红色LED芯片10安装在线路基板41上。
在LED芯片10和线路基板41的安装结构的形成过程中，阻止由凸块47的存在引起的阳极12对安装衬垫45R过度接近，结果，可以适当地控制各向异性导电树脂7从LED芯片10和线路基板41之间的突出量。因此，在形成的安装结构中，在层叠结构部分11侧面在被各向异性导电树脂7覆盖的地方的面积小。这样，在本安装结构中，可适当地抑制层叠结构部分11的侧面被覆盖引起的LED芯片10的亮度的降低。
此外，在本结构中，作为LED芯片10与线路基板41的粘接固定装置，采用向异性导电树脂7。通过压紧，各向异性树脂7在该压紧处有导电性。因此，在本安装结构中，即使在各向异性导电树脂7中存在覆盖层叠结构部分11的侧面的地方的情况下，当将电压加在LED芯片10上时，实质上不会产生通过该地方的泄漏电流。这样，在本安装结构中，可以适当地抑制泄漏电流引起的LED芯片10的亮度的降低。
图7为本发明的LED芯片安装结构的一个例子，它表示LED芯片20和线路基板41的安装结构。
在LED芯片20和线路基板41的安装结构中，作为LED芯片20的接合面25的阳极23与安装衬垫45G相对，LED芯片20通过各向异性导电树脂7，固定在线路基板41上。阳极23和凸块47之间的距离很小，导电粒子7b处在阳极23和凸块47之间。通过处在阳极23和凸块47之间的导电粒子7b，阳极23和安装衬垫45G上的凸块47电气连接。阴极24和连接衬垫46通过电线W电气连接。
LED芯片20和线路基板41的安装结构可经过与LED芯片10和线路基板41的安装结构的形成过程大致相同的过程形成。
在LED芯片20及线路基板41的安装结构的形成过程中，阻止由凸块47的存在引起的阳极23对安装衬垫45G过度接近，结果，可以适当地控制各向异性导电树脂7从LED芯片20和线路基板41之间的突出量。因此，在形成的安装结构中，在层叠结构部分21侧面被各向异性导电树脂7覆盖的地方的面积很小。这样，在本安装结构中，可适当地抑制层叠结构部分21的侧面被覆盖引起的LED芯片20的亮度的降低。
此外，在本结构中，作为LED芯片10与线路基板41的粘接固定装置，采用向异性导电树脂7。通过压紧，各向异性树脂7在该压紧处有导电性。因此，在本安装结构中，即使在各向异性导电树脂7中存在覆盖层叠结构部分21的侧面的地方的情况下，当将电压加在LED芯片20上时，实质上也不会产生通过该地方的泄漏电流。这样，在本安装结构中，可以适当地抑制泄漏电流引起的LED芯片20的亮度的降低。
图8A～图8C为本发明的另一个LED芯片安装结构的形成过程的一个例子，表示LED芯片30和线路基板41的安装结构的形成过程。当将LED芯片30安装在线路基板41上时，首先，如图8A所示，准备已形成凸块47的线路基板41。多个凸块47可利用与LED芯片10的安装过程有关的与上述相同的方法形成。
其次，如图8B所示，以覆盖安装衬垫45Ba、45Bb的方式，将各向性导电树脂7供给至线路基板41上。作为各向异性的导电粒子7b，可以使用与LED芯片10的安装过程有关的上述导电粒子相同的导电粒子。
其次，如图8C所示，通过各向异性导电树脂7，以阴极35和阳极34分别与安装衬垫45Ba和安装衬垫45Bb相对的方式，将LED芯片30放置在线路基板41上。在放置后，加热或用紫外线照射各向异性的导电树脂7，并将LED芯片30压紧在线路基板41上。通过这个工序，粘接性树脂成分7a固化，LED芯片30与线路基板41接合。阳极34或阴极35和凸块47之间的距离很小，导电粒子7b处在阳极34或阴极35和凸块47之间。由此，阴极35和安装衬垫45Ba上凸块47并列，与阳极34和安装衬垫45Bb上的凸块47电气连接。由于在阳极34和阴极35之间导电粒子7b不连接，因此可以确保阳极34和阴极35之间的绝缘性，如上这样，可将属于第三种形式LED芯片80的蓝色LED芯片30安装在线路基板41上。
在LED芯片30及线路基板41的安装结构的形成过程中，阻止由凸块47的存在引起的阴极35和阳极34对安装衬垫45Ba和安装衬垫45Bb过度接近，结果，可以适当地控制各向异性导电树脂7从LED芯片30和线路基板41之间的突出量。因此，在形成的安装结构中，在层叠结构部分31侧面在被各向异性导电树脂7覆盖的地方的面积很小。这样，在本安装结构中，可适当地抑制层叠结构部分31的侧面被覆盖引起的LED芯片30的亮度的降低。
另外，在本安装结构中，作为LED芯片30与线路基板41的粘接固定装置，采用向异性导电树脂7。通过压紧，各向异性树脂7在该压紧处有导电性。因此，在本安装结构中，即使在各向异性导电树脂7中存在覆盖层叠结构部分31的侧面的地方的情况下，当将电压加在LED芯片30上时，实质上不会产生通过该地方的泄漏电流。这样，在本安装结构中，可以适当地抑制泄漏电流引起的LED芯片30的亮度的降低。
图9表示采用第二种形式的蓝色LED芯片70代替LED芯片30作为蓝色光源的情况下的，该LED芯片70及线路基板41安装结构。
当将LED芯片70安装在线路基板41上时，首先，以覆盖安装衬垫45Bb、45Bc的方式，将各向异性导电树脂7供给至线路基板41上。作为各向异性导电粒子7b，可以使用与上述LED芯片10的安装过程相同的导电粒子。
其次，以阳极73与安装衬垫45Bb，45Bc相对的方式，通过各向异性导电树脂7，将LED芯片70放置在线路基板41上。在该放置后，加热或用紫外线照射各向异性导电树脂7，将LED芯片70压紧在线路基板41上。经过这个工序，粘接性树脂成分7a固化，LED芯片70与线路基板41接合。阳极73和凸块47之间的距离很小，导电粒子7b处在阳极73和凸块47之间。通过在阳极73和凸块47之间的放置导电粒子7b，阳极73和安装衬垫45Bb、45Bc上的凸块47电气连接。
其次，在LED芯片70的安装过程中，通过电线连接法，经过电线W将阴极74和连接衬垫46电气上连接。以上这样，可将第二种形式的蓝色LED芯片70作为蓝色光源，并安装在线路基板41上代替芯片30。
在LED芯片70及线路基板41的安装结构的形成过程中，阻止由凸块47的存在引起的阳极73对安装衬垫45Bb、45Bc过度接近，结果，可以适当地控制各向异性导电树脂7从LED芯片70和线路基板41之间的突出量。因此，在形成的安装结构中，在层叠结构部分71侧面被各向异性导电树脂7覆盖的地方的面积很小。这样，在本安装结构中，可适当地抑制层叠结构部分71的侧面被覆盖引起的LED芯片70的亮度的降低。
此外，在本安装结构中，采用向异性导电树脂7，作为LED芯片70与线路基板41的粘接固定装置。通过压紧，各向异性树脂7在该压紧处有导电性。因此，在本安装结构中，即使在各向异性导电树脂7中存在覆盖层叠结构部分71的侧面的地方的情况下，当将电压加在LED芯片70上时，实质上不会产生通过该地方的泄漏电流。这样，在本安装结构中，可以适当地抑制泄漏电流引起的LED芯片70的亮度的降低。
当采用本发明，在制造图象读取装置X时，构成光源的一组LED芯片10、20、30的粘接固定中，或向构成光源的一组LED芯片10、20、70与线路基板41的粘接固定中，各个LED芯片可以采用全部相同的方法。因此，采用本发明，不需要采用根据各个LED芯片的形态的粘接固定方法，在图象读取装置X的制造中，可抑制制造工序的增大或制造线的复杂化。
在图象读取装置X中，可以不变更线路基板41的结构，使用属于第三种形式LED芯片80的LED芯片30和第二种形式的蓝色的LED芯片70。因此，在图象读取装置X的单一的制造线中，即使在一起采用LED芯片30和第二种形式的蓝色的LED芯片70作为蓝色光源的情况下，不需要准备线路基板91和设计的线路基板。
具体地是，在将LED芯片30安装在线路基板41上时，可以选择线路基板41上的安装衬垫45Ba、45Bb、45Bc中的安装衬垫45Ba、45Bb进行安装作业。在将蓝色的LED芯片70安装在线路基板41上时，可以选择线路基板41上的安装衬垫45Ba、45Bb、45Bc中的安装衬垫45Bb，45Bc进行安装作业。这样，在蓝色LED芯片的安装工序中，可以根据LED芯片的种类，选择与LED芯片接合的安装衬垫。在有选择地采用第二种形式的蓝色LED芯片70或LED芯片30作为图象读取装置X的蓝色光源时，这种结构可很好地降低管理成本和制造成本。
在本发明中，可以以各个阳极与各个安装衬垫上的凸块47中的至少一个导通的方式，将第一种形式及第二种形式的LED芯片60、70安装在线路基板41上，但优选是将阳极的周边边缘以配置在多个凸块47上的方式安装。在这种情况下，第一种形式和第二种形式的LED芯片60、70可以稳定地支承在线路基板41上。因此，在安装作业中，可以防止由LED芯片在线路基板41上的倾斜引起的阳极和凸块47之间离开。可以可靠地将阳极和凸块47导通。
同样，在第三种形式的LED芯片70中，优选在线路基板41上，阳极34和阴极35的周边边缘以分别配置在多个凸块47上的方式安装。
在本发明中，在各个LED芯片安装结构中，作为将LED芯片10、20、30固定在线路基板41上的装置，可以采用绝缘性粘接剂代替各向性导电树脂7。在这种情况下，通过在各个电极(阳极，阴极)和各个安装衬垫适当接触的状态的固化该绝缘粘接剂，可使LED芯片10、20、30与线路41接合。
本发明的LED芯片的安装结构不是仅限于图象读取装置X的光源用LED芯片和线路基板的LED芯片安装结构，即使是采用LED芯片作为光源的LED显示器或LED灯等的LED芯片安装结构，也可以实现。在作为LED灯的LED芯片安装结构进行实施的情况下，上述LED芯片10、20、30可安装在金属板制引线上代替安装在线路基板41上，并在该引线的放置地方上形成凸块47。

Claims (22)

1.一种LED芯片的安装结构，其特征在于，
其具有，
具有安装衬垫(缓冲器)的线路基板，
具有与所述安装衬垫相对的电极的LED芯片，
位于所述该安装衬垫及所述电极之间，用于电气连接该安装衬垫电及电极的凸块，
用于将所述LED芯片与所述线路基板相对固定粘接部件。
2.如权利要求1所述的LED芯片安装结构，其特征在于，
所述粘接部件为各向异性导电树脂组成物。
3.如权利要求2所述的LED芯片安装结构，其特征在于，
所述凸块被熔焊在所述安装衬垫上，并通过所述各和异性导电树脂与所述电极电气连接。
4.如权利要求1所述的LED芯片安装结构，其特征在于，
所述粘接部件为绝缘性树脂组成物。
5、如权利要求4所述的LED芯片安装结构，其特征在于，
所述凸块被熔焊在所述安装衬垫上，并且不通过所述绝缘性树脂组成物，其直接与所述电极接触。
6.如权利要求1所述的LED芯片安装结构，其特征在于，
所述LED芯片还具有与所述线路基板相反的电极。
7.一种LED芯片安装结构，其特征在于，
其具有，
具有第一及第二安装衬垫的线路基板，
具有与所述第一安装衬垫相对的第一电极及与所述第二安装衬垫相对的第二电极的LED芯片，
位于所述第一安装衬垫及所述第一电极之间，用于将该第一安装衬垫及第一电极电气连接的第一凸块，
位于所述第二安装衬垫及所述第二电极之间，用于将该第二安装衬垫及第二电极电气连接的第二凸块，
将所述LED芯片固定在所述线路基板上的粘接部件。
8.如权利要求7所述的LED芯片安装结构，其特征在于，
所述粘接部件为各向异性导电树脂组成物。
9.如权利要求8所述的LED芯片安装结构，其特征在于，
所述第一凸块被熔焊在所述第一安装衬垫上，同时，通过所述各向异性导电树脂，其与所述第一电极电气连接；所述第二凸块被熔焊在所述第二安装衬垫上，同时，通过所述各和异性导电树脂，其与所述第二电极电气连接。
10.如权利要求7所述的LED芯片安装结构，其特征在于，
所述粘接部件为绝缘性树脂组成物。
11.如权利要求10所述的LED芯片安装结构，其特征在于，
所述第一凸块被熔焊在所述第一安装衬垫上，同时，不通过所述绝缘性树脂组成物，其直接与所述第一电极接触；所述第二凸块被熔焊在所述第二安装衬垫上，同时，不通过所述绝缘性树脂组成物，其直接与所述第二电极接触。
12.一种LED芯片安装结构，其特征在于，
其具有：
具有至少三个安装衬垫的线路基板，
具有与从所述至少三个安装衬垫选出的第一及第二安装衬垫相对的电极的LED芯片，
位于所述第一安装衬垫及所述电极之间，用于将该第一安装衬垫及电极电气连接的第一凸块，
位于所述第二安装衬垫及所述电极之间，用于将该第二安装衬垫及电极电气连接的第二凸块，
将所述LED芯片固定在所述线路基板上的粘接部件。
13.如权利要求12所述的LED芯片安装结构，其特征在于，
所述粘接部件为各向异性导电树脂组成物。
14.如权利要求13所述的LED安装结构，其特征在于，
所述第一凸块被熔焊在所述第一安装衬垫上，同时，通过所述各向异性导电树脂，其与所述第一电极电气连接；所述第二凸块被熔焊在所述第二安装衬垫上，同时，通过所述各向异性导电树脂，其与所述第二电极电气连接。
15.如权利要求12所述的LED芯片安装结构，其特征在于，
所述粘接部件为绝缘性树脂组成物。
16.如权利要求15所述的LED芯片安装结构，其特征在于，
所述第一凸块被熔焊在所述第一安装衬垫上，同时，不通过所述绝缘性树脂组成物，其直接与所述电极接触；所述第二凸块被熔焊在所述第二安装衬垫上，同时，不通过所述绝缘性树脂组成物，其直接与所述电极接触。
17.一种LED芯片安装结构，其特征在于，
其具有，
具有至少三个安装衬垫的线路基板，
具有与从所述至少三个安装衬垫选出的第一安装衬垫相对的第一电极，及从所述至少三个安装衬垫中选出的第二安装衬垫相对的第二电极的LED芯片，
位于所述第一安装衬垫及所述第一电极之间，用于将该第一安装衬垫及第一电极电气连接的第一凸块，
位于所述第二安装衬垫及所述第二电极之间，用于将该第二安装衬垫及第二电极电气上连接的第二凸块，
将所述LED芯片固定在所述线路基板上的粘接部件。
18.如权利要求17所述的LED芯片安装结构，其特征在于，
所述粘拉构件为各向异性导电树脂组成物。
19.如权利要求18所述的LED芯片安装结构，其特征在于，
所述第一凸块被熔焊在所述第一安装衬垫上，同时，通过所述各向异性导电树脂，其与所述第一电极电气连接；所述第二凸块被熔焊在所述第二安装衬垫上，同时，通过所述各向异性导电树脂，其与所述第二电极电气连接。
20.如权利要求17所述的LED芯片安装结构，其特征在于，
所述粘接部件为绝缘性树脂组成物。
21.如权利要求20所述的LED芯片安装结构，其特征在于，
所述第一凸块被熔焊在所述第一安装衬垫上，同时，不通过所述绝缘性树脂组成物，其直接与所述第一电极接触；所述第二凸块被熔焊在所述第二安装衬垫上，同时，不通过所述绝缘性树脂组成物，其直接与所述第二电极接触。
22.一种图象读取装置，其特征在于，
其具有，
用于发出照射原稿的图象读取区域的光的LED芯片；安装着芯片的线路基板；接收从所述LED芯片发出，而由所述图象区域反射的光，并且输出与接收光量对应的图象信号的接收光部；
所述线路基板具有安装衬垫；
所述LED芯片具有与所述安装衬垫相对的电极；
用于电气连接所述安装衬垫及所述电极的凸块位于该安装衬垫及电极之间；
所述线路基板及所述LED芯片通过粘接部件固定。
CN03814499A 2002-06-20 2003-06-20 Led芯片安装结构及具有该结构的图像读取装置 Expired - Fee Related CN100578824C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP180076/2002 2002-06-20
JP2002180076A JP3993475B2 (ja) 2002-06-20 2002-06-20 Ｌｅｄチップの実装構造、およびこれを備えた画像読み取り装置

Publications (2)

Publication Number Publication Date
CN1663056A true CN1663056A (zh) 2005-08-31
CN100578824C CN100578824C (zh) 2010-01-06

Family

ID=29996591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03814499A Expired - Fee Related CN100578824C (zh) 2002-06-20 2003-06-20 Led芯片安装结构及具有该结构的图像读取装置

Country Status (5)

Country Link
US (1) US7551329B2 (zh)
JP (1) JP3993475B2 (zh)
CN (1) CN100578824C (zh)
AU (1) AU2003243941A1 (zh)
WO (1) WO2004001863A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102804937A (zh) * 2010-01-15 2012-11-28 三星电子株式会社 发光器件
CN103378269A (zh) * 2012-04-23 2013-10-30 日亚化学工业株式会社 发光装置
CN107211502A (zh) * 2015-02-17 2017-09-26 Lg电子株式会社 使用半导体发光器件的显示设备

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2592055A1 (en) 2004-12-27 2006-07-06 Quantum Paper, Inc. Addressable and printable emissive display
JP5214121B2 (ja) * 2006-08-07 2013-06-19 新光電気工業株式会社 発光装置
TWI341576B (en) * 2007-01-24 2011-05-01 Chipmos Technologies Inc Chip package reducing wiring layers on substrate and its carrier
US8846457B2 (en) 2007-05-31 2014-09-30 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US9425357B2 (en) 2007-05-31 2016-08-23 Nthdegree Technologies Worldwide Inc. Diode for a printable composition
US9419179B2 (en) 2007-05-31 2016-08-16 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US9018833B2 (en) 2007-05-31 2015-04-28 Nthdegree Technologies Worldwide Inc Apparatus with light emitting or absorbing diodes
US8852467B2 (en) 2007-05-31 2014-10-07 Nthdegree Technologies Worldwide Inc Method of manufacturing a printable composition of a liquid or gel suspension of diodes
US9534772B2 (en) 2007-05-31 2017-01-03 Nthdegree Technologies Worldwide Inc Apparatus with light emitting diodes
US8809126B2 (en) 2007-05-31 2014-08-19 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US8674593B2 (en) 2007-05-31 2014-03-18 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US8415879B2 (en) 2007-05-31 2013-04-09 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US9343593B2 (en) 2007-05-31 2016-05-17 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US8889216B2 (en) 2007-05-31 2014-11-18 Nthdegree Technologies Worldwide Inc Method of manufacturing addressable and static electronic displays
US8456393B2 (en) 2007-05-31 2013-06-04 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, photovoltaic or other electronic apparatus and system
US8133768B2 (en) 2007-05-31 2012-03-13 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, photovoltaic or other electronic apparatus and system
US8877101B2 (en) 2007-05-31 2014-11-04 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, power generating or other electronic apparatus
JP5329787B2 (ja) * 2007-09-28 2013-10-30 パナソニック株式会社 実装基板およびｌｅｄモジュール
US9041042B2 (en) * 2010-09-20 2015-05-26 Cree, Inc. High density multi-chip LED devices
US8127477B2 (en) 2008-05-13 2012-03-06 Nthdegree Technologies Worldwide Inc Illuminating display systems
US7992332B2 (en) 2008-05-13 2011-08-09 Nthdegree Technologies Worldwide Inc. Apparatuses for providing power for illumination of a display object
US8310737B2 (en) * 2008-08-21 2012-11-13 Rohm Co., Ltd. Image reading apparatus
US8384114B2 (en) 2009-06-27 2013-02-26 Cooledge Lighting Inc. High efficiency LEDs and LED lamps
JP5614957B2 (ja) * 2009-08-19 2014-10-29 日本金銭機械株式会社 紙葉類鑑別用光学センサ装置
TWI539631B (zh) * 2009-09-15 2016-06-21 無限科技全球公司 製造發光、光伏或其它電子裝置及系統的方法
US8653539B2 (en) 2010-01-04 2014-02-18 Cooledge Lighting, Inc. Failure mitigation in arrays of light-emitting devices
US9480133B2 (en) 2010-01-04 2016-10-25 Cooledge Lighting Inc. Light-emitting element repair in array-based lighting devices
JP5716281B2 (ja) * 2010-03-01 2015-05-13 日亜化学工業株式会社 発光装置及びその製造方法
EP2589082B1 (en) 2010-06-29 2018-08-08 Cooledge Lighting Inc. Electronic devices with yielding substrates
JP2012178400A (ja) * 2011-02-25 2012-09-13 Toyoda Gosei Co Ltd Ｌｅｄランプ
KR101325735B1 (ko) * 2011-07-18 2013-11-08 한국광기술원 플립칩 타입의 발광 다이오드 소자 조립체 및 그의 제조 방법
US9231178B2 (en) 2012-06-07 2016-01-05 Cooledge Lighting, Inc. Wafer-level flip chip device packages and related methods
US9337405B2 (en) * 2012-08-31 2016-05-10 Nichia Corporation Light emitting device and method for manufacturing the same
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
KR20150005113A (ko) * 2013-07-04 2015-01-14 에스케이하이닉스 주식회사 광학 신호 경로를 포함하는 반도체 패키지
JP2015122487A (ja) * 2013-11-19 2015-07-02 デクセリアルズ株式会社 発光装置、発光装置製造方法
JP6450923B2 (ja) 2013-12-20 2019-01-16 パナソニックＩｐマネジメント株式会社 電子部品実装システムおよび電子部品実装方法ならびに電子部品実装装置
KR102322841B1 (ko) * 2014-12-24 2021-11-08 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 어레이
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
JP1553846S (zh) * 2015-06-18 2016-07-11
JP1553417S (zh) * 2015-06-18 2016-07-11
JP1553848S (zh) * 2015-06-18 2016-07-11
JP1553845S (zh) * 2015-06-18 2016-07-11
JP1553414S (zh) * 2015-06-18 2016-07-11
JP1553413S (zh) * 2015-06-18 2016-07-11
JP1553847S (zh) * 2015-06-18 2016-07-11
JP1553412S (zh) * 2015-06-18 2016-07-11
JP2017059707A (ja) * 2015-09-17 2017-03-23 富士通株式会社 積層チップ、積層チップを搭載する基板、及び積層チップの製造方法
WO2017146477A1 (ko) * 2016-02-26 2017-08-31 서울반도체주식회사 디스플레이 장치 및 그의 제조 방법
DE102017113375A1 (de) 2017-06-19 2018-12-20 Schreiner Group Gmbh & Co. Kg Folienaufbau mit Erzeugen von sichtbarem Licht mittels LED-Technologie
DE102017113380A1 (de) * 2017-06-19 2018-12-20 Schreiner Group Gmbh & Co. Kg Folienaufbau mit Erzeugen von sichtbarem Licht mittels LED-Technologie

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3935501A (en) * 1975-02-13 1976-01-27 Digital Components Corporation Micro-miniature light source assemblage and mounting means therefor
JPH02155257A (ja) 1988-12-07 1990-06-14 Matsushita Electric Ind Co Ltd 半導体実装装置
JP2888385B2 (ja) * 1991-08-22 1999-05-10 京セラ株式会社 受発光素子アレイのフリップチップ接続構造
JPH05152605A (ja) 1991-11-28 1993-06-18 Nec Corp アレイ状光素子及びその実装基板
JPH0995011A (ja) 1995-09-29 1997-04-08 Oki Electric Ind Co Ltd Ｌｅｄプリントヘッド
JPH09247361A (ja) * 1996-03-12 1997-09-19 Matsushita Electric Ind Co Ltd 線状照明装置
JPH1012915A (ja) * 1996-06-26 1998-01-16 Oki Electric Ind Co Ltd 光学式パターン読取りセンサ
JPH10190960A (ja) 1996-12-27 1998-07-21 Rohm Co Ltd 線状光源装置およびこの線状光源装置を用いた画像読み取り装置
CN1217130C (zh) * 1997-06-30 2005-08-31 株式会社丰臣 操作机器用面板
JP3432124B2 (ja) * 1997-10-29 2003-08-04 キヤノン株式会社 イメージセンサ及びそれを用いた情報処理装置
JPH11251645A (ja) 1998-02-27 1999-09-17 Matsushita Electron Corp 半導体発光装置
JP3893735B2 (ja) 1998-04-24 2007-03-14 松下電器産業株式会社 発光装置
JP3561147B2 (ja) 1998-05-29 2004-09-02 京セラ株式会社 発光ダイオード素子アレイの実装構造
DE19859670A1 (de) * 1998-12-23 2000-06-29 Heidenhain Gmbh Dr Johannes Abtastkopf und Verfahren zu dessen Herstellung
JP3440238B2 (ja) * 1999-01-20 2003-08-25 シチズン時計株式会社 液晶表示装置への半導体装置の実装構造およびその半導体装置
JP2001094154A (ja) * 1999-09-14 2001-04-06 Kohyo Kagi Kofun Yugenkoshi 発光ダイオードユニットの製造方法
US7270274B2 (en) * 1999-10-04 2007-09-18 Hand Held Products, Inc. Imaging module comprising support post for optical reader
JP4510961B2 (ja) 1999-10-19 2010-07-28 Ｏｋｉセミコンダクタ株式会社 光モジュール
US6934046B1 (en) * 1999-11-02 2005-08-23 Canon Kabushiki Kaisha Information processor, method for processing information and memory medium for storing program readable by computer
US6514782B1 (en) 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
US6573537B1 (en) 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
JP2001196634A (ja) 2000-01-07 2001-07-19 Nippon Sheet Glass Co Ltd 発光ダイオードモジュール
JP2002094123A (ja) * 2000-09-14 2002-03-29 Citizen Electronics Co Ltd 表面実装型発光ダイオード及びその製造方法
JP4763122B2 (ja) 2000-09-20 2011-08-31 スタンレー電気株式会社 発光ダイオード及びその製造方法
US7450255B2 (en) * 2001-01-16 2008-11-11 Canon U.S.A., Inc. Photograph record authoring system
TW563264B (en) * 2002-10-11 2003-11-21 Highlink Technology Corp Base of optoelectronic device
US6835960B2 (en) * 2003-03-03 2004-12-28 Opto Tech Corporation Light emitting diode package structure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102804937A (zh) * 2010-01-15 2012-11-28 三星电子株式会社 发光器件
CN103378269A (zh) * 2012-04-23 2013-10-30 日亚化学工业株式会社 发光装置
CN103378269B (zh) * 2012-04-23 2017-03-01 日亚化学工业株式会社 发光装置
CN107211502A (zh) * 2015-02-17 2017-09-26 Lg电子株式会社 使用半导体发光器件的显示设备
CN107211502B (zh) * 2015-02-17 2019-05-21 Lg电子株式会社 使用半导体发光器件的显示设备

Also Published As

Publication number Publication date
US20050230853A1 (en) 2005-10-20
AU2003243941A1 (en) 2004-01-06
WO2004001863A1 (ja) 2003-12-31
JP3993475B2 (ja) 2007-10-17
US7551329B2 (en) 2009-06-23
CN100578824C (zh) 2010-01-06
JP2004023061A (ja) 2004-01-22

Similar Documents

Publication Publication Date Title
CN1663056A (zh) Led芯片安装结构及具有该结构的图像读取装置
US10128423B2 (en) Light emitting device and lighting apparatus having the same
CN1251001C (zh) 制造表面发光的背光装置的方法,和表面发光的背光装置
CN1880836A (zh) 具有发光二极管的背光单元及其制造方法
CN1220283C (zh) 使用led芯片的发光装置
CN103682057B (zh) 发光器件
CN1630113A (zh) 半导体发光器件
CN1042874C (zh) 操作显示半导体开关
CN1523681A (zh) 半导体发光装置及其制造方法和电子图像拾取装置
US8477262B2 (en) Backlight unit and display device using the same
KR20130014256A (ko) 발광 소자 패키지 및 이를 이용한 조명 시스템
CN1744335A (zh) 表面安装型led
CN1871710A (zh) 采用电表面安装的发光晶片封装
CN1992362A (zh) 光半导体器件以及其制造方法
CN101051665A (zh) 具有阳极化绝缘层的发光二极管封装及其制造方法
CN1934722A (zh) 照明装置
CN103682068A (zh) 发光装置
JP6523597B2 (ja) 発光装置
CN1945868A (zh) 发光器件组件和使用这种发光器件组件的背光单元
US9490184B2 (en) Light emitting device and manufacturing method thereof
CN1748310A (zh) 发光装置
US20220199590A1 (en) Light-emitting diode packaging module
JP5286122B2 (ja) 半導体発光装置および半導体発光装置の製造方法
EP2233828A1 (en) Vehicle light and road illumination device
CN1521863A (zh) 发光二极管的封装装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100106