CN1661705A - 提供普适写入预补偿的方法及设备 - Google Patents

提供普适写入预补偿的方法及设备 Download PDF

Info

Publication number
CN1661705A
CN1661705A CN200510052112.2A CN200510052112A CN1661705A CN 1661705 A CN1661705 A CN 1661705A CN 200510052112 A CN200510052112 A CN 200510052112A CN 1661705 A CN1661705 A CN 1661705A
Authority
CN
China
Prior art keywords
data
signal
precompensation
meticulous
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510052112.2A
Other languages
English (en)
Other versions
CN100414632C (zh
Inventor
弗明·M·马森古
乔伊·M·波斯
布伦特·A·萨多威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Technologies Inc
Original Assignee
Hitachi Global Storage Technologies Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Global Storage Technologies Netherlands BV filed Critical Hitachi Global Storage Technologies Netherlands BV
Publication of CN1661705A publication Critical patent/CN1661705A/zh
Application granted granted Critical
Publication of CN100414632C publication Critical patent/CN100414632C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10194—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using predistortion during writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09—Digital recording

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Digital Magnetic Recording (AREA)

Abstract

公开了一种提供普适写入预补偿的方法和设备。本发明提供了可从中进行选择的多个相位信号，用于对所接收的写入数据提供移位，以便实现期望的预补偿。

Description

提供普适写入预补偿的方法及设备
本申请涉及以下同属代审查且一同受让的专利申请，因此通过引用将其相应的全文合并于此：
“METHOD AND APPARATUS FOR PROVIDING WRITE PRE-COMPENSATION USING A READ TIMING PATH(使用读取定时路径提供写入预补偿的方法及设备)”to Musungu et.al，代理人卷号为No.HSJ920030200US1/HITG.061PA。
技术领域
本发明一般地涉及数据处理，更加特别地涉及用于提供普适写入预补偿的方法及设备。
背景技术
近期开发的诸如磁盘驱动装置(即，硬盘驱动器)的数据存储装置具有增大的存储容量和提高的数据存取速度。利用这些优点，磁盘驱动装置已经广泛地用作计算机系统的辅助存储装置。更加一般而言，与盘片驱动技术的这些改善相关的脉冲通信的发展近期在脉冲通信系统的广阔范围内提供了提高的速度和可靠性。本发明将在磁盘驱动装置的范围作详细介绍，但脉冲通信技术领域的技术人员将易于了解，本发明提供了一种用于多种类型的脉冲通信范围中的数据脉冲检测的改善的方法。
磁盘驱动装置中影响存储容量和存取速度的主要特性为磁头、记录介质、伺服机构、用于读取/写入通道的信号处理技术，等等。其中，采用PRML(部分响应最大似然法)检测的信号处理技术对现代磁盘驱动装置中可见的提高的存储容量和高存取速度起了巨大的贡献。
磁盘驱动装置的一般读取/写入通道电路中的读取通道电路包括用于由该装置的读取/写入头产生的模拟读取信号的初始处理的部件。此处理提供了自动增益控制(AGC)放大、滤波和平衡，以及模数转换。
在磁盘或磁带数据存储装置中，数据通常通过饱和记录而存储在磁介质上，在饱和记录过程中，介质的每一部分沿两个方向中的一个向饱和点磁化。通常将待存储的数据编码，以满足特定的约束，而编码的数据用于调制磁化方向。在称为NRZI(倒转不归零)的编码表示法中，编码数据的每个“1”位使磁化方向转变，而编码数据的每个“0”位使磁化方向保持不变。在NRZ中，没有中性或休止状态，如调幅(AM)中的零幅度、相移键控(PSK)中的零相移、或频移键控(FSK)中的中间频率。注意：对于给定的数据信号发送速率，即比特率，NRZ码仅需要曼彻斯特编码所需带宽的一半。在NRZ编码中，1可用于表示磁性单元(magnet)极性改变，而0可用于表示极性不改变。时钟信号用于随着记录头沿着介质上的轨道移动而写入编码NRZI位序列，使得一位在每个时钟报时信号(clock tick)处写入。
当读取头在记录数据轨道上经过时，在每个磁化转变处产生电压脉冲。由于相继的磁性转变是沿相反方向的，因此相继的电压脉冲具有相反的极性。可以通过使发生脉冲的每个时钟报时信号的“1”位和不发生脉冲的每个时钟报时信号的“0”位相关联，而根据所得的电压波形重构写入的NRZI数据序列。原始使用者数据随后可从NRZI数据解码。
为恢复已写入或已发送的数据序列，接收器需要与接收的波形同步的时钟信号。在这一同步时钟信号的每个报时信号处，接收器或读取电路通过处理周围波形产生NRZI数据序列的一位。经常无法或者至少是不期望与数据波形一起存储或发送独立的同步时钟信号。取而代之地，向编码的NRZI数据序列施加约束以确保可以从数据波形本身提取定时信息，并用于“恢复”同步时钟信号。这种系统称作“自计时(self clocking)”。
磁记录中的非线性位移位(NLBS)为由于先前的转变的邻近效应导致的写入转变位置移位。在PRML中，以规定的间隔同步采样读回波形。样本值取决于写入转变的位置。因此，诸如非线性位移位的不期望的移位导致样本值的误差，进而又降低了PRML通道的性能。
写入预补偿为一种沿一方向使写入数据定时移位，以帮助预平衡信号的方法。这优化了最终的读回信号；即基于使用关于物理/磁性性质的了解对什么写入信号将产生最清洁的读回信号的预测来调制写入信号，即在磁介质上写入磁性单元前，预测来自该位置前/后的磁性单元的失真效应。随着磁性单元写入在盘片介质上，靠近的磁性单元可由于不期望的信号定时移位而彼此部分擦除。写入预补偿可以帮助解决这一问题。介质磁性单元可能需要基于邻近磁性单元的写入预补偿的大致量。即使磁性单元为两个或三个磁性单元部分(1001)，部分擦除效应可能严重到足以影响读回性能。另一现象为无论是来自写入驱动器、头或是介质影响，“北”和“南”(N或S)可具有定时不对称性。定时不对称性校正与预补偿类似，因为其包括对写入信号定时的移位，尽管是为不同的原因/因素进行定时不对称性校正。定时不对称性校正提供定时移位，其由计算机或HDD读取通道的电子器件确定，而非磁性因素。能够校正写入定时不对称性并提供写入预补偿将改善读取信号性能。期望具有基于写入序列在逐个磁性单元的基础上可变的预补偿量。
目前的高密度记录需求需要写入预补偿更大的灵活性。目前，写入预补偿法依赖于独立的电路，该电路需要额外的设计时间。已知的解决方法都具有限制在逐个循环的基础上可用的预补偿状态数的结构。
由此可见，需要用于提供普适写入预补偿的方法及设备。
发明内容
为克服上述现有技术的局限性，并克服通过阅读和理解本说明而将明晰的其它局限性，本发明公开了一种用于提供普适写入预补偿的方法和设备的方法和设备。
本发明通过提供可从中进行选择的多个相位信号，用于对所接收的写入数据提供移位，以便实现第一期望预补偿，来解决上述问题。
根据本发明原理的一种系统包括：粗相位发生器，用于产生N个粗相位信号；精细相位发生器，连接到粗相位发生器，用于使用N个粗相位信号产生M个精细相位信号；以及写入预补偿电路，连接到精细相位发生器，用于从M个精细相位信号中选择精细相位信号以对所接收的写入数据提供移位，以便实现第一期望预补偿。
根据本发明的另一实施例，提供了一种磁存储装置。该磁存储装置包括：磁存储介质，用于在其上记录数据；马达，用于移动磁存储介质；磁头，用于在磁存储介质上读取或写入数据；致动器，用于相对于磁存储介质给磁头定位；以及数据通道，用于处理磁存储介质上编码的数据，该数据通道包括：粗相位发生器，用于产生N个粗相位信号；精细相位发生器，连接到粗相位发生器，用于使用N个粗相位信号产生M个精细相位信号；以及写入预补偿电路，连接到精细相位发生器，用于从M个精细相位信号中选择精细相位信号以对所接收的写入数据提供移位，以便实现第一期望预补偿。
在本发明的另一实施例中，提供了一种用于提供普适写入预补偿的方法。该方法包括：产生N个粗相位信号；使用N个粗相位信号产生M个精细相位信号；以及从M个精细相位信号中选择精细相位信号以对所接收的写入数据提供移位，以便实现第一期望预补偿。
在附于本文中并构成其一部分的权利要求中特别指出了作为本发明特征的这些及各种其它优点及新颖的特征。然而，为了更好地理解本发明、其优点、以及通过对其的使用而获得的目标，可参照构成本发明另一部分的附图并参照相关的说明内容，其中示出并描述了根据本发明的设备的具体示例。
附图说明
现在参照附图，其中相同的附图标记始终表示相应的部件，附图中：
图1示出了根据本发明实施例的存储系统；
图2为根据本发明实施例的磁盘驱动装置的方框图；
图3示出了根据本发明实施例的普适预补偿；
图4为根据本发明实施例用于提供预补偿的电路的方框图；
图5示出了根据本发明实施例的图4的粗相位发生器模块；
图6示出了根据本发明实施例的1F和2F粗相位信号；
图7为根据本发明实施例的精细相位电路的方框图；
图8示出了根据本发明实施例如何产生中间节点FP0至FP4；
图9示出了根据本发明实施例的精细相位信号的另一图示；
图10为根据本发明实施例的24个(24×)锁存器模块的方框图；
图11为根据本发明实施例的图4的预补偿多路复用器的方框图；
图12为示出根据本发明实施例如何进行多路选择定时的定时图；
图13示出了根据本发明实施例，对于4状态预补偿，基于NRZI写入数据的预补偿用户设置和解码器选择的示例；
图14示出了根据本发明实施例，可以如何解码8状态预补偿的示例；
图15示出了根据本发明实施例，可以如何实施16状态解码器的部分表格；
图16为根据本发明实施例的利用M除法器提供普适预补偿的电路的方框图；
图17示出了当M＝2时选择一组不同粗相位的粗相位多路复用模块；以及
图18为根据本发明实施例，提供普适写入预补偿的方法的流程图。
具体实施方式
在以下对实施例的介绍中，参照了形成其一部分的附图，且其中通过图示的方式示出了可实施本发明的具体实施例。应理解，由于可以在不脱离本发明范围的情况下进行结构上的改变，因此也可以采用其它实施例。
本发明提供了使用读取定时路径提供用于提供普适写入预补偿的方法及设备。本发明提供多相位信号来从中进行选择，以提供对接收的写入数据的移位，以便实现期望的预补偿。
图1示出了根据本发明实施例的存储系统100。图1中，换能器110受致动器120的控制。致动器120控制换能器110的位置。换能器110在磁介质130上写入和读取数据。读取/写入信号被送往数据通道140。信号处理系统150控制致动器120，并处理数据通道140的信号。另外，介质平移器160由信号处理系统150控制，以使磁介质130相对于换能器110移动。然而，本发明不意欲限于存储系统100的特定类型或用于存储系统100的介质130的类型。
图2为根据本发明实施例的磁盘驱动装置200的方框图。图2中，盘片210被主轴马达234旋转，磁头212位于对应的盘片210的表面处。磁头212安装于从E形部件组(block assembly)214延伸至盘片210的对应伺服臂上。部件组214具有移动部件组214并由此改变磁头212位置的关联旋转音圈致动器230，以从一个或多个盘片210的指定位置上读取数据或向其上写入数据。
前置放大器216预放大了由磁头212拾取的信号，并由此在读取操作期间为读取/写入通道电路218提供放大的信号。在写入操作期间，前置放大器216将编码的写入数据从读取/写入通道电路218传输至磁头212。在读取操作中，读取/写入通道电路218从由前置放大器216提供的读取信号中检测数据脉冲，并将该数据脉冲解码。读取/写入通道电路218将解码的数据脉冲传输至盘片数据控制器(DDC)20。另外，读取/写入通道电路218还将从DDC 220接收的写入数据解码，并将解码的数据提供给前置放大器216。
DDC 220既通过读取/写入通道电路218和前置放大器216将从主计算机(未示出)接收的数据写在盘片210上，还将读取数据从盘片210传输至主计算机。DDC 220还在主计算机和微控制器224之间提供接口。缓冲RAM(随机存取存储器)222临时存储在DDC 220与主计算机、微控制器224、以及读取/写入通道电路218之间传输的数据。微控制器224响应来自主计算机的读取和写入指令而控制轨道搜索和轨道跟踪功能。
ROM(只读存储器)226存储用于微控制器224的控制程序以及各种设置值。伺服驱动器228响应从提供对磁头212的位置控制的微控制器224产生的控制信号而产生用于驱动致动器230的驱动电流。驱动电流施加于致动器230的音圈。致动器230根据从伺服驱动器228提供的驱动电流的方向和大小而相对于盘片210给磁头212定位。根据从微控制器224产生的用于控制盘片210的控制值，主轴马达驱动器232驱动主轴马达234，其使盘片210旋转。
图3示出了根据本发明实施例的普适预补偿300。图3中，NRZI写入数据设置有预补偿310和定时不对称312校正。图3所示的模式包括一系列“0”320和“1”322。优化读回信号可能要求，例如图中所示，第一磁性单元移位一个位单元或一个全速周期的一个百分比。若对于5％的北(N)磁性单元需要定时不对称，则总定时移位为预补偿加定时不对称性校正312的和。由此，对于第一北(N)磁性单元350的预补偿为-12％352。然而，因为对于5％的北(N)磁性单元需要定时不对称性，具有对称校正的预补偿的复合调整为-7％354。
图4为根据本发明实施例用于提供预补偿的电路的方框图400。图4中，粗相位发生器410驱动精细相位发生器412。粗相位发生器410为第一级相位信号。图4中，粗相位发生器410提供用于驱动精细相位发生器412的相位信号。精细相位发生器412为第二级或“更精细”级相位信号发生器。相位发生器410和412还可称为内插器(interpolator)。
预补偿解码器420基于写入数据模式422以全速(full rate)选择哪个相位。相位步长量由期望的预补偿步长尺寸确定。精细相位信号414标记为FP0至FP23。精细相位信号414用于锁存24个锁存器430中的预补偿数据。每个FPX信号414锁存相同的写入数据426并输出称作FPX数据432的信号。一旦锁存了数据，预补偿解码器420基于数据模式选择需要哪个相位424。预补偿解码器420基于写入数据输入模式422选择数据多路复用器440的线，并向写入驱动器450提供预补偿数据442。预补偿NRZI写入数据452由写入驱动器450提供。由此，粗相位410和精细相位412发生器电路提供多定时延迟以使数据移位。定时延迟指从预补偿相位之中进行选择而产生的信号延迟。延迟步长提供了预定数量的从0至360度可用的不同相位，然而，给定的设计可使用小于360度。图4中，示出了24个延迟设置，不包括该24个的各种组合。为具有可用的精确即时(on-demand)延迟，需要产生所有的延迟，并随后基于写入数据序列选择延迟。
图5示出了根据本发明实施例的图4的粗相位发生器模块的方框图500。图5中，示出了四级VCO 510和四个延迟级512至518。延迟级512至518的输出提供给缓冲520和526。粗相位发生器模块500提供了产生粗相位的手段。从4级微分VCO可得的可能相位为0至360度，增幅为45度540。若VCO在2×F或写入数据所需的全速的2倍下运行，则微分除法器可以用于以22.5度步长产生0至360度的相位530。
所需的预补偿的量取决于介质和磁头。若需要+/-36％的写入预补偿，则所需的最大粗相位为0.36×(360)＝129.6度。预补偿所需的最接近粗相位则为135度。图5示出了可以如何以1F的频率速率产生22.5度步长尺寸的0至135度的相位530，例如，0、22.5、45、67.5、90、112.5、135、157.5、180、202.5、225、247.5、270、292.5、315、337.5。135度以上的相位不被此特定的预补偿使用，但依据期望的预补偿的幅度可以使用任何相位。当以2×F或写入数据所需全速的2倍运行行VCO时，步长尺寸为0、180、45、225、90、270、135、315。图6示出了根据本发明实施例的1F 610和2F 620的粗相位信号。
图7为根据本发明实施例的精细相位电路700的方框图。图7中，为驱动器712至724提供粗相位输入710。相位步长量由期望的预补偿步长尺寸确定。精细相位信号标记为FP0至FP23 730，且通过电压平均技术产生。串联连接的电阻器740在驱动器712至724之间使用。来自每个电阻器740的节点用于产生FP0至FP23 730。输出反相器750使信号锐化以驱动下一级。
图8示出了根据本发明实施例如何产生中间节点FP0至FP4。图8中，线830至834为精细相位信号FP1至FP3，即具有图7中电阻器的分压器阵列，其中粗相位输入840和842用于平均/内插，以产生精细相位信号。为获得平均技术以便恰当地工作，FPX节点的回转速率需要对该电压适当地设置以正确地平均。驱动器应最大化信号幅度，但未彻底达到全部提供摆动。可能需要根据频率范围在硅工艺和温度上调整驱动器。每个相位步长为22.5/4＝5.625度，其为时钟周期T的1.5625％。利用此特别设计，产生了总共24个精细相位信号。粗相位信号P157.5和P337.5为额外相位，用于驱动电阻器串。这些端点FP信号，FP0和FP23，保持电压对于正确的相位延迟步长尺寸量以正确的量平均在电阻器串的端点。
图9示出了根据本发明实施例的精细相位信号的另一图示900。其示出了上至T的35.9％的总相位移动以及输出反相器后较尖锐的边缘。精细相位信号用于在图4中24个锁存器中锁存预补偿数据。
图10为根据本发明实施例的24个锁存器模块1000的方框图。提供精细相位输入1010以对24个锁存器1020和1022提供时钟。向24个锁存器1020和1022的数据输入端口提供写入数据1030。写入数据1030对于所有这24个锁存器1020和1022是公用的。每个FPX信号1010锁存相同的写入数据1030，并输出称作FPX数据1040的信号。
图11为根据本发明实施例的图4的预补偿多路复用器的方框图1100。一旦锁存了数据，预补偿解码器基于数据模式选择需要哪个信号。预补偿解码器选择短接哪个通门1110，以便选择正确的FPX数据1130供给写入驱动器作为预补偿数据1140。
图12为示出根据本发明实施例如何进行多路选择定时的定时图1200。FP0 1210、FP8 1212和FP23 1214为选择用于此示例的精细相位信号，且为用于锁存FP0数据1220、FP8数据1222和FP23数据1224的时钟。预补偿解码器驱动数据多路选择1240以便拾取恰当的序列。图12中，NRZI写入数据的定时移动为0％1230、12.5％1232、12.5％1234和35.9％1236。图4所示的预补偿解码器基于写入数据输入模式1250选择数据多路选择线。设计者可以基于介质记录技术决定如何进行模式识别。该设计灵活得足以使得可以选择2、4、8或者甚至16状态的预补偿。
图13示出了根据本发明实施例，对于4状态预补偿1300，基于NRZI写入数据的预补偿用户设置和解码器选择的示例。中间(带下划线的“1”)NRZI数据转变1310为基于1个前面的位单元1312和1个后面的位单元1314的相邻转变而移位给定量的位。因此对于预补偿状态1，用户设置-12.5％预补偿移位1320将需要为该转变选择FP0 1330。不考虑选择了多少种状态，对于此给定设计示例，预补偿量的最大差值为35.9％。因此，FP23-FP0＝23.5％-(-12.5％)＝35.9％。用户将0％的参照设置在哪里是任意的。每个预补偿状态具有0％至35.9％的相对可变范围。
图14示出了根据本发明实施例，可以如何解码8状态预补偿1400的示例。可以按类似的方式进行8状态预补偿，除了移位量是基于两个在前的位单元1412和1个后面的1414。
图15示出了根据本发明实施例，可以如何实施16状态解码器1500的部分表格。未来的记录技术可需要16状态预补偿，其中移位量要看两个在前的位单元1512和2个后面的1514。
状态的数量仅由需要和可用的延迟步骤数限定。虽然本发明已经示出为仅具有24种可用延迟设置，但状态数可以增加或减少。在这些状态中的任何一个中，解码器可需要基于定时不对称性需要而改变状态。如上所述，北磁性单元可以移位且添加到该转变的预补偿量。因此实际上，当增加了定时不对称性校正时，4状态预补偿加倍而成为8状态预补偿。解码器仅需要保持交替的1的轨道，并增加选定的不对称量。
此外，本发明实施例可以通过延伸这些概念而实施为提供宽泛的频率范围。如前所述，精细相位发生器在精细相位发生器中的FPX节点处的回转速率处于正确工作范围内时正常工作。然而，随着频率增大，FPX节点信号摆幅具有有限的带宽且将减小。实际可用的频率范围约为2至1。此上的频率范围将需要变化FPX节点的回转速率。一种解决方法为使精细相位发生器具有可变边缘速率驱动器。然而，这需要某种类型的校准来了解工艺速度和温度。更好的方式为获得约4至1的较宽频率范围，来切换驱动精细相位发生器的粗相位信号，并在参考时钟中增加M除法器。
图16为根据本发明实施例的利用M除法器1670提供普适预补偿的电路的方框图1600。M除法器1670优选为1或2。当M除法器1670为2时，写入数据1622被2除，位单元则为2×T。预补偿百分比实际上被2除，因为位单元为两倍长。因此，对于M＝2，最大预补偿将仅为35.9％/2＝18.0％。为了对于M＝2获得35.9％的相同最大预补偿，可以选择一组不同的粗相位。图17示出了当M＝2时选择一组不同粗相位的粗相位多路复用模块1700。图17显示了示出对于1的M除法器1710和2的M除法器1712的粗相位选择。对于M＝2 1712，粗相位需要加倍，以保持相同的预补偿百分比移位。
图18为根据本发明实施例，提供普适写入预补偿的方法的流程图1800。首先，产生N个粗相位信号1800。该N个粗相位信号用于产生M个精细相位信号1820。精细相位信号从M个精细相位信号选择以便提供移位，以接收写入数据，以便实现第一期望预补偿1830。
参照图1至18示出的处理可以在计算机可读介质或载体中有形地具体化，计算机可读介质或载体有例如，一个或多个图1示出的固定和/或活动数据存储装置，或其他数据存储或数据通信装置。计算机程序190可以载入存储器170中，配置处理器172，以执行计算机程序190。计算机程序190包括指令，当该指令在由图1的处理器172读取和执行时使该装置进行执行本发明实施例的步骤或元素必需的步骤。
为说明和描述的目的，提出了本发明的示范实施例的上述说明。其不期望是穷尽的或将本发明限制在所公开的具体形式。根据上面的讲述内容可以获得多种调整或改动。本发明的范围不应限制于此详细描述，而应由所附权利要求限定。

Claims (34)

1.一种用于提供普适写入预补偿的电路，包括：
粗相位发生器，用于产生N个粗相位信号；
精细相位发生器，连接到粗相位发生器，用于使用N个粗相位信号产生M个精细相位信号；以及
写入预补偿电路，连接到精细相位发生器，用于从M个精细相位信号中选择精细相位信号以对所接收的写入数据提供移位，以便实现第一期望预补偿。
2.如权利要求1所述的电路，其中所选择的精细相位信号对所接收的写入数据提供移位，以便实现第一期望正预补偿。
3.如权利要求1所述的电路，其中所选择的精细相位信号对所接收的写入数据提供移位，以便实现第一期望负预补偿。
4.如权利要求1所述的电路，其中选择精细相位信号以进一步对所接收的写入数据提供移位，以便实现正或负的定时不对称性校正。
5.如权利要求1所述的电路，其中粗相位发生器包括以第一频率运行并以360°/(2X)增量提供0°至360°的2X相位信号的X级微分环VCO。
6.如权利要求1所述的电路，其中粗相位发生器包括以第二频率运行的X级微分环VCO，粗相位发生器还包括微分除法器，并以360°/(8X)增量提供0°至360°的4X相位信号。
7.如权利要求1所述的电路，其中精细相位发生器包括内插器，用于提供电压平均，以产生M个精细相位信号。
8.如权利要求7所述的电路，其中精细相位发生器还包括各接收N个粗相位信号中的一个的多个驱动器和设置在所述多个驱动器之间用于产生M个精细相位信号的串联连接电阻器。
9.如权利要求1所述的电路，其中写入预补偿电路还包括：
预补偿解码器，连接到精细相位发生器，该预补偿解码器接收来自精细相位发生器的参考时钟，该预补偿解码器接收写入数据；
锁存器电路，与精细相位发生器和预补偿解码器连接，该锁存器电路被提供来自预补偿解码器的写入数据和M个精细相位时钟信号，该锁存器电路提供根据M个精细相位时钟信号移位的M个锁存的写入数据信号；以及
数据选择器，与锁存器电路和预补偿解码器连接，该数据选择器接收来自预补偿解码器的数据选择信号，该数据选择信号用于向数据选择器指示提供移位的M个锁存的写入数据信号中的哪一个作为经预补偿的写入数据。
10.如权利要求9所述的电路，还包括写入驱动器，该写入驱动器接收经预补偿的写入数据并输出NRZI写入数据。
11.如权利要求10所述的电路，其中选择移位的M个锁存的写入数据信号以进一步对所接收的写入数据提供移位，以实现定时不对称性校正。
12.如权利要求9所述的电路，还包括除法器，用于分割参考时钟，以增大M个精细相位时钟信号的回转速率，并为M个精细相位时钟信号提供更宽的频率范围，改变所使用的粗相位时钟信号以便提供第一期望预补偿。
13.一种磁存储装置，包括：
磁存储介质，用于在其上记录数据；
马达，用于移动磁存储介质；
磁头，用于在磁存储介质上读取或写入数据；
致动器，用于相对于磁存储介质给磁头定位；以及
数据通道，用于处理磁存储介质上的编码数据，该数据通道包括：粗相位发生器，用于产生N个粗相位信号；精细相位发生器，连接到粗相位发生器，用于使用N个粗相位信号产生M个精细相位信号；以及写入预补偿电路，连接到精细相位发生器，用于从M个精细相位信号中选择精细相位信号以对所接收的写入数据提供移位，以便实现第一期望预补偿。
14.如权利要求13所述的磁存储装置，其中所选择的精细相位信号对所接收的写入数据提供移位，以便实现第一期望正预补偿。
15.如权利要求13所述的磁存储装置，其中所选择的精细相位信号对所接收的写入数据提供移位，以便实现第一期望负预补偿。
16.如权利要求13所述的磁存储装置，其中选择精细相位信号以进一步对所接收的写入数据提供移位，以便实现定时不对称性校正。
17.如权利要求13所述的磁存储装置，其中粗相位发生器包括以第一频率运行并以360°/(2X)增量提供0°至360°的2X相位信号的X级微分环VCO。
18.如权利要求13所述的磁存储装置，其中粗相位发生器包括以第二频率运行的X级微分环VCO，粗相位发生器还包括微分除法器，并以360°/(8X)增量提供0°至360°的4X相位信号。
19.如权利要求13所述的磁存储装置，其中精细相位发生器包括内插器，用于提供电压平均，以产生M个精细相位信号。
20.如权利要求19所述的磁存储装置，其中精细相位发生器还包括各接收N个粗相位信号中的一个的多个驱动器和设置在所述多个驱动器之间用于产生M个精细相位信号的串联连接电阻器。
21.如权利要求13所述的磁存储装置，其中写入预补偿电路还包括：
预补偿解码器，连接到精细相位发生器，该预补偿解码器接收来自精细相位发生器的参考时钟，该预补偿解码器接收写入数据；
锁存器电路，与精细相位发生器和预补偿解码器连接，该锁存器电路被提供来自预补偿解码器的写入数据和M个精细相位时钟信号，该锁存器电路提供根据M个精细相位时钟信号移位的M个锁存的写入数据信号；以及
数据选择器，与锁存器电路和预补偿解码器连接，该数据选择器接收来自预补偿解码器的数据选择信号，该数据选择信号用于向数据选择器指示提供移位的M个锁存的写入数据信号中的哪一个作为经预补偿的写入数据。
22.如权利要求21所述的磁存储装置，还包括写入驱动器，该写入驱动器接收经预补偿的写入数据并输出NRZI写入数据。
23.如权利要求22所述的磁存储装置，其中选择移位的M个锁存的写入数据信号以进一步对所接收的写入数据提供移位，以便实现定时不对称性校正。
24.如权利要求21所述的磁存储装置，还包括除法器，用于分割参考时钟，以增大M个精细相位时钟信号的回转速率，并为M个精细相位时钟信号提供更宽的频率范围，改变所使用的粗相位时钟信号以便提供第一期望预补偿。
25.一种用于提供普适写入预补偿的方法，包括：
产生N个粗相位信号；
使用N个粗相位信号产生M个精细相位信号；以及
从M个精细相位信号中选择精细相位信号以对所接收的写入数据提供移位，以便实现第一期望预补偿。
26.如权利要求25所述的方法，其中选择精细相位信号的步骤还包括选择精细相位信号以便实现第一期望正预补偿。
27.如权利要求25所述的方法，其中选择精细相位信号的步骤还包括选择精细相位信号以便实现第一期望负预补偿。
28.如权利要求25所述的方法，其中选择精细相位信号的步骤还包括选择精细相位信号以进一步对所接收的写入数据提供移位，以便实现正或负的定时不对称性校正。
29.如权利要求25所述的方法，其中产生N个粗相位信号的步骤还包括以360°/X增量提供0°至360°的X相位信号。
30.如权利要求25所述的方法，其中产生N个粗相位信号的步骤还包括以360°/(2X)增量提供0°至360°的2X相位信号。
31.如权利要求25所述的方法，其中使用N个粗相位信号产生M个精细相位信号的步骤还包括对N个粗相位信号提供电压平均，以产生M个精细相位信号。
32.如权利要求25所述的方法，其中从M个精细相位信号中选择精细相位信号以对所接收的写入数据提供移位以便实现第一期望预补偿的步骤还包括：
根据M个精细相位时钟信号使写入数据移位，以产生M个移位的写入数据信号；以及
响应接收到参考时钟和写入数据，提供数据选择信号以选择M个移位的写入数据信号中的一个作为经预补偿的写入数据而提供。
33.如权利要求32所述的方法，其中提供数据选择信号以选择M个移位的写入数据信号中的一个，以便进一步实现对写入数据的定时不对称性校正。
34.如权利要求32所述的方法，还包括：
分割参考时钟，以增大M个精细相位时钟信号的回转速率，并为M个精细相位时钟信号提供更宽的频率范围；以及
改变所使用的粗相位时钟信号以便提供第一期望预补偿。
CNB2005100521122A 2004-02-26 2005-02-25 提供普适写入预补偿的方法及设备 Expired - Fee Related CN100414632C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/787,291 US7002764B2 (en) 2004-02-26 2004-02-26 Method and apparatus for providing generalized write pre-compensation
US10/787,291 2004-02-26

Publications (2)

Publication Number Publication Date
CN1661705A true CN1661705A (zh) 2005-08-31
CN100414632C CN100414632C (zh) 2008-08-27

Family

ID=34886744

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100521122A Expired - Fee Related CN100414632C (zh) 2004-02-26 2005-02-25 提供普适写入预补偿的方法及设备

Country Status (3)

Country Link
US (1) US7002764B2 (zh)
JP (1) JP2005243222A (zh)
CN (1) CN100414632C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004667A (zh) * 2014-10-29 2017-08-01 高通股份有限公司 具有内置电阻式存储器的电可重配置中介体

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7583459B1 (en) * 2004-11-18 2009-09-01 Marvell International Ltd. Method and apparatus for write precompensation in a magnetic recording system
JP2007057828A (ja) 2005-08-24 2007-03-08 Sony Corp Ｐｏｐラベル及び電子機器
JP2007157184A (ja) * 2005-11-30 2007-06-21 Samsung Electronics Co Ltd 情報記録再生装置
US20080186618A1 (en) * 2007-02-05 2008-08-07 Broadcom Corporation, A California Corporation Architecture for write pre-compensation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6352307A (ja) 1986-08-20 1988-03-05 Toshiba Corp 磁気デイスク装置
US5359631A (en) 1992-09-30 1994-10-25 Cirrus Logic, Inc. Timing recovery circuit for synchronous waveform sampling
US5872665A (en) 1995-07-28 1999-02-16 Hewlett-Packard Company Programmable write equalization for magnetic data recording
US5734680A (en) * 1995-08-09 1998-03-31 Hewlett-Packard Co. Analog implementation of a partial response maximum likelihood (PRML) read channel
TW369648B (en) 1996-09-02 1999-09-11 Koninkl Philips Electronics Nv Device for write compensation in magnetic media recording
US20020015247A1 (en) 1997-07-02 2002-02-07 David S. Rosky High resolution wide range write precompensation
US5986830A (en) 1997-07-30 1999-11-16 Cirrus Logic, Inc. Read/write channel write precompensation system and method using one or more delay clocks
JPH11250407A (ja) 1998-02-27 1999-09-17 Hewlett Packard Japan Ltd Ｎｌｔｓ補正回路
US6337778B1 (en) * 1999-05-25 2002-01-08 Western Digital Technologies, Inc. Disk drive employing vector addition of primary phase write clock signals for generating secondary phase write clock signal
US6369661B1 (en) 2000-11-20 2002-04-09 Cirrus Logic, Inc. Phase interpolation circuits and methods and systems using the same
US6426662B1 (en) 2001-11-12 2002-07-30 Pericom Semiconductor Corp. Twisted-ring oscillator and delay line generating multiple phases using differential dividers and comparators to match delays

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004667A (zh) * 2014-10-29 2017-08-01 高通股份有限公司 具有内置电阻式存储器的电可重配置中介体

Also Published As

Publication number Publication date
CN100414632C (zh) 2008-08-27
US7002764B2 (en) 2006-02-21
US20050190473A1 (en) 2005-09-01
JP2005243222A (ja) 2005-09-08

Similar Documents

Publication Publication Date Title
CN1661706A (zh) 使用读取定时路径提供写入预补偿的方法及设备
TWI536374B (zh) 利用多等級寫入電流之磁性記錄系統
CN1674133A (zh) 用于提供动态均衡器最优化的设备
CN103198839B (zh) 热辅助磁记录系统
US7057836B1 (en) Disk drive servo controller utilizing an extended servo header
US6337778B1 (en) Disk drive employing vector addition of primary phase write clock signals for generating secondary phase write clock signal
CN100414632C (zh) 提供普适写入预补偿的方法及设备
CN100377213C (zh) 具有消除记录磁头的剩磁的功能的磁头放大器电路
US7271969B2 (en) Apparatus for providing high speed, linear-phase interpolation
US9715887B2 (en) Magnetic recording system using pattern dependent writer having register pages for storing write currents
US6819512B2 (en) Triple-attribute method of encoding and decoding magnetic data
CN1612255A (zh) 使用具有匹配滤波器度量的加长均衡目标滤波器的装置
US4553178A (en) Magnetic recording system with peak shift compensation
CN106373597A (zh) 具有利用动态写入电流控制的通道和预放大器的盘驱动器
CN1140055C (zh) 数据解码设备和方法
JPH11353815A (ja) 非線形信号受信機
US6246731B1 (en) Method and structure for increasing the maximum channel speed of a given channel
US10074398B2 (en) Storage device, controller circuit, and writing and reading method
CN1124592C (zh) 用于在磁记录媒体上记录数据的设备和方法
US10062407B1 (en) MUX select control of two phase shifted data in write precompensation
US10714124B2 (en) Storage device and storage method
US7228480B1 (en) Rate-1 coding for increasing timing information in recording data
US10910011B1 (en) Data storage device operated at different spin speeds
US20240170056A1 (en) Channel Circuit with Trained Neural Network Noise Mixture Estimator
US20030128449A1 (en) Encoding and decoding process and corresponding data detector

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: HGST NETHERLANDS BV

Free format text: FORMER NAME: HITACHI GLOBAL STORAGE TECH

CP01 Change in the name or title of a patent holder

Address after: Amsterdam

Patentee after: Hitachi Global Storage Technologies Netherlands B. V.

Address before: Amsterdam

Patentee before: Hitachi Global Storage Tech

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190116

Address after: American California

Patentee after: Western Digital Technologies, Inc.

Address before: Amsterdam

Patentee before: Hitachi Global Storage Technologies Netherlands B. V.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080827

Termination date: 20190225