CN1650442A - 用于可编程器件的修改的触点 - Google Patents

用于可编程器件的修改的触点 Download PDF

Info

Publication number
CN1650442A
CN1650442A CN02829457.2A CN02829457A CN1650442A CN 1650442 A CN1650442 A CN 1650442A CN 02829457 A CN02829457 A CN 02829457A CN 1650442 A CN1650442 A CN 1650442A
Authority
CN
China
Prior art keywords
contact
ion
described contact
opening
programmable material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02829457.2A
Other languages
English (en)
Inventor
S·J·赫金斯
T·A·罗里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ovonyx Inc
Original Assignee
Ovonyx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ovonyx Inc filed Critical Ovonyx Inc
Publication of CN1650442A publication Critical patent/CN1650442A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/066Shaping switching materials by filling of openings, e.g. damascene method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8413Electrodes adapted for resistive heating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825Selenides, e.g. GeSe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50Resistive cell structure aspects
    • G11C2213/52Structure characterized by the electrode material, shape, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Contacts (AREA)

Abstract

一方面,提供了一种设备,该设备设置和重新编程可编程器件的状态。一方面,提供一种方法,以便穿过暴露在衬底(110)上形成的触点(170)的电介质(210)来形成开口。通过将离子(175)注入到触点、在该触点上沉积材料以及利用等离子体处理该触点中的至少其中之一来修改该触点的电阻率。一方面,在该开口内形成垫片(102),并且优选的是硫族化物的可编程材料(404)形成在所述开口内和所述修改的触点上。导体(410)形成在可编程材料上,并且所述触点传送到信号线。

Description

用于可编程器件的修改的触点
技术领域
包括相变存储器件、具有在组成上修改的触点的可编程器件,其可以通过改变相变材料的状态而被编程。
背景技术
典型的计算机,或者与计算机相关的器件包括物理存储器,通常称作是主存储器或者随机访问存储器(RAM)。通常,RAM对于计算机程序来讲是可获得的存储器,只读存储器(ROM)是例如用作存储启动计算机和执行诊断的程序的存储器。典型的存储器技术包括动态随机访问存储器(DRAM)、静态随机访问存储器(SRAM)、可擦除可编程只读存储器(EPROM)以及电可擦除可编程只读存储器(EEPROM)。
在存储器应用中固态存储器件典型地对于每个存储位(例如,每位是1-4个晶体管)使用微电子电路元件。因为对于每个存储位来讲需要一个或者多个电子电路元件,这些器件可能消耗大量芯片“面积”(real estate)来存储信息位,这样限制了存储器芯片的密度。这些器件的原始“非易失”存储元件,诸如EEPROM,典型地使用具有有限重新编程能力的浮栅场效应晶体管器件并且在场效应晶体管的栅上保持有电荷来存储每个存储位。这类存储器件对于编程来讲相对较慢。
相变存储器件使用相变材料,即在通常非晶态和通常晶态之间电切换的材料,来用于电子存储器的应用。一种类型的存储元件最初是由Troy,Michigan的Energy Conversion Devices,Inc开发的,使用了一种相变材料,该材料可以在通常非晶的结构状态和通常结晶局部有序的结构状态之间电切换、或者在跨越完全非晶和完全晶态之间整个范围的局部有序的不同可检测状态之间电切换。这些不同的结构状态具有不同的电阻率值,因此具有不同的电学读出。适合于这种应用的典型材料包括那些使用各种硫族化物元素的材料。这些电存储器件典型地没有使用场效应晶体管器件作为存储器存储元件,但是,在电学应用中包括薄膜硫族化物材料的单体。最终,需要非常小的芯片面积来存储信息位,从而提供了固有的高密度存储芯片。状态改变材料还是真正非易失性的,原因在于当设置在代表阻抗值的晶态、半晶态、非晶态或半非晶态时,该值保持不变直到被重新编程为代表了材料的物理状态(例如,晶态或者非晶态)的值。这样,相变存储材料代表了非易失存储器的相当大的改进。
对于固态和相变存储器件来讲一个共有特性是,特别在设置或者重新编程存储元件时的相当大的功耗。功耗是重要的因素,特别在依赖于电池(例如,蓄电池)供电的便携式装置中是很重要的。降低存储器件的功耗是人们所希望的。固态和相变存储器件的另一共有特性是从/向非晶态和晶态的有限的重新编程循环寿命。另外,随着时间的流逝,相变材料不能可靠地从/向非晶态和晶态重新编程。增加相变存储材料的可编程循环寿命是人们希望的。
相变材料的化学反应性和分层对于固态和相变存储器件来讲是共同关心的问题。增加其触点的相变材料的粘附性并且同时降低相变材料与其触点的化学反应性是人们希望的。
附图说明
通过阅读下面的详细说明并且参考附图,本发明的其他优点将变得显而易见。
图1是存储元件阵列的一个实施例的示意图;
图2是半导体衬底部分的截面平面视图,根据在衬底上形成存储元件的一个实施例,该半导体衬底具有在其中形成的限定存储单元的z方向厚度的电介质沟道;
图3描述在引入掺杂剂来形成存储元件的隔离器件之后的、穿过同一截面视图的图2的结构;
图4描述在形成沟道之后图3的结构;
图5描述图4结构的示意顶视图;
图6描述在形成触点之后的图4的结构;
图7描述在形成掩膜材料和电介质材料之后的、穿过同一截面视图的图6的结构;
图8描述在通过暴露该触点的电介质形成开口之后,图7结构的另一截面视图;
图9描述示出对该触点的带有角度的修改、穿过同一截面视图的图8的结构;
图10描述示出了触点的修改区域的图9结构的另一截面视图;
图11描述在开口内共形地形成垫片(spacer)之后、穿过同一截面视图的图8的结构;
图12描述在蚀刻该垫片之后、穿过同一截面视图的图9的结构;
图13描述示出该触点的自对准修改、穿过同一截面视图的图12的结构;
图14描述示出该触点的带有角度的修改、穿过同一截面视图的图12的结构;
图15描述示出了触点的修改区域的图14结构的另一截面视图;
图16描述在形成可编程材料、阻挡和导体之后的图12结构的同一截面视图;
图17描述在图案化(pattern)该可编程材料、阻挡和导体之后的图16结构的同一截面视图;
图18描述图17结构的另一截面视图;
图19描述在形成电介质材料和信号线之后的图18结构的同一截面视图;以及
图20描述形成存储器件的一种方法。
图21描述包括具有类似于图19描述的结构的存储器的一个系统实施例。
具体实施方式
参考特定的配置来描述示例性的实施例。本领域技术人员应当理解的是,在所附权利要求书的范围内可以对这些实施例进行各种修改和变型。另外,为了避免使得本发明模糊不清,没有对公知的元件、器件、部件、电路、工艺步骤等进行详细说明。
描述了使用可编程材料(例如,相变)来确定器件的存储元件状态的存储器件。该可编程材料对非晶态和晶态进行重新编程,而相对于现有器件具有改进的(通常较低的)功耗,该改进的功耗部分是通过修改触点的电阻率实现的。在一个实施例中,增加触点的电阻率,增加触点中的功率耗散,并且增加从该触点到可编程材料的热传导,从而降低了所需的编程电流并且改进了重新编程的可靠性。在一个实施例中,描述了一种改进的(通常较小的)化学反应性的触点。在一个实施例中,描述了对于触点具有改进粘附性(例如,较少的分层)的可编程材料。
在一个实施例中,描述了修改触点的电阻率的方法。通过下面至少其中之一的方法可以修改该触点:将离子注入到该触点,在该触点上沉积材料,以及使用等离子体处理该触点。可以在暴露于开口的触点表面的垂直入射处进行离子注入,或者在与暴露于开口的触点表面呈一个角度处进行离子注入。
所述的存储器件和方法相对于现有器件来讲提供了较低编程电流需要、改进的器件可靠性、提高的可编程循环寿命以及较低的费用和可伸缩性。另外,在一个实施例中,使用常规的工艺成套工具和设施可以制作该设备。
图1显示由在此提供的说明的上下文中所展示和形成的多个存储元件构成的存储器阵列的一个实施例的示意图。在该实例中,存储器阵列5的电路包括xy栅格,它具有与芯片一部分上的隔离器件25串联电互连的存储元件30。在一个实施例中,地址线10(例如列)和20(例如行)以常规方式连接到外部寻址电路。与隔离器件结合的存储元件的xy栅格阵列的一个目的在于,使得每个离散的存储元件在没有干扰存储在阵列的邻近或者远处存储元件中的信息的情况下被读出和写入。
诸如图1的存储器件5的存储器阵列可以形成在衬底的一部分中(包括整个部分)。典型的衬底包括诸如硅衬底的半导体衬底。其他衬底包括但不局限于含有陶瓷材料、有机材料或者作为部分下部构造的玻璃材料的衬底也是适合的。在硅半导体衬底的情况下,可以以晶片级在衬底区域上制作存储器阵列5,并且然后通过将该晶片分割(singulation)成离散的管芯或者芯片而减小该晶片,该部分或者全部管芯或芯片具有形成在其上的存储器阵列。如本领域技术人员公知的,可以形成附加的寻址电路(例如解码器等)。
图2-14描述了制作图1的代表性存储元件15的一个实施例。图2描述了衬底100的一部分,例如半导体(例如硅)衬底。在该实例中,在部分110中引入了诸如硼的P型掺杂剂。在一个实例中,P型掺杂剂的适当浓度是大约5×1019-1×1020原子每立方厘米(atoms/cm3)的量级,使得衬底100的部分110代表P++。在该实例中,衬底100的覆盖部分110是P型外延硅部分120。在一个实例中,掺杂剂的浓度在大约1016-1017atoms/cm3的量级。
图2还描述了在衬底100的外延部分120中形成的浅沟道隔离(STI)结构130。如在随后的讨论中显而易见的,一方面STI结构130用于限定存储单元的z方向厚度,在这一点上仅仅限定存储单元的z方向的厚度。在一个实施例中,存储单元z方向区域135A和135B被图案化为条形,x方向尺寸大于z方向尺寸。另一方面,STI结构130用于将形成在衬底中以及衬底上的单个存储元件互相之间以及与相关的电路元件(例如,晶体管器件)隔离。用于图案化STI结构的当前现有光刻技术限定存储单元区域135A和135B的z方向厚度,可以产生与0.25微米(μm)一样小的特征尺寸(z方向厚度)。
图3描述了在存储单元区域135A和135B中进行进一步制作操作之后的图2的结构。在每个存储单元区域中(条形),衬底100的覆盖外延部分120是第一导体或者信号线材料140。在一个实例中,第一导体或者信号线材料140是通过例如引入浓度大约为1018-1019atoms/cm3量级的磷或者砷而形成的N型掺杂的硅(例如,N+硅)。在该实例中,第一导体或者信号线材料140用作地址线、行线(例如,图1中的行线20)。覆盖第一导体或者信号线材料140的是隔离器件(例如图1中的隔离器件25)。在一个实例中,隔离器件是由N型硅部分150(例如掺杂剂浓度大约为1014-1018atoms/cm3的量级)和P型硅部分160(例如掺杂剂浓度大约为1019-1020atoms/cm3的量级)形成的PN二极管。尽管示出的是PN二极管,但应当理解的是其他隔离结构也是同样适合的。这样的器件包括,但不限于金属氧化物半导体(MOS)器件。
图4示出了在衬底100的外延部分120中形成沟道109之后,从xy透视的图3的结构。在该实例中,沟道190是垂直于STI结构130形成的。沟道190限定了存储单元的x方向厚度。根据当前的光刻技术,x方向厚度的适当特征尺寸与0.25μm一样小。图4还示出被沟道190分开的存储单元145A和145B,其z方向厚度由STI结构130限定,x方向厚度由沟道190限定。在一个实施例中,x方向厚度的限定涉及对存储器线堆叠的导体或者信号线140进行蚀刻来限定存储单元区域135A的存储单元145A和145B。在该实例中,在蚀刻的情况下,蚀刻穿过存储器线堆叠进行到导体或者信号线140的部分。可以使用定时蚀刻来阻挡在这一点的蚀刻。在图案化之后,在存储单元145A和145B之间,在每个沟道190的基部引入掺杂剂浓度大约为1018-1020atoms/cm3量级的N型掺杂剂(例如N+区域)来形成袋(pocket)200。
在引入袋200之后,在沟道190中引入诸如二氧化硅的电介质材料来形成STI结构132。然后,例如使用化学机械抛光将上表面(如看见的)平坦化。图5示出了图4结构的xy透视图,该结构具有被STI结构130和132分开的存储单元(例如存储单元145A和145B)。
图6示出在该实例中,在P型硅部分160的一部分中形成诸如硅化钴(CoSi2)的难熔金属硅化物材料来限定触点170之后的图4的结构(即,xy方向透视图)。一方面,触点170在芯片上的电路结构的外围电路(例如,寻址电路)的制作中用作低电阻材料。
图7描述了在引入掩膜材料180之后的图6的结构。如随后将更加清楚的,在某种意义上,掩膜材料180用作随后蚀刻操作的蚀刻阻挡。在一个实施例中,用于掩膜材料180的适当材料是诸如氮化硅(Si3N4)的电介质材料。
图7还描述了在结构上引入足以覆盖存储单元145A和145B的厚度为100-50,000量级的电介质材料210。在一个实施例中,电介质材料210是SiO2。在另一实施例中,电介质材料210是根据其减小的热导率κ来选择的,优选的是小于κSiO2的热导率,更优选的是小于κSiO23-10倍。如通常所知的,SiO2和Si3N4的κ值是在1.0的量级。这样,除了SiO2之外,用于电介质材料210的适当材料包括那些κ值小于1.0的材料。某些κ值小于1.0的高温聚合物包括碳化物材料、气凝胶、干凝胶(κ在0.1量级)和它们的衍生物。
图8描述在通过电介质210和掩膜材料180形成开口220、暴露触点170之后,穿过同一截面视图的图7的结构。在一个实施例中,使用常规的光刻和干法蚀刻技术,通过对穿透电介质210和掩膜材料180蚀刻的圆形孔图案化来形成开口220。根据现有的光刻技术,可以图案化直径与0.25μm一样小的圆形开口。应当理解的是,除了圆形开口之外,作为替换还可以使用诸如矩形开口的其他开口。
图9描述示出触点170的成角度的修改、穿过同一截面的图8的结构。应当理解的是,可以以非角度的方式来实现触点170的修改。“成角度的”意味着,例如,离子注入的方向并不是平行于图9中示出的y轴。另外,当通过图9示出的修改说明离子注入时,可以使用其他的修改方法,包括但不限于:在触点170上沉积材料并且使用等离子体处理触点170,从而增加触点170的电阻率。
在一个实施例中,通过将离子175注入到触点170来修改触点170。离子注入提供了位置控制精度并且避免了侧面扩散的问题。离子注入对触点170的碰撞损伤造成局部或者完全的非晶化,增加了触点170的电阻率,并且增加了触点170与通过离子注入或其他方法引入的原子形成化合物的能力。可以使用能够与CoSi2形成化合物从而增加触点170电阻率的离子,包括氧离子、氮离子以及碳离子。例如,在触点170是由CoSi2构成的情况下,在CoSi2内注入氧离子造成触点170内的SiO2绝缘体区域的形成,从而增加了触点170的电阻率。可替换的方案是,当在触点170(由CoSi2构成)中注入氮离子时,在触点170内形成Si3N4的绝缘体区域。离子注入提供了精确性,原因在于可以相应地注入指定的离子数量。另外,使用常规公知的公开表并且考虑了包括离子质量、离子能量以及触点170的组分和厚度的因素可以选择离子注入的深度。
在一个实施例中,如图9所示,电介质210用作允许离子被注入到触点170或者触点170的一部分中的离子注入掩膜。可以使用在半导体工艺中使用的大部分薄膜来阻挡离子束,这些薄膜包括SiO2、氮化硅、铝以及其他薄的金属膜。
在一个实施例中,触点170是通过在触点170上沉积电阻材料来修改的。在一个实施例中,电阻材料具有0.001ohm-cm到0.5ohm-cm的其中之一的电阻率。通过指定电阻材料薄膜厚度、指定目标编程电流、指定用于存储器件的电压预算以及使用常规计算来选择该电阻率。在一个实施例中,触点170具有200-2000ohm其中之一的串联电阻。在一个实施例中,在触点170上或者在触点170的一部分上形成电阻材料。尽管还在开口220的壁上形成电阻材料,但在该电阻材料具有足够高电阻率的情况下,并没有从可编程材料404分流出很大的电流。
在一个实施例中,借助于通过将开口220内的触点170暴露于活性的氮气、活性的氧气和氨的至少其中之一进行的等离子体处理来修改触点170。等离子体与触点170进行化学反应并且增加了触点170的电阻率。另外,可以使用上述提到的方法中的任一方法、任意方法的组合以及所有上述提到的方法来修改触点170的电阻率。
图10描述示出了通过与y轴成角度注入离子175来修改触点170的区域的图9结构的截面视图。该被修改的触点170的区域被描述为开口220内的、触点170外围上示出的修改区域172。在一个实施例中,修改区域172的电阻率高于触点170的剩余部分的电阻率。在一个实施例中,经历相变的可编程材料404被放置在触点170上,但不是放置在修改区域172上。因此,使用了较少的经历相变的可编程材料,从而产生较低功耗和改进的编程可靠性。在另一实施例中,其中使用了触点170的非角度修改,修改区域172包括在开口220内的触点170的整个暴露的表面区域,并且经历相变的可编程材料404形成在所有修改区域172上。通过增加触点170的电阻率,增加了功率耗散以及从触点170传导到可编程材料404的热,这可以降低编程电流需要并且改进编程可靠性。另外,通过增加触点170的电阻率,可以降低触点170与可编程材料404的化学反应性,并且增加可编程材料404与触点170的粘附性。
图11描述了在开口220内和电介质210上形成垫片材料402之后,穿过同一截面视图的图8的结构。在一个实施例中,垫片材料402是例如通过在衬底上化学气相沉积四乙基硅酸盐(TEOS)而共形形成的。在该制作点上,垫片材料覆盖了开口220内的触点170。
图12描述了在蚀刻垫片材料402以形成开口220内的电介质垫片(垫片材料部分402A)之后图11的结构。在一个实施例中,垫片材料402是使用定时蚀刻而被各向异性地蚀刻的。一方面,如后面将变得更加明显,垫片材料402用作减少触点170上的可编程材料404(图16)的数量。
图13描述了示出触点170的自对准修改的、穿过同一截面视图的图12的结构。该修改是通过垫片402A自对准的,垫片402A用作离子注入掩膜。应当理解的是,可以在形成垫片402A之前或者之后(或者既在之前又在之后)执行触点170的修改。另外,虽然图13说明了通过注入离子175来修改触点170,但是也可以使用其他的修改方法,包括在触点170上沉积材料以及将触点170暴露于等离子体。
可替换的方案是,在一个实施例中,离子是以与开口220的壁成角度而被注入的。图14描述了示出通过注入离子175对于触点170进行成角度的修改、穿过同一截面视图的图12的结构。另外,应当理解的是可以使用其他的修改方法,包括在触点170上沉积材料以及将触点170暴露于等离子体。
图15描述了示出触点170的修改区域(即修改区域173)的图14结构的另一截面视图。在一个实施例中,经历相变的可编程材料404放置在触点170上,但没有放置在修改区域172上。因此使用较少的经历相变的可编程材料,这样产生较小功耗并且提高了编程可靠性。
图16描述了在开口220内部、触点170上和电介质210上引入可编程材料404之后的图13的结构。在一个实施例中,可编程材料404,是一种相变材料,具有这样一种性质,使得通过利用大量的能量(例如电能、热能)可以修改物理状态(例如结晶、非晶态)。公知的是,具有通式的硫族化物材料对于该目的来讲是适当的,使得可以在衬底上和触点170上通过常规的沉积技术来引入硫族化物材料。
如在图16中所示,根据一个实施例,在引入可编程材料404之后,在可编程材料404上形成阻挡材料408,并且在阻挡材料408上形成导体410。一方面,阻挡材料408用作防止可编程材料404和导体410之间的任何化学反应。在一个实施例中,使用常规的图案化技术形成可编程材料404、垫片402、阻挡材料408以及导体410。在一个实施例中,阻挡材料408包括钛和氮化钛中的至少其中之一。钛和/或氮化钛涂层可以被均匀地沉积在衬底上,显示出良好的粘附性,原因在于它们抗剥落、起泡、破碎和剥离的能力。在一个实施例中,可编程材料404包括硫族化物合金的相变材料,并且触点170包括CoSi2。在一个实施例中,适合用作可编程材料404的硫族化物合金包括元素周期表的第VI族中的至少一个元素。在一个实施例中,Ge2Sb2Te5用作可编程材料404。其他用作可编程材料404的硫族化物合金包括GaSb、InSb、InSe、Sb2Te3、GeTe、Ge2Sb2Te5、InSbTe、GaSeTe、SnSb2Te4、InSbGe、AgInSbTe、(GeSn)SbTe、GeSb(SeTe)、和Te81Ge15Sb2S2
在图16所示的结构中,可编程材料404和触点170的接触区域由于垫片材料部分402A的存在而被最小化。一方面,开口220的尺寸暴露了触点170的第一接触面积。一方面,小于第一接触区域的第二接触区域是由于垫片材料402和/或垫片材料部分402A暴露的。通过将可编程材料404的数量最小化,这样局部化了可编程材料404的数量,该可编程材料404例如经历触点170(如区域406所示)上的从/向非晶态和井态的相变。在垫片材料部分402A之间示出的区域406限定了可编程材料404的有限的和局部化的编程区域,增加了从和向可编程材料404的非晶态和晶态的可编程可靠性。通常,通过局部化相变区域,在编程和读取期间需要流经可编程材料404的电流较小,并且产生较小的功耗。
图17描述在形成开口412之后的、从xy透视的图16结构。一方面,开口412用于限定可编程材料404、阻挡材料408以及导体410的x方向厚度。另一方面,开口412用于将形成在衬底上的单个存储元件互相之间以及与相关电路元件(例如,晶体管器件)互相隔离。在一个实施例中,借助于穿过导体410、阻挡材料408以及可编程材料404来图案化开口而形成了开口412。使用常规的光刻和蚀刻技术可以实现图案化。在该实例中,蚀刻穿过导体410、阻挡材料408以及可编程材料404,而排除电介质210。根据当前的蚀刻技术,用于开口412的x方向厚度的适当特征尺寸包括与0.25μm一样小。图18描述了图17结构的yz透视图的另一截面视图。
图19示出在导体410上形成电介质材料412之后的图18的结构。电介质材料412是例如SiO2或者其他适合的材料,它形成在导体410上用于电隔离导体410。在该形成之后,电介质材料412被平坦化并且在通过电介质材料412、电介质材料210和电介质材料180一直到触点170的结构的一部分中形成通孔。该通孔填充有诸如钨(W)的导电材料和诸如钛(Ti)和氮化钛(TiN)组合的阻挡材料。对于本领域技术人员来讲,引入电介质材料412、形成和填充导电通孔以及平坦化的技术都是公知的。图19示出的结构还表明为了反映(mirror)在衬底100上形成的导体或者信号线材料140(例如,行线)而形成和图案化的附加导体或者信号线材料414。反映导体线材料414反映了导体或者信号线材料140并且通过导电通孔耦合到导体或者信号线材料140。通过反映诸如N型硅的掺杂半导体,一方面,反映导体线材料414用于减小存储器阵列(诸如图1中示出的存储器阵列5)中的导体或者信号线材料140的电阻。适合于反映导体线材料414的材料包括诸如铝合金的铝材料。
图20描述根据一个实施例的形成可编程存储器件的方法。
另外,如图21所示,诸如存储器件5(图1)的存储器阵列以及伴随的文本可以包括在适合的系统中,在该存储器件5中单个存储单元具有类似于参考图19所述结构的结构。在一个实施例中,系统700包括微处理器704、输入/输出(I/O)端口706以及存储器702。微处理器704、I/O端口706以及存储器702通过数据总线712、地址总线716以及控制总线714进行连接。微处理器704通过在地址总线716上发送地址以及在控制总线714上发送存储器读取信号来从存储器702取出指令或者读取数据。存储器702在数据总线712上向微处理器704输出寻址的指令或者数据字。通过在地址总线716上发送地址、在数据总线712上发送数据字、以及在控制总线714上向存储器702发送存储器写入信号,微处理器704向存储器702写入数据字。I/O端口706用来耦合到输入装置708和输出装置710的至少其中之一。
已经公开了示例性的实施例,在保持在由所附权利要求所限定的本发明的精神和范围内可以对公开的实施例进行修改和变型。

Claims (19)

1.一种方法,包括:
在触点上形成电介质,所述触点形成在衬底上;
穿过暴露所述触点的电介质形成开口;
修改所述触点的电阻率;
在该开口内形成可编程材料,所述可编程材料在所述触点上;以及
形成到可编程材料的导体。
2.根据权利要求1的方法,还包括:
在穿过暴露所述触点的电介质形成所述开口之后、并且在修改所述触点的电阻率之前,在所述开口内形成至少一个垫片。
3.根据权利要求1的方法,其中修改所述触点的电阻率包括下面的至少其中之一:将离子注入到所述触点,在所述触点上沉积材料,以及用等离子体来处理所述触点。
4.根据权利要求3的方法,其中注入离子包括下面的其中之一:在暴露于所述开口的所述触点的表面的垂直入射处注入离子,以及在与暴露于所述开口的所述触点的表面成一角度处注入离子。
5.根据权利要求3的方法,其中注入离子包括使用氧离子、氮离子以及碳离子的至少其中之一将离子嵌入在所述触点的预定深度。
6.根据权利要求3的方法,其中在所述触点上沉积材料包括:根据流经触点的预定电流,沉积预定数量的材料,使得所述触点具有200ohm到2000ohm其中之一的串联电阻。
7.根据权利要求1的方法,其中在开口内形成可编程材料包括:在所述开口内形成硫族化物存储元件。
8.一种设备,包括:
位于衬底上的触点,所述触点具有电阻率修改;
位于所述触点上的电介质,所述电介质具有暴露所述触点的开口;
在所述开口内形成的可编程材料,所述可编程材料位于所述触点上;以及
与所述可编程材料接触的导体。
9.根据权利要求8的设备,其中所述触点包括均匀修改的触点和环形修改的触点中的其中之一。
10.根据权利要求8的设备,其中所述触点具有注入的离子、沉积的材料以及等离子体处理中的至少其中之一。
11.根据权利要求10的设备,其中所述注入的离子包括:嵌入在预定深度的氧离子、氮离子和碳离子中的至少其中之一。
12.根据权利要求10的设备,其中具有沉积材料的所述触点包括:具有200ohm到2000ohm的其中之一的串联电阻的触点。
13.根据权利要求8的设备,其中所述可编程材料包括硫族化物存储元件。
14.一种系统,包括:
微处理器;
输入/输出(I/O)端口;以及
包括位于衬底上的触点的存储器,所述触点具有电阻率修改,位于所述触点上的电介质具有暴露所述触点的开口,在所述开口内和所述触点上形成的可编程材料,以及与所述可编程材料接触的导体;
其中所述微处理器、I/O端口以及存储器通过数据总线、地址总线以及控制总线连接。
15.根据权利要求14的系统,其中所述触点包括均匀修改的触点和环形修改的触点中的一种。
16.根据权利要求14的系统,其中所述触点具有注入的离子、沉积的材料以及等离子体处理中的至少其中之一。
17.根据权利要求16的系统,其中所述注入的离子包括:嵌入在预定深度的氧离子、氮离子和碳离子中的至少其中之一。
18.根据权利要求16的系统,其中具有沉积材料的所述触点包括:具有200ohm到2000ohm的其中之一的串联电阻的触点。
19.根据权利要求14的系统,其中所述可编程材料包括硫族化物存储元件。
CN02829457.2A 2002-08-14 2002-08-14 用于可编程器件的修改的触点 Pending CN1650442A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2002/025895 WO2004017437A1 (en) 2002-08-14 2002-08-14 Modified contact for programmable devices

Publications (1)

Publication Number Publication Date
CN1650442A true CN1650442A (zh) 2005-08-03

Family

ID=31886103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02829457.2A Pending CN1650442A (zh) 2002-08-14 2002-08-14 用于可编程器件的修改的触点

Country Status (6)

Country Link
JP (1) JP2005536052A (zh)
CN (1) CN1650442A (zh)
AU (1) AU2002368177A1 (zh)
DE (1) DE10297772T5 (zh)
GB (1) GB2407706A (zh)
WO (1) WO2004017437A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6875651B2 (en) * 2003-01-23 2005-04-05 Sharp Laboratories Of America, Inc. Dual-trench isolated crosspoint memory array and method for fabricating same
US6849564B2 (en) * 2003-02-27 2005-02-01 Sharp Laboratories Of America, Inc. 1R1D R-RAM array with floating p-well
KR100593750B1 (ko) * 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
CN100389507C (zh) * 2004-12-07 2008-05-21 旺宏电子股份有限公司 硫属化合物随机存取内存及其制造方法
KR100694188B1 (ko) 2005-03-22 2007-03-14 한국표준과학연구원 메모리 및 그 제조 방법
US7601995B2 (en) * 2005-10-27 2009-10-13 Infineon Technologies Ag Integrated circuit having resistive memory cells
US7479671B2 (en) * 2006-08-29 2009-01-20 International Business Machines Corporation Thin film phase change memory cell formed on silicon-on-insulator substrate
KR100764056B1 (ko) 2006-09-14 2007-10-08 삼성전자주식회사 상변화 기억 장치 및 그 제조 방법
KR100782496B1 (ko) 2006-11-09 2007-12-05 삼성전자주식회사 자기 정렬된 셀 다이오드를 갖는 반도체 소자의 제조방법및 이를 이용하는 상변화 기억소자의 제조방법
DE102007021761B4 (de) * 2007-05-09 2015-07-16 Adesto Technology Corp., Inc. Widerstandsschaltelement, Speicherbauelemente, Speichermodul, Verfahren zur Herstellung eines resistiven Schaltelements und Verfahren zur Herstellung eines resistiven Speicherbauelements
TW200847398A (en) * 2007-05-16 2008-12-01 Ind Tech Res Inst Phase-change memory element
JP4636133B2 (ja) 2008-07-22 2011-02-23 東京エレクトロン株式会社 窒化チタン膜の改質方法及び改質装置
JP5342189B2 (ja) * 2008-08-06 2013-11-13 株式会社日立製作所 不揮発性記憶装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL61678A (en) * 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US6555860B2 (en) * 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6563164B2 (en) * 2000-09-29 2003-05-13 Ovonyx, Inc. Compositionally modified resistive electrode
US6511862B2 (en) * 2001-06-30 2003-01-28 Ovonyx, Inc. Modified contact for programmable devices

Also Published As

Publication number Publication date
JP2005536052A (ja) 2005-11-24
GB2407706A (en) 2005-05-04
DE10297772T5 (de) 2005-11-03
GB0501969D0 (en) 2005-03-09
WO2004017437A1 (en) 2004-02-26
AU2002368177A1 (en) 2004-03-03

Similar Documents

Publication Publication Date Title
US6511862B2 (en) Modified contact for programmable devices
US6841397B2 (en) Method for forming pore structure for programmable device
US6511867B2 (en) Utilizing atomic layer deposition for programmable device
US7247876B2 (en) Three dimensional programmable device and method for fabricating the same
US6567293B1 (en) Single level metal memory cell using chalcogenide cladding
CN1885542A (zh) 具有单元二极管和互相自对准的底电极的相变存储单元及其制造方法
US20040087076A1 (en) Reduced area intersection between electrode and programming element
US9064794B2 (en) Integrated circuit including vertical diode
CN102820299A (zh) 存储器件
US20090225588A1 (en) Memory Device
KR20070111896A (ko) GeBiTe막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
CN101068024A (zh) 相变存储单元的热隔绝
CN1650442A (zh) 用于可编程器件的修改的触点
US6770531B2 (en) Adhesive material for programmable device
TW200941782A (en) Memory cells, methods of forming memory cells, and methods of forming programmed memory cells
CN1650443A (zh) 对于可编程器件使用原子层沉积
KR100676342B1 (ko) 프로그램 가능 디바이스에 대해 원자 층 증착을 활용하는장치 및 방법
KR20050053617A (ko) 프로그램 가능 디바이스를 위한 변경된 콘택트
KR100675989B1 (ko) 프로그램가능 장치에 관한 소자를 형성하는 방법 및이들을 포함하는 장치 및 시스템
KR100822808B1 (ko) 상변화 기억 소자 및 그 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication