CN1650432A - 固态成像装置及其制造方法 - Google Patents

Abstract

本发明公开了一种在驱动操作期间实现较少漏电流、高图像质量和低噪声的固态成像装置及其制造方法。一种MOS型成像装置1包括都形成在p型硅衬底(以下称为“Si衬底”)31上的成像区域10和驱动区域20，成像区域10包括以具有2行×3列的矩阵形式设置的6个像素11至16。驱动区域20包括时序产生电路21、垂直移位电阻器22、水平移位电阻器23和像素选择电路24等。包含在成像区域中像素11至16和驱动电路区域20中电路21至24中的所有晶体管都是n沟道MOS型。

Description

固态成像装置及其制造方法

技术领域

本发明涉及一种用于数码相机等的固态成像装置及其制造方法。

背景技术

在固态成像装置当中，MOS(金属氧化物半导体)型成像装置包括二维设置在衬底上的像素，其中各像素使输入光进行由设置在该像素中的光敏二极管执行的光电转换，以产生信号负载(signal charge)，并且通过设置在该像素中的放大电路放大产生的信号负载。放大的信号负载要从该像素读出。这种MOS型成像装置可以以低电压和低能耗驱动。同样，成像区域和驱动该成像区域的驱动电路区域可以在一个芯片中实现。换句话说，其可以在一个衬底上形成。因此，MOS型成像装置作为便携式设备的图像输入器件正备受关注。

传统MOS型成像装置以这样一种方式构成，其中成像区域和驱动电路区域基于CMOS(互补金属氧化物半导体)处理技术在一个硅衬底(以下称为“Si衬底”)上形成。在CMOS处理技术中，装置和工序已经按照使驱动速度加快的主要目的来设计和开发。

成像区域包括二维设置在Si衬底上的多个像素(例如，以矩阵形式)。各像素包括用于将接收的光转换为信号负载的光敏二极管单元、用于执行转换功能的MOS型晶体管和用于放大信号的MOS型晶体管。

在光敏二极管单元中通过光电转换产生的信号负载基于从垂直移位电阻器和水平移位电阻器接收的指令信号通过转换操作在各像素中放大，其中垂直移位电阻器和水平移位电阻器包含在下述的驱动电路区域中。然后，从各像素读出放大的信号。

包含在成像区域中的各MOS型晶体管是n沟道MOS型的。

驱动电路区域包括四个主要电路，即时序产生电路、垂直移位电阻器、水平移位电阻器和像素选择电路。包含在驱动电路区域中的各MOS型晶体管具有CMOS结构，该CMOS结构是n沟道MOS型和p沟道MOS型的结合。

成像区域中的n沟道MOS型晶体管和驱动电路区域中的n沟道MOS型晶体管通常具有相同的结构。

下面参照图10描述水平移位电阻器的电路结构。通常，水平移位电阻器具有多级。该级的数目根据像素线的数目确定。图10仅示出了水平移位电阻器的第1级。

如图10所示，水平移位电阻器的第1级50包括4个开关51、54、55和58与4个反相器52、53、56和57。各开关51、54、55和58与各反相器52、53、56和57分别包括一对n沟道MOS型晶体管和p沟道MOS型晶体管。

反相器52和53互相串联。一对反相器52和53与开关54并联。开关51与上述关系中的反相器52和53以及开关54的组串联。

开关55和58与反相器56和57具有如上述同样的关系。

具有这种结构的水平移位电阻器的第1级50当通过开关51施加一起始脉冲VST时开始驱动操作，并且当分别施加两次时钟脉冲CK1及其倒置脉冲CK2时将第1级的操作脉冲输出到像素选择电路。然后，水平移位电阻器顺序输出第2级和第3级的操作脉冲。

下面参照图11描述水平移位电阻器第1级中的晶体管(CMOS型)的器件结构。图11所示为上述开关51、54、55和58或反相器52、53、56和57的器件结构的横截面图。

如图11所示，n阱62和p阱63在Si衬底61的表面下以一定间隔形成。

栅绝缘器64形成在Si衬底61的表面上以覆盖n阱62和p阱63。栅极67和70形成在栅绝缘体64的表面上以使其分别在阱的基本中心部分上。

源区65和69与漏区66和68形成在栅绝缘体64与阱62和63之间的边界部分下面。

按照这种方式，p沟道MOS型晶体管由三个电极，即栅极67、源区65和漏区66形成在Si衬底61上。同样，n沟道MOS型晶体管由三个电极，即栅极70、源区68和漏区69形成在Si衬底61上。

具有CMOS结构的MOS型成像装置通过针对Si衬底61的下面步骤1至15形成。

1、形成用于形成n阱62的抗蚀剂。

2、形成n阱62。

3、去除用于形成n阱62的抗蚀剂。

4、形成用于形成p阱63的抗蚀剂。

5、形成p阱63。

6、去除用于形成p阱63的抗蚀剂。

7、形成栅绝缘体64。

8、形成栅极67和70。

9、形成用于形成n沟道MOS型的源区65/漏区66的抗蚀剂。

10、形成n沟道MOS型的源区65/漏区66。

11、去除用于形成n沟道MOS型的源区65/漏区66的抗蚀剂。

12、形成用于形成p沟道MOS型的源区68/漏区69的抗蚀剂。

13、形成p沟道MOS型的源区68/漏区69。

14、去除用于形成p沟道MOS型的源区68/漏区69的抗蚀剂。

15、形成光敏二极管单元。

然而，基于这种CMOS处理技术制造的传统MOS型成像装置在驱动操作期间，在成像区域中可能遭受光敏二极管单元中的漏电流和放大电路中的特性恶化而导致噪声。当在成像区域中引起噪声时，其被放大并与信号负载输出，因而导致图像质量的恶化。

发明内容

考虑到上述问题，本发明目的是提供一种在驱动操作期间实现较少漏电流、高图像质量和低噪声的固态成像装置及其制造方法。

可以通过一种固态成像装置达到该目的，该装置包括形成在一半导体衬底上的成像区域和驱动电路区域，其中成像区域包括在其中光敏二极管单元通过光电转换产生信号负载并且放大单元放大该信号负载的有源型单元像素，驱动电路区域用于驱动光敏二极管单元和放大单元，成像区域和驱动电路区域分别包括一个或多个晶体管，其中成像区域和驱动电路区域中的晶体管具有相同的沟道极性。

在所述固态成像装置中，包含在成像区域和驱动电路区域中的所有晶体管具有相同的沟道极性。因此，对于所述装置，用于形成两个区域中所有晶体管所需的工艺数目大约仅是用于通过使用CMOS处理技术制造传统固态成像装置所需的工艺数目的一半。这意味着成像区域在形成晶体管的过程期间遭受较少的损害。

换句话说，所述固态成像装置的优点在于其遭受较少的放大单元中的噪声和较少的光敏二极管单元中的漏电流，并因此遭受较少的由噪声和漏电流引起的图像质量恶化。

注意到，“有源型单元像素”是指通过用于使输入到对应于单位像素的区域的输入光进行光电转换的光敏二极管单元以及用于放大转换信号的放大单元形成的像素。

为了实现装置的高速驱动，优选地，这些晶体管是n沟道MOS型。

为了减少能耗，优选地，驱动电路区域包括包含用于积累电荷的电容和用于执行转换功能的晶体管的动态电路。

通常，多个有源型单位像素形成在固态成像装置中的成像区域中。例如扫描方法、随机存取方法和边缘检测方法等方法用于从多个有源型单位像素读出信号负载。具体地说，为了执行扫描方法以实现高速驱动，优选地，成像区域包括多个有源型单位像素，并且驱动电路区域包括用于从多个有源型单位像素中选择一个有源型单位像素的像素选择电路和用于将选择指令信号输出到像素选择电路的移位电阻器电路。

为了减少能耗，优选地，成像区域包括用于基于从驱动电路区域接收的信号执行转换功能的晶体管，并且当晶体管导通时信号负载输出到放大单元。

如果晶体管的栅极长度为0.6μm或更小，传统CMOS处理技术可能引起在驱动操作期间光敏二极管单元中漏电流的增加和放大单元中噪声的增加。这是因为随着热处理数目增加而加速了短沟道效应，并且当去除抗蚀剂时放大单元或光敏二极管单元遭受损害。

另一方面，当晶体管具有与本发明的固态成像装置中同样的沟道极性时，在驱动操作期间抑制了漏电流的增加，因为在本发明中减少了热处理的数目和用于去除抗蚀剂的处理数目。因此，当其栅极长度等于或小于0.6μm(栅极长度值的设计规则限定为等于或小于0.6μm)的晶体管是MOS型时是有利的。

在传统固态成像装置中，晶体管的栅极形成在覆盖半导体衬底的绝缘膜上。当栅绝缘体是厚度不超过20(nm)的薄膜时，在栅绝缘体膜与半导体衬底之间非常频繁地出现漏电流。然而，如果晶体管具有与本发明的固态成像装置中同样的沟道极性，那么即使当固态成像装置包括这种薄栅绝缘体时也会出现较少的漏电流。

而且，当其栅绝缘体的膜厚度在1nm至20nm之间的晶体管是MOS型时，可以减少漏电流。

这种固态成像装置可以作为能够获得高质量图像的输入图像传感器装入照相机等。

本发明的固态成像装置的制造方法包括如下步骤：在半导体衬底上形成包括用于将输入光转换为信号负载的光敏二极管单元和用于放大信号负载的放大单元；以及在半导体衬底上形成用于驱动成像区域的驱动电路区域，其中在形成成像区域和驱动电路区域的两个步骤中分别形成具有相同沟道极性的MOS型晶体管。

在这种制造方法中，包含在成像区域和驱动电路区域中的所有晶体管可以仅由一个工艺形成，该工艺是用于形成n沟道MOS型晶体管或是用于形成p沟道MOS型晶体管。这意味着包含在成像区域中的光敏二极管单元和放大单元等在制造过程期间遭受较少的损害。因此，由所述制造方法制造的固态成像装置在制造过程期间在成像区域中遭受较少损害，并且可以减少由于光敏二极管单元中漏电流的噪声和由损害引起的放大单元中的特性恶化。

换句话说，所述制造方法可以制造一种具有在驱动操作期间高质量图像和低噪声的固态成像装置，该装置能够减少导致光敏二极管单元中漏电流和放大单元中特性恶化的原因的光敏二极管单元和放大单元上的损害。

为了实现固态成像装置的高速驱动，优选地，在所述固态成像装置的制造过程中，形成在两个步骤中的MOS型晶体管是n沟道MOS型。

所述制造方法可以即使当各MOS型晶体管的栅极长度等于或小于0.6μm(栅极长度值的设计规则限定为等于或小于0.6μm)时，通过抑制出现在驱动操作期间的漏电流来减少噪声。

同样，所述制造方法尤其当各MOS型晶体管中栅绝缘体的膜厚度在1nm至20nm之间时是有利的，因为其可以通过形成MOS型晶体管以便具有相同的沟道极性来减少出现在驱动操作期间的漏电流。

而且，所述制造方法尤其当在各MOS型晶体管的栅极与半导体衬底之间形成具有膜厚度在1nm至20nm之间并且起电容作用的绝缘体时是有利的，因为其可以减少出现在驱动操作期间的漏电流。

附图说明

图1所示为按照本发明一实施例的MOS型成像装置的平面图；

图2所示为成像区域10中像素11的电路图；

图3所示为水平移位电阻器23的电路图；

图4所示为水平移位电阻器23操作的操作时序图；

图5所示为水平移位电阻器23中晶体管的器件结构的横截面图；

图6所示为n沟道MOS型晶体管的制造工序图；

图7所示为n沟道MOS型晶体管的制造工序图；

图8所示为光敏二极管中晶体管导电类型与漏电子数目之间的关系的比较特性图；

图9所示为包含在像素中的放大器中晶体管导电类型与S/N比率之间的关系的比较特性图；

图10所示为传统水平移位电阻器的电路图；以及

图11所示为包含在传统水平移位电阻器中晶体管的器件结构的横截面图。

具体实施方式

下面参照图1至图3描述本发明一实施例的MOS型成像装置。图1所示为按照本实施例作为用于数码相机的图像输入器件的MOS型成像装置1整体结构的平面图(方框图)；图2所示为对应于MOS型成像装置1有源型单元像素的区域中的电路11的电路图(对应于有源型单元像素的区域中的电路以下简称为“像素”)。图3所示为水平移位电阻器23的电路图。

如图1所示，MOS型成像装置1包括形成在p型硅衬底(以下称为“Si衬底”)31上的成像区域10和驱动电路区域20。包含在成像区域10和驱动电路区域20中的电路通过使用形成在Si衬底31上的布线图互相电连接。

在图1中，包含在区域10和20中的电路显示为块。然而实际上，包含在区域10和20中的功能器件单元密集地形成在Si衬底31上。

成像区域10包括以具有2行和3列的矩阵形式设置的6个像素11至16。驱动电路区域20包括时序产生电路21、垂直移位电阻器22、水平移位电阻器23和像素选择电路24等。

其中，垂直移位电阻器22和水平移位电阻器23是动态电路。其按照从时序产生电路21接收的信号，顺序将驱动脉冲(转换脉冲)输出到像素11至16或像素选择电路24。

而且，像素选择电路24包括3个开关器件(图中未示出)，即用于像素11和12的一个，用于像素13和14的一个以及用于15和16的一个。其通过从水平移位电阻器23接收脉冲顺序导通。

成像区域10中的6个像素11至16是有源型单位像素，各自具有放大单元。从在由垂直移位电阻器22选择的行与其像素选择电路24导通的列交叉的位置的像素读出通过光电转换产生的信号负载。

时序产生器电路21是用于将电源电压、时序脉冲等施加到上述垂直移位电阻器22和水平移位电阻器22的电路。

成像区域10中各像素的电路结构

6个像素11至16是有源型单元像素并具有相同的电路结构。下面参照图2以像素11为例描述像素的电路结构。

如图2所示，像素11包括形成在Si衬底31上的光敏二极管单元111和4个晶体管(传送晶体管112、复位晶体管113、放大晶体管114和选择晶体管115)等。其中，所有4个晶体管都是n沟道MOS型的。

如图2所示，光敏二极管单元111是具有用于产生与输入光的强度成比例的信号负载的光电转换功能的器件单元。光敏二极管单元111的一端接地并且另一端与传送晶体管112的源区连接。

传送晶体管112是用于将由光敏二极管单元111产生的信号负载传送到传送晶体管112本身的漏区的器件单元。漏区起检测单元的作用。放大晶体管114的栅极和复位晶体管113的源区与该漏区连接。

复位晶体管113是用于以预定周期复位在传送晶体管112的漏区中积累的信号负载的器件单元。复位晶体管113的漏区与电源电压VDD连接。

放大晶体管114是用于当选择晶体管115按照从垂直移位电阻器22等接收的信号导通时，输出在传送晶体管112的漏区中积累的信号负载的器件单元。放大晶体管114的漏区与电源电压VDD连接，并且放大晶体管114的源区与选择晶体管115的漏区连接。

选择晶体管115的源区与像素选择电路24连接。

传送晶体管112的栅极、复位晶体管113的栅极和选择晶体管115的栅极分别与来自垂直移位电阻器113的三条信号线连接。

在4个晶体管112至115当中，放大晶体管114对像素11中信号负载执行信号放大功能，并且其它晶体管112、113和115执行转换功能。

在具有上述电路结构的像素11中，通过使用光电转换由光敏二极管单元111产生的信号负载积累在光敏二极管单元111中。当传送晶体管112基于从垂直移位电阻器22接收的指令信号导通时，光敏二极管单元111中积累的信号负载要传送到传送晶体管112的漏区(检测单元)，并且要输出到放大晶体管114的栅极。

接收到信号负载后，放大晶体管114放大接收的信号负载。

选择晶体管115基于从垂直移位电阻器22接收的指令信号执行导通/截止(ON/OFF)操作。

复位晶体管113以预定周期消除积累在检测单元中的信号负载，以复位检测单元中信号负载的积累状态。

在MOS型成像装置1的成像区域10中，各像素11至16积累由光电转换产生的信号负载。在基于从垂直移位电阻器22和水平电阻器23接收的指令信号由各像素中的选择晶体管和像素选择电路23选择的一个像素中，信号负载被放大并输出。

水平移位电阻器23的电路结构

在包含在驱动电路区域20中的电路21至24当中，下面参照图3描述水平移位电阻器23的电路结构。

图3所示的水平移位电阻器23与图10所示的传统水平移位电阻器(第1级)50的区别在于，所有晶体管都是n沟道MOS型。

如图3所示，水平移位电阻器23包括3级，即第1级231、第2级232和第3级233，以便级的数目对应于成像区域中像素11至16的列数。第1级231、第2级232和第3级233具有相同的电路结构。因此，下面仅描述第1级231的电路结构作为例子。

如图3所示，水平移位电阻器23的第1级231包括四个晶体管2311、2312、2316和2317以及用于自举的自举电容2313。其中，四个晶体管2311、2312、2316和2317都是n沟道MOS型晶体管，正如包含在上述成像区域10中的4个晶体管112至115一样。

充电晶体管2311是给自举电容2313充电的增强型模式n沟道MOS型器件单元。充电晶体管2311的栅极与起始脉冲VST的信号线连接。充电晶体管2311的漏区与电源电压VDD连接，并且充电晶体管2311的源区与自举电容2313的一端(正端)连接。在此，起始脉冲VST和电源电压VDD由时序产生电路21提供。后面将描述的驱动脉冲V1也由时序产生电路21提供。

充电晶体管2311的源区与节点2315和放电晶体管2316的漏区连接。节点2315与输出晶体管2312的栅极连接。

对于输出晶体管2312，其栅极经由上述节点2315与充电晶体管2311的源区连接，漏区与驱动脉冲V1的信号线连接，并且源区与自举电容2313的另一端(负端)连接。输出晶体管2312的源区与也是放电晶体管2317的漏区连接。

输出节点2314设置在自举电容2313的负端与输出晶体管2312的源区之间，并且与成像区域10连接。

两个放电晶体管2316和2317的源区分别接地，并且其栅极与第2级232的输出节点2324连接。

包含在第2级232中输出晶体管2322的漏区与驱动脉冲V2的信号线连接。

第2级232的电路结构除了上述部件之外与第1级231相同。

同样，除了输出晶体管2332的漏区与驱动脉冲V1的信号线连接之外，第3级233的电路结构与其它级的一样。

如上所述，其晶体管仅用n沟道MOS型形成的移位电阻器23包括用于各级的四个晶体管和一个电容。图11所示的具有传统CMOS型结构的上述传统水平移位电阻器包括用于各级的16个晶体管。同时，水平移位电阻器23包括更少的功能器件单元(晶体管和电容)，即总共只有五个。

因此，水平移位电阻器23可以获得与图10所示CMOS型的水平移位电阻器的高驱动速度相比同样或者甚至更高的驱动速度。这是通过以一种减少必需的功能器件数目的方式设计电路而实现的。

水平移位电阻器23的驱动操作

下面参照图4描述具有上述电路结构的水平移位电阻器23的驱动操作。图4所示为水平移位电阻器23的驱动顺序图。

如图4所示，在水平电阻器23中，当在时间t0起始脉冲VST(电压5(V))施加到充电晶体管2311的栅极时，充电晶体管2311导通。当充电晶体管2311导通时，一电压开始施加到输出晶体管2312的栅极，并且输出晶体管2312也导通。在此，输入到输出晶体管2312的漏区的驱动脉冲V1是地电位，并且在自举电容2313的两端之间出现与电源电压VDD一样的电势差。所以，自举电容2313要被充电，直到其获得与电源电压VDD(3(V))一样的电压。

其次，当驱动脉冲V1在时间t1上升到3(V)并且输入到输出晶体管2312的漏区时，驱动脉冲V1的电压3(V)与在自举电容2313两端处的电压3(V)之和的高电压HB1(6(V))作为脉冲VN11施加到输出晶体管2312的栅极。因此，输出节点2314将具有3(V)幅度的操作脉冲VN12作为输出脉冲Out1输出到对应于像素选择电路24第1列中像素11和12的开关器件单元。

同样，在高电压HB1处的脉冲Vn11施加到包含在第2级232中的充电晶体管2321的栅极。所以，充电晶体管2321导通。然后，当第2级232中的充电晶体管2321导通时，输出晶体管2322也导通。驱动脉冲V2是地电位。因此，自举电容2323被充电直到其获得与电源电压VDD(3(V))一样的电压。

当驱动脉冲V2在时间t2上升到3(V)并且输入到输出晶体管2322的漏区时，驱动脉冲V2的电压3(V)与在自举电容2323两端处的电压3(V)之和的高电压HB2(6(V))作为脉冲VN21施加到输出晶体管2322的栅极。因此，输出节点2324将具有3(V)幅度的操作脉冲VN22作为输出脉冲Out2输出到对应于像素选择电路24第2列中像素13和14的开关器件单元。

同样，在高电压HB2处的脉冲VN21施加到包含在用于执行如上述同样驱动操作的第3级233中的充电晶体管2331的栅极。在时间t3，输出节点2334将具有3(V)幅度的操作脉冲VN32作为输出脉冲Out3输出到对应于像素选择电路24第3列中像素15和16的开关器件单元。

同样，来自第2级232中输出节点2324的操作脉冲VN22同时导通放电晶体管2316和2317。然后，自举电容2313中充电的内容要被放电。

注意到，自举电容2313的放电可以用驱动脉冲V2来执行。

如上所述，其晶体管都是n沟道MOS型的水平移位电阻器23与图11所示由传统CMOS工序形成的水平移位电阻器50相比具有更少的晶体管，但是其可以产生并顺序输出没有压降的输出脉冲Out1至Out3。

因此，水平移位电阻器23提供与水平移位电阻器50相同的包括驱动速度等的性能。

注意到，除了水平移位电阻器23之外，驱动电路区域20还包括时序产生电路21、垂直移位电阻器22和像素选择电路24等，并且其可以与基于CMOS处理技术设计并制造的等同物提供同等性能。

MOS型成像装置1中晶体管的器件结构

按照本发明实施例的MOS型成像装置1的特性在于，包含在成像区域10和驱动电路区域20中的所有晶体管都是n沟道MOS型晶体管。下面参照图5描述晶体管的器件结构。

如图5所示，由SiO₂制成的绝缘的栅绝缘体32形成在Si衬底31的表面上。栅绝缘体32的膜厚度范围在例如1(nm)至20(nm)之间。

该Si衬底具有p型特性。

源区33和漏区34以一定间隔内置在Si衬底31与栅绝缘体32之间的边界部分上。

由多晶硅制成的栅极35对应于源区33与漏区34之间的间隔，形成在栅绝缘体32的表面区域上。

如图5所示，n沟道MOS型晶体管由3个电极，即栅极35、源区33和漏区34以及作为沟道的栅极35正下方的Si衬底的表面部分在Si衬底31上形成。

晶体管的形成方法

下面参照图6和图7描述包含在MOS型成像装置1中晶体管的形成方法。

通过在氧化气体中处理图6A所示的Si衬底，获得了图6B所示由SiO₂制成的Si衬底，在其上形成作为绝缘体的栅绝缘体32。

如图6所示，通过在栅绝缘体32表面上的预定区域中沉积多晶硅(多晶的硅)，形成栅极35。为了形成栅极35，可以使用例如LPCVD方法。

如图6D所示，在栅绝缘体32上栅极35的两侧以期望的图案按预定间隔形成抗蚀剂膜400。

如图7A所示，源区33和漏区34通过砷(As)和磷(P)的离子注入从栅绝缘体32的表面形成在Si衬底31当中，并且通过热处理来激活。当进行离子注入时，使用一种自动对准方法，其中栅极35也作为抗蚀剂，并因此可以准确确定源区33和漏区34的位置。

最后，如图7B所示，通过在氧等离子体中进行灰化处理，去除抗蚀剂400，并且在Si衬底31上形成晶体管。

注意到，在晶体管中栅极35与Si衬底31之间的栅绝缘体32也具有电容的功能。

所有晶体管都是n沟道MOS型的优点

作为寻找驱动操作期间图像质量恶化的原因的研究结果，发明人发现使用上述CMOS处理技术的制造方法在处理中对形成或要形成放大单元或光敏二极管单元的区域产生损害，并且该损害影响在驱动操作期间的图像质量。

更具体地说，在上述制造方法中，去除抗蚀剂的两个步骤，即步骤3和6，损害其上要形成成像区域中晶体管的Si衬底61的表面。这个损害有时引起包含在晶体管中的栅极67和70底部的缺陷。这些缺陷可能导致特性恶化，例如1/f噪声的增加。

同样，在栅极67和70形成在成像区域之后，去除抗蚀剂的两个步骤，即步骤11和14，有时损害在成像区域中栅极67和70两侧的栅绝缘体64。当此情况发生时，在栅极67和70、源区65和68以及漏区66和69之间迅速出现漏电流，从而导致放大单元中噪声的增加。特别地，当栅绝缘体32是厚度不超过20(nm)的薄膜时，放大单元中的漏电流增加。

而且，去除抗蚀剂的四个步骤，即步骤3、6、11和14损害其上要形成光敏二极管单元的Si衬底61的表面，并且这一损害成为驱动操作期间漏电流的原因。该漏电流要施加到由光电转换产生的信号上，从而导致由像素缺陷增加引起的图像质量的恶化。

如上所述，在通过使用传统制造方法的MOS型成像装置中，成像区域在制造过程中遭受损害。该损害引起光敏二极管单元中的漏电流并增加放大单元中的噪声，从而导致图像质量的恶化。

相反，在上述图6和图7所示的MOS型成像装置1的制造方法中，抗蚀剂仅在晶体管制造过程中去除一次。与上述传统制造方法相比，MOS型成像装置的制造方法不包括去除涉及阱形成的抗蚀剂的步骤3和步骤6，因为使用了p型Si衬底31。MOS型成像装置的制造方法仅包括去除涉及源区33和漏区34的形成的抗蚀剂的步骤11。

因此，按照本实施例的制造方法抑制了由栅极35底部的缺陷引起的放大单元中的1/f噪声、由在栅极35两侧栅绝缘体32的损害引起的放大单元中的漏电流、以及由光敏二极管单元底部的Si衬底31的缺陷引起的光敏二极管单元中的漏电流。具体地说，当栅绝缘体32也是厚度不超过20(nm)的薄膜时，可以极大地抑制漏电流。这表明其中所有晶体管都是用n沟道MOS型晶体管形成的MOS型成像装置1具有优点。

总之，具有高图像质量的MOS型成像装置1可以通过按照本实施例的制造方法制造，其中在成像区域10和驱动电路区域20中的所有晶体管都用n沟道MOS型晶体管形成。这是因为该制造方法可以抑制在制造过程中引起的成像区域10的损害。

对比试验

下面是其中成像区域10和驱动电路区域20中的所有晶体管都用n沟道MOS型晶体管形成的MOS型成像装置1与用CMOS处理技术制造的传统CMOS型成像装置之间的性能比较。

对于出现在光敏二极管单元中的漏电子数目，在没有输入光的状态下出现在光敏二极管单元中的漏电子被读入放大晶体管的栅极(通过传送晶体管)，以被检测。图8示出了该检测结果。

如图8所示，假设出现在传统CMOS型成像装置的光敏二极管单元中的漏电子数目是1，那么出现在n沟道MOS型成像装置的光敏二极管单元中的漏电子数目就是0.82。即，漏电子数目减少了18％。

对于放大单元(放大晶体管)中的S/N比率，该S/N比率通过使用S/N测量仪在包括固态成像装置的照相机中测量。图9示出了该测量结果。

如图9所示，在n沟道MOS型成像装置中的放大单元中的S/N比率是57dB，然而在传统CMOS型成像装置中的S/N比率是54dB，这意味着n沟道MOS型成像装置具有3dB的优势。

如上所述，其中Si衬底31上所有的晶体管都用n沟道MOS型晶体管形成的MOS型成像装置1与传统CMOS型成像装置相比具有两个特性优点，即，出现在光敏二极管中的漏电子数目和放大单元中的S/N比率。这是因为光敏二极管单元和放大晶体管在制造过程中遭受较少损害。

总之，如上述比较结果所示，按照本实施例的MOS型成像装置1具有实现高质量图像的特性，因为在成像区域10和驱动电路区域20中的所有晶体管都用n沟道MOS型晶体管形成，其中在驱动操作期间在光敏二极管单元中出现较少的漏电流，并且在放大晶体管中出现较少的噪声。

补充解释

注意到，上述实施例是用于解释本发明的特性和优点的例子。因此，本发明除了装置中所有晶体管都用n沟道MOS型晶体管形成的基本特性之外，不限于其它例子。

例如，对于成像区域中的像素数目和像素排列，像素结构不限于上述具有2行×3列的结构。同样，除上述电路21至24之外的其它电路可以包含在驱动电路区域中。

同样，图2和图3所示的电路图也是例子。可以使用按照装置特定用途的其它电路结构。

而且，由色散氧化膜等制成的器件绝缘单元可以形成在相邻的晶体管之间。然而应注意到，应当在器件绝缘单元的制造过程中保护光敏二极管、放大晶体管等不受损害，以防止出现在驱动操作期间的噪声。

在上述实施例中，使用了具有p型特性的Si衬底。然而，可以使用具有按其要求的地方形成的p型阱的Si衬底。也可以使用SOI(绝缘体上硅)。这对改善功能部分之间和电路之间的绝缘是有效的。

工业适用性

按照本发明的固态成像装置及其制造方法对实现具有在驱动操作期间减少的漏电流和高质量图像的固态成像装置是有效的。

Claims (14)

1、一种包括都形成在一个半导体衬底上的成像区域和驱动电路区域的固态成像装置，其中所述成像区域包括在其中光敏二极管单元通过光电转换产生信号负载并且放大单元放大该信号负载的有源型单位像素，所述驱动电路区域用于驱动所述光敏二极管单元和所述放大单元，所述成像区域和所述驱动电路区域分别包括一个或多个晶体管，其中，

所述成像区域和所述驱动电路区域中的晶体管具有相同的沟道极性。

2、根据权利要求1所述的固态成像装置，其特征在于，所述晶体管是n沟道金属氧化物半导体型。

3、根据权利要求1所述的固态成像装置，其特征在于，所述驱动电路区域包括包含用于积累电荷的电容和用于执行转换功能的晶体管的动态电路。

4、根据权利要求3所述的固态成像装置，其特征在于，所述成像区域包括多个有源型单位像素，以及所述驱动电路区域包括用于从多个有源型单位像素中选择一个有源型单位像素的像素选择电路和用于将选择指令信号输出到所述像素选择电路的移位电阻器电路。

5、根据权利要求1所述的固态成像装置，其特征在于，所述成像区域包括用于基于从所述驱动电路区域接收的信号执行转换功能的晶体管，并且当执行所述转换功能的晶体管导通时信号负载输出到所述放大单元。

6、根据权利要求1所述的固态成像装置，其特征在于，所述晶体管是金属氧化物半导体型，其栅极长度等于或小于0.6μm。

7、根据权利要求1所述的固态成像装置，其特征在于，所述晶体管是金属氧化物半导体型，其栅绝缘体的膜厚度在1nm至20nm之间。

8、根据权利要求1所述的固态成像装置，其特征在于，所述晶体管是金属氧化物半导体型，以及在所述晶体管的栅极与半导体衬底之间形成具有膜厚度在1nm至20nm之间并且起电容作用的绝缘体。

9、一种包括根据权利要求1所述的固态成像装置的照相机。

10、一种固态成像装置的制造方法，包括如下步骤：

在半导体衬底上形成包括用于将输入光转换为信号负载的光敏二极管单元和用于放大该信号负载的放大单元；以及

在所述半导体衬底上形成用于驱动所述成像区域的驱动电路区域，其中在形成所述成像区域和所述驱动电路区域的两个步骤中分别形成具有相同沟道极性的金属氧化物半导体型晶体管。

11、根据权利要求10所述的固态成像装置的制造方法，其特征在于，形成在两个步骤中的所述金属氧化物半导体型晶体管是n沟道金属氧化物半导体型。

12、根据权利要求10所述的固态成像装置的制造方法，其特征在于，所述各金属氧化物半导体型晶体管的栅极长度等于或小于0.6μm。

13、根据权利要求10所述的固态成像装置的制造方法，其特征在于，所述各金属氧化物半导体型晶体管中栅绝缘体的膜厚度在1nm至20nm之间。

14、根据权利要求10所述的固态成像装置的制造方法，其特征在于，在所述各金属氧化物半导体型晶体管的栅极与所述半导体衬底之间形成具有膜厚度在1nm至20nm之间并且起电容作用的绝缘体。

Images