CN1619833A - 绝缘栅双极型晶体管及其制造方法 - Google Patents
绝缘栅双极型晶体管及其制造方法 Download PDFInfo
- Publication number
- CN1619833A CN1619833A CN200410091437.7A CN200410091437A CN1619833A CN 1619833 A CN1619833 A CN 1619833A CN 200410091437 A CN200410091437 A CN 200410091437A CN 1619833 A CN1619833 A CN 1619833A
- Authority
- CN
- China
- Prior art keywords
- type
- buffering area
- bipolar transistor
- gate bipolar
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 239000012535 impurity Substances 0.000 claims abstract description 31
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 19
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims abstract description 19
- 230000003139 buffering effect Effects 0.000 claims description 111
- 238000000034 method Methods 0.000 description 49
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 14
- 229910052698 phosphorus Inorganic materials 0.000 description 13
- 239000011574 phosphorus Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 8
- 239000002800 charge carrier Substances 0.000 description 7
- 239000000243 solution Substances 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明是关于一种绝缘栅双极型晶体管及其制造方法，提供一种带有设置于P型集电区(11)和P型(基区)之间(14)的N型缓冲区IGBT(10)。该缓冲区(12)中使用砷作为N型杂质。该缓冲区(12)具有相对较高的掺杂浓度，等于或大于5×1017cm－3，并且具有相对较小的厚度，约为2μm～10μm。
Description
技术领域
本发明涉及一种绝缘栅双极型晶体管及其制造方法。
背景技术
绝缘栅双极型晶体管(insulated gate bipolar transistor，以下简称为IGBT)具有场效应晶体管的高输入阻抗和双极晶体管的高电流驱动能力，特别适合作为电源开关器件使用。
IGBT存在的问题是，随着流过器件电流密度的增加，寄生晶闸管导通，可能会使器件进入闭锁(latch-up)状态，从而导致器件的损坏。为了抑制闭锁的发生，未经审查的日本专利申请(公开号H5-55583)公开了一种带有一缓冲区结构的器件。
现有带缓冲区的IGBT包括一半导体衬底、一集电极、一发射极、一栅极绝缘层和一栅极。半导体衬底包括一P型集电区、一设置于该集电区的N+型缓冲区、一设置于该缓冲区上并且掺杂浓度低于N+型缓冲区的N型基区、一设置于该N型基区表面区域的岛状P型基区，和一设置于该P型基区表面区域的岛形N型发射区。
集电极与集电区电气连接，发射极与发射区电气连接。栅极形成于P型基区之上，并通过栅极绝缘层夹在N型基区和发射区之间。
现有IGBT中的缓冲区具有优化(抑制)由集电区向N型基区注入的空穴并防止闭锁的能力。当N型基区直接形成于集电区而没有缓冲区时，由集电区就会有过多的空穴向N型基区注入，容易发生闭锁。缓冲区可以抑制闭锁的发生并提高器件的可靠性。
但现有的带缓冲区的IGBT存在的问题是所谓的尾电流较大，会使开关速度变慢。这一问题的原因试说明如下：当加在栅极的电压被设定为等于或小于一阈电压Vth时器件被关断时，在N型基区和P型基区的交界面处形成的PN结被反向偏置，使耗尽层由PN结延伸到N型基区。此时，存在于N型基区的少数载流子(空穴)通过P型基区被释放。但是，由于耗尽层基本上没有延伸到缓冲区内，存在于缓冲区内的载流子没有释放。因此，电流(尾电流)会持续存在，直到缓冲区内的少数载流子被复合。结果导致IGBT的开关速度变慢。
IGBT的缓冲区通常是通过掺入磷来形成的。但是，磷十分容易掺入，在器件制造过程中产生的热就可能被掺入N型基区。由于在制造过程中磷的掺入，制成的IGBT器件中的缓冲区掺杂浓度较低且较厚。因此由此制成的IBGT器件较为易于在缓冲区存在空穴，从而空穴复合并消失所需的时间也较长，造成尾电流较大。
为了防止磷在制造过程中可能出现的掺入，可以考虑形成较薄的缓冲区的方法。但这样就要将缓冲区中磷的浓度提高。这会使相对于其他层的浓度梯度较陡，从而导致磷的含量更高。因此，最终缓冲区只能较厚并且掺杂浓度也不能够充分增加。换言之，尾电流变大的问题并没有得到解决。
此外，还有一些其他方法用于减少尾电流，诸如电子辐照和重金属掺杂等。但是这些方法会使器件产生内部缺陷，导致器件特性的降低，如作为IGBT关键特性之一的集电极-发射极电压VCE(sat)的增高、阈电压Vth的降低、以及集电极和发射极之间施加反向电压时漏电流的增加。上述方法不仅会降低器件的特性，同时还会产生其他不良影响，如在较高工作温度下器件特性发生较大变化。还有，这些方法还存在器件在高温下工作时发生开关损耗的频率增加的问题。
如上所述，现有的通过掺磷制造的带缓冲区的IGBT存在的问题是：由于很难形成具较高掺杂浓度且较薄的缓冲区，很难作到减少尾电流和在保持良好的器件特性的同时提高开关速度。
由此可见，上述现有的绝缘栅双极型晶体管及其制造方法在结构、方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决绝缘栅双极型晶体管及其制造方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的绝缘栅双极型晶体管及其制造方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的绝缘栅双极型晶体管及其制造方法，能够改进一般现有的绝缘栅双极型晶体管及其制造方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的绝缘栅双极型晶体管及其制造方法存在的缺陷，而提供一种新的绝缘栅双极型晶体管及其制造方法，所要解决的技术问题是使其具有较高开关速度的绝缘栅双极型晶体管其及制造方法，从而更加适于实用。
本发明的另一目的在于，提供一种绝缘栅双极型晶体管及其制造方法，所要解决的技术问题是使其具有较少尾电流的绝缘栅双极型晶体管其及制造方法，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种绝缘栅双极型晶体管，其包括：一P型集电区；一N型缓冲区，其形成于所述P型集电区之上；一N型基区，其形成于所述N型缓冲区之上并具有低于所述N型缓冲区的掺杂浓度；一P型基区，其形成于所述N型基区的一表面区域内；和一N型发射区，其形成于所述P型基区的一表面区域内，其中，所述N型缓冲区含有作为N型杂质的砷，其掺杂浓度等于或大于5×1017cm-3，并且厚度为2μm～10μm。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的绝缘栅双极型晶体管及其制造方法，其中所述的N型缓冲区不接受电子辐照。
前述的绝缘栅双极型晶体管，其中所述的N型缓冲区内的N型杂质的掺杂浓度高于所述P型集电区内P型杂质的掺杂浓度。
前述的绝缘栅双极型晶体管，其中所述的N型缓冲区是由一外延生长层构成的。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种绝缘栅双极型晶体管，其包括：一P型集电区；一N型缓冲区，其形成于所述P型集电区之上；一N型基区，其形成于所述N型缓冲区之上并具有低于所述N型缓冲区的掺杂浓度；一P型基区，其形成于所述N型基区的一表面区域内；和一N型发射区，其形成于所述P型基区的一表面区域内，其中，砷作为N型杂质掺入所述N型缓冲区。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的绝缘栅双极型晶体管及其制造方法，其中所述的N型缓冲区的厚度为2μm～10μm，并且其掺杂浓度等于或大于5×1017cm-3。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种制造绝缘栅双极型晶体管的方法，其中该绝缘栅双极型晶体管具有一P型集电区、一形成于所述P型集区之上的N型缓冲区、一形成于所述N型缓冲区之上且掺杂浓度低于所述N型缓冲区的N型基区、一形成于所述N型基区的一表面区域之内的P型基区、和一形成于所述P型基区的一表面区域之内的N型发射区，其中所述N型缓冲区是通过掺入掺杂浓度等于或大于5×1017cm-3的作为N型杂质的砷形成的厚度为2μm～10μm的区域。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的制造绝缘栅双极晶体管，其中所述N型缓冲区是采用外延生长形成的。
前述的制造绝缘栅双极晶体管，其中所述的N型缓冲区不接受电子辐照。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下：
本发明的第一个方面，提供了一种绝缘栅双极型晶体管，其包括：一P型集电区(11)，一N型缓冲区(12)，其形成于所述P型集电区之上；一N型基区(13)，其形成于所述N型缓冲区(12)之上并具有低于所述N型缓冲区(12)的掺杂浓度；一P型基区(14)，其形成于所述N型基区(13)的一表面区域内；和一N型发射区(15)，其形成于所述P型基区(14)的一表面区域内，其中，所述N型缓冲区(12)含有作为N型杂质的砷，其掺杂浓度等于或大于5×1017cm-3，并且厚度为2μm～10μm。
为了实现上述目的，根据本发明的第二个方面，提供了一种制造绝缘栅双极型晶体管的方法，该绝缘栅双极型晶体管具有一P型集电区、一形成于所述P型集区之上的N型缓冲区、一形成于所述N型缓冲区之上且掺杂浓度低于所述N型缓冲区的N型基区、一形成于所述N型基区的一表面区域之内的P型基区、和一形成于所述P型基区的一表面区域之内的N型发射区。根据这种方法，所述N型缓冲区是通过掺入掺杂浓度等于或大于5×1017cm-3的作为N型杂质的砷形成的厚度为2μm～10μm的区域。
本发明提供一种具有较高开关速度的绝缘栅双极型晶体管及其制造方法。此外，根据本发明，还提供一种具有较小尾电流的绝缘栅双极型晶体管及其制造方法。
综上所述，本发明特殊结构的绝缘栅双极型晶体管及其制造方法，(调入目的)。其具有上述诸多的优点及实用价值，并在同类产品及(方法、制造方法、加工方法)中未见有类似的结构设计及方法公开发表或使用而确属创新，其不论在产品结构、(方法、制造方法、加工方法)或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的绝缘栅双极型晶体管及其制造方法具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
为了更好地理解本发明上述和其他目的以及优点，以下结合附图对本发明进行更为具体的阐述，其中：
图1是表示本发明一实施例的IGBT的剖面图。
图2A～2C是表示本发明的实施例的IGBT的制造工艺的示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的绝缘栅双极型晶体管及其制造方法其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。
以下结合附图对本发明一实施例的绝缘栅双极型晶体管(以下简称为IGBT)进行详细说明。
请参阅图1所示，IGBT 10包括一半导体衬底16、一集电极17、一发射极18、绝缘膜19和一栅极20。该半导体衬底16包括一P型集电区11、一缓冲区12、一N型基区13、一P型基区14，和一发射区15。
集电区11包括一具有一掺有P型杂质如硼的P型杂质的半导体区，例如，P型硅半导体衬底。该集电区11的厚度约为，例如，100～300μm，掺杂浓度为，例如，约1×1018cm-3。该集电区11构成该半导体衬底16的一个表面，其上设置有铝制(或类似材料)集电极17。
缓冲区12包括一掺有N型杂质砷(As)的N型半导体区。该缓冲区12通过外延生长的方式形成于该集电区11的一表面上。该缓冲区12的掺杂浓度为，例如，等于或大于5 1017cm-3，并且被设定为高于该集电区11的P型杂质的浓度。该缓冲区12的厚度约为，例如，等于或大于2μm且等于或小于10μm，并且较佳的是等于或大于2μm且等于或小于5μm。
通过形成厚度为等于或大于2μm的N型缓冲区，就可以有效地抑制空穴向N型基区的注入并防止闭锁。另一方面，通过形成厚为等于或小于10μm的N型缓冲区，就可以不过度抑制空穴向N型基区的注入从而维持较高的电流驱动能力。进一步地，通过形成掺杂浓度为等于或大于5×1017cm-3的N型缓冲区，随着N型缓冲区厚的增加，施主杂质总量的增加就可以大于存在的载流子总量的增加。其结果是开关速度得到了提高。
N型基区13包括一形成于该缓冲区12的一表面上的一半导体区，并掺有磷等N型杂质。该N型基区13可通过外延生长的方式形成于该缓冲区12之上。该N型基区13具有低于该缓冲区12的掺杂浓度，例如，约为1×1014cm-3的掺杂浓度，并且厚度约为50μm。
在N型基区13的表面内形成一个或多个岛状P型基区14，每个P型基区14包括一掺有硼等P型杂质的半导体区。该P型基区14掺杂浓度为，例如，约1×1017cm-3，并且扩散深度为，例如，4μm。
发射区15形成于P型基区14的表面区域内，并且包括一掺有磷等N型杂质的半导体区。该发射区15的掺杂浓度为，例如，约1×1019cm-3，并且扩散深度为，例如，0.5μm。该发射区15与铝制(或其他类似材料)发射极18电气连接。
由铝等材料制成的集电极17形成于集电区的一表面上。该铝制发射极18与发射区电气连接。由多晶硅等制成的栅极20通过栅极绝缘层19形成于P型基区14夹在该发射区15和N型基区13之间的P型基区14之上。
在具有上述结构的IGBT 10中，缓冲区12用于抑制闭锁的发生和提高器件的可靠性。
“闭锁”是指下述现象：在IGBT10中形成有一个由一N型基极13、一P型基区14和N型发射区15构成的NPN型寄生晶体管。该寄生晶体管和一个由集电区11、缓冲区12、N型基区13和P型基区14构成的PNP晶体管共同组成了一个寄生晶闸管。如果该寄生晶闸管工作，流经该晶闸管的电流在IGBT 10关闭时不能被停止，IGBT就会导致热逸散并且损坏。
如果N型基区13直接形成于集电区11之上而不形成缓冲区12，过多的空穴就会从集电区11注入N型基区13，从而容易发生闭锁。
但是在形成缓冲区12的情况下，当IGBT 10处于关闭状态时在集电极和发射极之间加以等于或低于一阈电压Vth的电压时，缓冲区12在关闭状态时就会优化(抑制)从集电区11注入N型基区13的空穴的数量。因此缓冲区12的存在可以抑制闭锁的发生并提高器件的可靠性。
缓冲区12的存在通常会降低IGBT 10的开关速度。也就是说，当IGBT10关闭时，在N型基区13和P型基区14的交界面形成的PN结被反向偏置并且耗尽层从PN结延伸到N型基区13之内。这时，存在于N型基区13内的载流子(空穴)通过P型基区14从发射极18被释放。但是由于耗尽层基本上没有延伸到缓冲区12内，存在于缓冲区12内的载流子不被释放。相应地，电流(尾电流)会持续存在，直到缓冲区12内的少数载流子被复合。结果导致IGBT的开关速度变慢。
因此为了减少存在于缓冲区12内的载流子，较佳的方案是缓冲区12尽可能的薄。为了加速存在于缓冲区12内的载流子的复合，较佳的是方案是将缓冲区12的掺杂浓度设定得较高。但是缓冲区12中使用的磷在半导体区内通常具有较高的扩散系数并且在器件的制造过程中是以加热处理的方式进行掺杂的。这样就很难在较高掺杂浓度下形成较薄的缓冲区12。
有鉴于此，在本实施例的IGBT 10中，缓冲区12的形成采用了砷。这样在制造过程中就可以抑制热处理时由于杂质(砷)的掺入引起的缓冲区12的增大。
更具体来说，砷的扩散系数低于磷的扩散系数约一个位数。因此可以防止形成较厚的缓冲区12，其变厚是由于在形成缓冲区12之后形成N型基区13、P型基区14、发射区15等的热处理过程中，N型杂质掺入N型基区13造成的，并且尾电流也可以由于空穴复合的加快而减小。结果就是能够获得更高的开关速度。
还有，砷的固溶度等于或大于磷的固溶度。因此使用砷可以使形成缓冲区12具有较高的掺杂浓度，达到理想的5×1017cm-3或更高。因此即使形成的缓冲区12相对较薄，如2～5μm，同样可有效地抑制空穴向N型基区13的注入并防止闭锁的发生。由于缓冲区12较薄且掺杂浓度较高，其中存在的载流子的数量还可以进一步地减少。这就使IGBT 10能够获得更高的开关速度同时保持较高的器件可靠性。
还有，由于缓冲区12是通过外延生长形成的，掺杂浓度梯度可以较采用杂质扩散的方法形成的缓冲区的更为陡峭。也就是说，集电区11和缓冲区12之间的交界面可以被制成所谓的阶跃结，这就使较薄的缓冲区12有效地抑制空穴的注入并且更进一步地防止了闭锁。
上述效果使用于降低尾电流的电子辐照等方法失去了其必要性，从而消除了电子辐照等方法可能会带来的器件内部缺陷。进一步地，采用砷形成缓冲区的器件可以和采用磷等杂质的器件使用相同的制造工序，也就是说，不会增加制造工序。
本发明一实施例中的IGBT 10使用上述采用砷的缓冲区12可以使减少尾电流，即增加开关速度，并且不存在器件在高温下工作频繁发生的开关损耗。还有，由于本实施例中的IGBT 10不进行电子辐照，因此不会导致集电极-基极电压VCE(sat)的上升、阈电压Vth的降低、漏电流的增大，等等。
下面参照附图对具有上述结构的IGBT 10制造方法进行具体说明。图2A～2C是本实施例的IGBT 10的制造工艺的示意图。下面所述的方法仅仅是示例性的，本发明不限于此种方法，还存在其他方法可以获得类似的器件。
首先制备P型半导体衬底30，在其中掺入P型杂质，如硼等。然后，请参阅图2A所示，采用普通的外延生长法在半导体衬底30上形成一含有N型杂质砷的外延生长层(缓冲区12)。
然后，请参阅图2B所示，采用外延生长法在缓冲区12上形成一含有磷等N型杂质的N型基区13。缓冲区12和N型基区13可以在同一装置中顺序形成。
然后，请参阅图2C所示，采用同样的顺序有选择地在N型基区13的预定表面区域掺入P型杂质和N型杂质，形成P型基区14和发射区15。
之后，在采用此种方法得到的半导体衬底16上形成集电极17、发射极18、栅极20等，这样就完成了如图1所示的IGBT 10的制造。
通过采用上述的器件结构，可以提供一种制造具有较小尾电流，即较高开关速度的绝缘栅双极型晶体管。
本发明不限于上述实施例，还可以有其他形成的变化和改进。
例如，根据上述实施例，缓冲区12是作为一外延生长层形成的。但是缓冲区12不限于此，还可以是采用扩散法得到的扩散层。这种情况下，集电区11和缓冲区12可以通过将砷按预定深度掺入P型半导体衬底的表面，较佳的深度的是5μm或更小。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (9)
1.一种绝缘栅双极型晶体管，其特征在于其包括：
一P型集电区(11)；
一N型缓冲区(12)，其形成于所述P型集电区(11)之上；
一N型基区(13)，其形成于所述N型缓冲区(12)之上并具有低于所述N型缓冲区(12)的掺杂浓度；
一P型基区(14)，其形成于所述N型基区(13)的一表面区域内；和
一N型发射区(15)，其形成于所述P型基区(14)的一表面区域内，
其中，所述N型缓冲区(12)含有作为N型杂质的砷，其掺杂浓度等于或大于5×1017cm-3，并且厚度为2μm～10μm。
2.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于其中所述的N型缓冲区(12)不接受电子辐照。
3.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于其中所述的N型缓冲区(12)内的N型杂质的掺杂浓度高于所述P型集电区(11)内P型杂质的掺杂浓度。
4.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于其中所述的N型缓冲区(12)是由一外延生长层构成的。
5.一种绝缘栅双极型晶体管，其特征在于其包括：
一P型集电区(11)；
一N型缓冲区(12)，其形成于所述P型集电区(11)之上；
一N型基区(13)，其形成于所述N型缓冲区(12)之上并具有低于所述N型缓冲区(12)的掺杂浓度；
一P型基区(14)，其形成于所述N型基区(13)的一表面区域内；和
一N型发射区(15)，其形成于所述P型基区(14)的一表面区域内，
其中，砷作为N型杂质掺入所述N型缓冲区(12)。
6.根据权利要求5所述的绝缘栅双极型晶体管，其特征在于其中所述的N型缓冲区(12)的厚度为2μm～10μm，并且其掺杂浓度等于或大于5×1017cm-3。
7.一种制造绝缘栅双极型晶体管的方法，其特征在于该绝缘栅双极型晶体管具有一P型集电区、一形成于所述P型集区之上的N型缓冲区、一形成于所述N型缓冲区之上且掺杂浓度低于所述N型缓冲区的N型基区、一形成于所述N型基区的一表面区域之内的P型基区、和一形成于所述P型基区的一表面区域之内的N型发射区，
其中所述N型缓冲区是通过掺入掺杂浓度等于或大于5×1017cm-3的作为N型杂质的砷形成的厚度为2μm～10μm的区域。
8.根据权利要求7所述的制造绝缘栅双极晶体管，其特征在于其中所述N型缓冲区是采用外延生长形成的。
9.根据权利要求8所述的制造绝缘栅双极晶体管，其特征在于其中所述的N型缓冲区不接受电子辐照。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003390968 | 2003-11-20 | ||
| JP2003390968A JP2005158804A (ja) | 2003-11-20 | 2003-11-20 | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1619833A true CN1619833A (zh) | 2005-05-25 |
Family
ID=34587463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200410091437.7A Pending CN1619833A (zh) | 2003-11-20 | 2004-11-22 | 绝缘栅双极型晶体管及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7067900B2 (zh) |
| JP (1) | JP2005158804A (zh) |
| CN (1) | CN1619833A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014019535A1 (zh) * | 2012-08-01 | 2014-02-06 | 无锡华润上华半导体有限公司 | Fs-igbt及其制造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5150953B2 (ja) * | 2008-01-23 | 2013-02-27 | 三菱電機株式会社 | 半導体装置 |
| JP2010056134A (ja) * | 2008-08-26 | 2010-03-11 | Mitsubishi Electric Corp | 半導体装置 |
| KR20130091200A (ko) | 2012-02-07 | 2013-08-16 | 삼성전자주식회사 | 트랜지스터 및 그 제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2626289B2 (ja) * | 1990-03-27 | 1997-07-02 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPH0555583A (ja) | 1991-08-27 | 1993-03-05 | Sanyo Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタの製造方法 |
| US6204097B1 (en) * | 1999-03-01 | 2001-03-20 | Semiconductor Components Industries, Llc | Semiconductor device and method of manufacture |
-
2003
- 2003-11-20 JP JP2003390968A patent/JP2005158804A/ja active Pending
-
2004
- 2004-11-19 US US10/993,604 patent/US7067900B2/en active Active
- 2004-11-22 CN CN200410091437.7A patent/CN1619833A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014019535A1 (zh) * | 2012-08-01 | 2014-02-06 | 无锡华润上华半导体有限公司 | Fs-igbt及其制造方法 |
| CN103578983A (zh) * | 2012-08-01 | 2014-02-12 | 无锡华润上华半导体有限公司 | 场中止型绝缘栅型双极晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7067900B2 (en) | 2006-06-27 |
| US20050110075A1 (en) | 2005-05-26 |
| JP2005158804A (ja) | 2005-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1215570C (zh) | Mos晶体管组件 | |
| CN1228857C (zh) | 具有绝缘栅型双极晶体管的半导体器件及其制造方法 | |
| CN1812129A (zh) | 半导体器件及其制造方法 | |
| CN1790714A (zh) | 半导体器件及制造其的方法 | |
| CN1705136A (zh) | 绝缘栅型半导体器件 | |
| CN101065847A (zh) | 碳化硅mos场效应晶体管以及其制造方法 | |
| CN1379479A (zh) | 电力半导体器件 | |
| CN1166001C (zh) | 碳化硅场控双极型开关 | |
| CN101060135A (zh) | 一种双硅纳米线围栅场效应晶体管及其制备方法 | |
| CN1589499A (zh) | 具有多晶硅源极接触结构的沟槽mosfet器件 | |
| CN1525575A (zh) | 高耐电压场效应型半导体设备 | |
| CN1075668C (zh) | 绝缘栅双极晶体管 | |
| CN1177373C (zh) | 半导体器件及其制造方法 | |
| CN101752415A (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN1293644C (zh) | 半导体器件 | |
| US5264378A (en) | Method for making a conductivity modulation MOSFET | |
| CN1929150A (zh) | 高压场效应晶体管和制造高压场效应晶体管的方法 | |
| CN114695519A (zh) | 屏蔽层状态自动切换的沟槽型碳化硅igbt器件及制备方法 | |
| CN1619833A (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| CN1606171A (zh) | 半导体器件及其制作方法 | |
| CN1822396A (zh) | 一种垂直双扩散金属氧化物半导体功率器件 | |
| CN1619832A (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| CN115084229A (zh) | P+屏蔽层自钳位沟槽型碳化硅igbt器件及其制备方法 | |
| JP2006228961A (ja) | 半導体装置 | |
| US5858855A (en) | Semiconductor substrate, process for production thereof, and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |