CN1599936A - 一种制造具有超短槽长的自动记录的非光刻晶体管的方法 - Google Patents

一种制造具有超短槽长的自动记录的非光刻晶体管的方法 Download PDF

Info

Publication number
CN1599936A
CN1599936A CNA028239601A CN02823960A CN1599936A CN 1599936 A CN1599936 A CN 1599936A CN A028239601 A CNA028239601 A CN A028239601A CN 02823960 A CN02823960 A CN 02823960A CN 1599936 A CN1599936 A CN 1599936A
Authority
CN
China
Prior art keywords
electrode
substrate
conductive material
restraining barrier
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028239601A
Other languages
English (en)
Inventor
H·G·古德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FILM ELECTRONIC Co Ltd
Ensurge Micropower ASA
Original Assignee
FILM ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FILM ELECTRONIC Co Ltd filed Critical FILM ELECTRONIC Co Ltd
Publication of CN1599936A publication Critical patent/CN1599936A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种制造具有超短槽长的晶体管的方法，其可以由依照合适的设计规则限制电极尺寸的现有技术分别完成源极、漏极和栅极的沉积，但是可以在下面的工序中按期望调整这些电极的各第二电极的尺寸。在源极和漏极之间形成槽的区域，而不受任何设计规则的限制，这就允许形成具有极短槽长L的晶体管槽，例如远小于10nm。相应地，也可以将栅极的宽度调整成获得大的槽宽W，因此可获得具有几乎任意大的纵横比W/L的晶体管，以及所期望地整流和电流特性。这种方法可以适用于任何类型的场效应晶体管，甚至在相同的基底上也可以，并且该方法也可能被调整为制造其它类型的晶体管结构。

Description

一种制造具有超短槽长的自动记录的非光刻晶体管的方法
技术领域
本发明涉及一种制造具有超短槽长的晶体管的方法。
背景技术
许多努力都致力于降低电路(在硅或其它基底上)的尺寸，同样也试图通过降低槽长提高整流速度，该整流速度比从设计规则和光刻所获得的整流速度大。电路尺寸降低是硅领域大量成就的一部分，而这个极限不久就达到了，因为为了达到在2010年前获得生产中大约0.04μm(40nm)的线宽和线长的目标，光刻X射线光刻和其它更多的外来方法正在激烈的进行着。但是，这仍然主要用所期望的方法测量，例如单分子整流子、纳米整流子或者类似的整流子。
可替换的，非光刻构图技术可能更有希望，例如显微技术或自装配技术。但是，后者甚至比最先进的光刻试验更加奇异，因为它们将全新的工艺和设备引入到了一个非常保守的行业中。目前这两种技术种都没有实际的潜力，也不可能被允许用来制造复杂电路，部分由于注册的问题，部分由于涉及制造多层结构的问题。其它技术(例如采用硬印制，ref.Obducat)正在面临相同的问题。
不能用已知技术解决的问题是：1)制造非常短(几个原子长度)的槽长，即源极和漏极之间的距离，2)或者采用标准的硅生产过程、制造技术和设备或非标准的、非光刻技术获得这个槽长，3)利用一给定的光刻构图工具采用这个槽长获得较小的电路轨迹，即增密的电路，4)用自动记录获得上面的这些特征。
发明内容
因此本发明的一个目的是提供一种方法，该方法以一种有利的方式克服上面列出的现有技术固有的问题。
本发明的目的和许多进一步骤的特征和优点通过根据本发明的方法获得，该方法包括下面的步骤：
a)在半导体材料的基底上沉积一传导材料；
b)将传导材料构图为平行的、带状的第一电极，第一电极具有由适当的设计规则确定的间距，并且在第一电极之间留下基底的暴露的带状区域；
c)沉积一阻挡层，该阻挡层覆盖第一电极并向下直至基底；
d)在基底的暴露的区域掺杂该基底；
e)在基底的掺杂区域的上面沉积一传导材料，因此在其上形成平行的、带状的第二电极；
f)将覆盖第一电极的阻挡层除去，在第一电极和第二电极之间留下向下延伸至基底的未掺杂区域的垂直槽；
g)在槽的底部，在基底的暴露的区域中掺杂基底；
h)用隔离材料充填槽；
i)除去第一电极，在第二电极之间留下开口，并暴露它们之间的基底的区域；
j)在已经除去第一电极的开口中，掺杂基底的被暴露的区域；
k)在开口中沉积一传导材料以再生第一电极，由此获得大约等宽的、平行的、带状的第一电极和第二电极的电极层，电极层将掺杂的基底接合，并仅仅由一任意薄的阻挡材料层隔开，因此第一电极此时构成源极或者漏极，相应地第二电极构成晶体管结构的漏极或源极，这取决于在掺杂步骤中所用的掺杂物；
l)在电极和隔离阻挡层上面沉积一绝缘的阻挡层；
m)在阻挡层上面沉积传导材料；
n)将传导材料构图，以形成平行的、带状的栅极，栅极取向为与源极和漏极交叉，由此获得场效应晶体管结构的基体，基体具有非常短的槽长和任意大的槽宽，槽宽是由构图的栅极给定的。
在根据本发明的方法中，认为这样是有利的，即传导材料是一种金属，或传导材料是从有机材料中选择的，优选的是聚合物或共聚物材料。
一般认为优选的是，在构图步骤中采用显微光刻技术，但同样优选的是，在构图步骤中可以采用非光刻工具。
在根据本发明的方法中，优选为利用蚀刻技术除去阻挡层和/或电极。
优选的是，利用选择性沉积工艺形成薄膜/薄的阻挡层，或者替换为利用喷射形成薄膜/薄的阻挡层。
在根据本发明的一种方法中，优选为利用蚀刻技术执行构图。
在根据本发明的一种方法中，认为选硅作半导体基底材料是有利的。
最后，在根据本发明的一种方法中，可以方便的合适地分隔基体或晶体管结构，以形成多个独立的这种场效应晶体管。
附图说明
当结合各步骤的示例性实施例以及附图阅读下面对制造晶体管的方法的逐步说明后，应该更好的理解本发明，其中：
图1、图2a、图3-11a、图12和图13示出了根据本发明制造晶体管结构的方法的连续的工艺步骤，这些步骤由每一步骤中获得的结构的横截面表示；
图2b是在图2a中的横截面表示的结构的平面图；
图11b是在图11a中的横截面表示的结构的平面图；
图14a是根据本发明的方法制造的一种场效应晶体管基体的平面图，其中用网格线表示槽、源极和漏极的轮廓；以及
图14b是在图14a中的基体沿着A-A线截取的横截面。
具体实施方式
现在将逐步骤讨论根据本发明的方法。
在图1中示出了具有适当阻挡层的半导体材料基底1，在基底1的上面沉积了一传导材料层2，该层2可以是无机的或有机的任何传导材料，该传导材料对于适合的沉积方法是可修正的。基底本身可以是刚性的或柔性的，这取决于所选择的材料。优选基底是硅。此时以适当的构图方法，例如以显微光刻技术和后续的蚀刻技术为基础的方法，将传导层2构图为平行的、带状的第一电极，如图2a和图2b中的平面图所示。间距，即一个电极的宽度w加上到下一个电极的距离d，当然应该取决于适用的设计规则，并可以与最小的工艺限制结构尺寸f一致，如果是那样的话，w和d应该大约相等，但当然没有任何条件可以阻止d值比w值大的多。该构图在第一电极2之间留下了凹口3，如图2a所示，此时这些平行的、带状的电极2被一层薄膜阻挡层4覆盖，如图3所示，其中电极2实际上可以制成非常薄，也就是它们的厚度h比它们的宽度w小得多，阻挡层4在第一电极2的上面延伸，并向下延伸直至凹口3中的基底1上。阻挡层厚度不受任何设计规则限制，因此可以非常小，实际上可以小到单原子尺寸。
如图3所示，凹口3的底部就是基底1的暴露的面积。如图4所示，此时基底1在这些暴露的区域被掺杂，从而在基底1中以所期望的传导模式，例如电子的或n型传导，或者空穴或p型传导，形成掺杂区域5。如图5所示，在接下来的工艺步骤中，凹口3此时充填一种传导材料6，从而在基底1中的掺杂区域5的上面形成第二平行的、带状的第二电极6。接着，如图6所示，通过任何适当的过程，例如蚀刻，将阻挡层4从第一电极2上除去，并在第一电极2和第二电极6之间留下垂直的槽7。那么此时在垂直的槽7的底部处，基底1的非掺杂区域是暴露的，在如图7所示的第二次掺杂步骤中，在这些区域中的基底被掺杂，从而在其中形成掺杂区域8。很显然，此时要选择掺杂物，以使得例如如果区域5被掺杂成n型传导模式的话，那么在区域8中的基底被掺杂成p型传导模式，或者相反。
然后垂直的槽7用绝缘隔离材料4充填，绝缘阻挡材料4例如可以用一种控制喷射工艺沉积，或沉积成整体阻挡层然后将多余材料除去，当然此时该阻挡材料4覆盖了基底1在掺杂区域8上面的区域，如图8所示。在接下来的工艺步骤中，将第一电极2除去，在具有阻挡层4的第二电极6之间留下凹口或开口3’，如图9所示。第二电极2的移除可以通过例如显微光刻技术和蚀刻技术进行，然后进行第三次掺杂步骤，其中基底1在开口3’处此时暴露的、非掺杂区域将被掺杂，以形成在基底中的掺杂区域9，如图10所示。区域9将被掺杂成合适的传导模式，即如果区域5被掺杂成n型并且区域8被掺杂成p型的话，那么区域9被掺杂成n型。当然这可以用相反的方式掺杂。在随后的工艺步骤中，如图11a所示，此时通过简单地将一薄层合适的传导材料薄膜填充在基底1中掺杂区域9上面的开口3’中而再生第一电极，其中传导材料又可以是无机的或有机的。在任何情况下应该理解，优选的是相同的传导材料可用于第一电极2和第二电极6。所获得的结构在图11b的平面图中示出。
此时可以看到，合适地接触基底1中的掺杂区域5、8和9的第一电极2和第二电极6可以在晶体管结构中分别形成平行的、带状的并非常接近地间隔的源极和漏极。槽长L，即源极2和漏极6之间的距离(图11a)，当然是在阻挡层4的下面横跨在基底中的掺杂区域8，并且可以制备的非常短，如果需要的话甚至低于1nm，因为阻挡层4的厚度δ从沉积一层极薄的隔离材料薄膜的一个工序中得来，而这个过程不需要受任何设计规则的限制。本领域的技术人员已熟知的，可以将这些阻挡层沉积成如上面所提及的单原子层。因此根据本发明的方法制备的晶体管结构中的槽长L可以是几乎任意小，应该理解这是例如在场效应晶体管中非常理想的性能。
在源极2和漏极6的上表面也设置阻挡层4，这样在任何情况下电极2和6都相互隔离，它们的上表面同样也被隔离，如图12所示。此时在整体应用的阻挡层4的上面沉积另一整体传导材料薄膜层10，并且该层10接着可以构图形成根据本发明的方法制成的晶体管结构的栅极。应该理解，栅极的实际构图可以通过类似于形成第一电极2和第二电极6的那些工艺步骤形成，并且各步骤可以模仿图1、图2a、图3和图5所描述的那些步骤。因此可以获得栅极10的一种非常密集的图形，并且由于每两个栅极是在沉积一合适的阻挡层之前的构图步骤中制造，构图步骤例如可以是以显微光刻技术和随后的蚀刻技术为基础，所以当然这表示栅极的可获得的尺寸受在涉及第一电极2和第二电极6的尺寸时所作的相同的考虑事项的影响。因此完全可以制造具有不同宽度W的独立的栅极10，并且这依次表明根据本发明的方法制造的独立的晶体管结构可以制备成具有不同的槽宽槽长比W/L。本领域的技术人员已熟知的是，获得大的W/L是非常令人满意的，因为漏极电流ID的数值取决于该比率倍数、有效控制电压和操作参数。
因此，利用根据本发明的方法制造的晶体管可以获得许多优点。例如，晶体管的整流速度取决于多种因素，但是影响整流速度的主要结构参数是介于源极和漏极之间的距离L，因为电荷载体需要一定的时间以通过该距离L。换句话说，距离L越短，那么在其他条件相同的情况下，整流速度越快。现有技术解决方案和如今的技术受到现在工艺所限制的最小特征尺寸的限制，假设例如0.18μm的光刻技术则意味着最小为180nm的槽长。当符合如今标准的光刻技术仍然用于电极构图的步骤时，应该理解，根据本发明的方法实际上允许槽长度L减小，例如远小于10nm，当然这是因为阻挡层的厚度不受任何设计规则的限制。
从图14b应该看到，如果与槽宽一致的栅极的宽度W受到用于形成该特殊电极的构图工艺的设计规则的限制而降低，在和图5中所示的用于形成电极6相似的成形步骤中形成的栅极则可以具有它们实际的宽度W，在已经构图的、带状的栅极之间填入另外的电极材料之前，通过简单地增加栅极10之间阻挡层4的厚度来调整该宽度W。因此，对于在晶体管结构的基体中的各第二栅极来说，此时可以形成栅极，这样可以获得具有变动宽度W的晶体管。
因此，根据本发明的方法中，最重要的方面中的一个可能控制槽宽W和槽长L之间的关系，即纵横比W/L，它是一个非常重要的设计参数，因为如所规定的，它作为影响漏极电流ID的一个比例因素。而且，本发明将考虑各种类型的场效应晶体管的制造。另外将可能在相同的基底上制造结构上相同的场效应晶体管，但晶体管由于所选择的设计参数具有调整的值。例如两种或更多种具有恰好相同的阈电压VT而不同的电流量的金属氧化物半导体场效应晶体管可以在相同的基底上制造，因为可以采用不同的W/L值。高的漏极电流值ID，例如在数毫安培的范围内，当然只能在具有高的纵横比W/L的晶体管获得，并且利用现有技术这意味着非常大面积的装置。对于本发明，纵横比W/L可以选择的几乎无限大而不会占用不允许的面积值。经观察发现，纵横比W/L可以增加以提供任何所期望的电流水平，但是根据现有技术这便意味着增加的栅极面积和在装置容量上相应的增加，这会对晶体管的整流速度产生不利影响，将例如现有技术的金属氧化物半导体场效应晶体管(MOSFET)的纵横比W/L限制为不能远高于10。利用根据本发明的方法制造晶体管则消除了所有这种不利的情况。
尽管在前面的叙述中所讨论的优选实施方式是利用电极结构的构图中传统的显微光刻技术和蚀刻技术来描述的，但是应该理解，本发明的方法同样可以很好的应用更多的改进的构图工艺来实现，包括软光刻技术和使用非光刻工具，例如用于制造所期望图案的软的或硬的图章。为了在特征尺寸上获得进一步骤降低，也可以例如利用印刷术沉积电极构图。这种印刷技术可以依赖称为纳米印刷术完成，所述纳米印刷术现在正在发展并且意味着可以获得具有小到10nm或者甚至更小的特征尺寸以及类似薄膜厚度的电极图案，因此可以将电极图案沉积成与根据本发明的方法可获得的槽宽可比的数值范围。
而且，通过选择其它的后加工或中间步骤，根据本发明的方法将允许在相同的基底上制造更加复杂的电路结构，因为传导模式和设计尺寸可以进行合适的选择并用于制作具体类型的场效应晶体管。当可以沉积其它的中间层时，例如制造以晶体管为基础的、可寻址的矩阵列式存储器或形成辅助的晶体管电路。很显然，例如部分晶体管结构或整个晶体管结构可以在例如蚀刻步骤中除去以及利用由例如薄膜技术形成的无源元件(例如电阻或者中间连线)所替代，因此在完全集成化中，为具有原始晶体管结构的、更加复杂的电路作准备，所述原始晶体管结构利用本发明的方法制造。

Claims (11)

1.一种用于制造具有超短槽长的晶体管的方法，该方法包括下面的步骤：
a)在半导体材料的基底上沉积传导材料；
b)将传导材料构图成平行的、带状的第一电极，所述第一电极具有由适当的设计规则确定的间距，并且在第一电极之间留下基底的暴露的带状区域；
c)沉积阻挡层，该阻挡层覆盖第一电极并向下直至基底；
d)在基底的暴露的区域掺杂所述基底；
e)在基底的掺杂区域的上面沉积传导材料，因此在其上形成平行的、带状的第二电极；
f)将覆盖第一电极的阻挡层除去，在第一电极和第二电极之间留下向下延伸至基底的未掺杂区域的垂直槽；
g)在槽的底部，在基底的暴露的区域中掺杂基底；
h)用隔离材料充填所述槽；
i)除去第一电极，在第二电极之间留下开口，并暴露它们之间的基底的区域；
j)在已经除去第一电极的开口中，掺杂基底的被暴露的区域；
k)在开口中沉积一传导材料以再生所述第一电极，由此获得大约等宽的、平行的、带状的第一电极和第二电极的电极层，所述电极层将掺杂的基底接合，并仅仅被一任意薄的阻挡材料层隔开，因此第一电极此时构成源极或者漏极，且相应地第二电极构成晶体管结构的漏极或源极，这取决于在掺杂步骤中所用的掺杂物；
l)在电极和隔离阻挡层上面沉积绝缘的阻挡层；
m)在阻挡层的上面沉积传导材料；
n)将所述传导材料构图，以形成平行的、带状的栅极，所述栅极方向与源极和漏极交叉，由此获得场效应晶体管结构的基体，所述基体具有非常短的槽长和任意大的槽宽，槽宽是由构图的栅极给定的。
2.如权利要求1所述的方法，其特征在于，传导材料是金属。
3.如权利要求1所述的方法，其特征在于，传导材料从有机材料中选择，优选为聚合物或共聚物材料。
4.如权利要求1所述的方法，其特征在于，在构图步骤中，采用显微光刻技术。
5.如权利要求1所述的方法，其特征在于，在构图步骤中，采用非光刻工具。
6.如权利要求1所述的方法，其特征在于，利用蚀刻技术除去阻挡层和/或电极。
7.如权利要求1所述的方法，其特征在于，利用选择性的沉积工艺形成薄膜/薄的阻挡层。
8.如权利要求1所述的方法，其特征在于，利用喷射形成薄膜/薄的阻挡层。
9.如权利要求1所述的方法，其特征在于，利用蚀刻执行构图。
10.如权利要求1所述的方法，其特征在于，选择硅作为半导体基底材料。
11.如权利要求1所述的方法，其特征在于，合适地分隔晶体管结构的基体，以形成一个以上这种晶体管的场效应晶体管或电路。
CNA028239601A 2001-11-29 2002-11-01 一种制造具有超短槽长的自动记录的非光刻晶体管的方法 Pending CN1599936A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NO20015837 2001-11-29
NO20015837A NO314738B1 (no) 2001-11-29 2001-11-29 Fremgangsmåte til fremstilling av selvregistrerende ikke- litografiske transistorer med ultrakorte kanallengder

Publications (1)

Publication Number Publication Date
CN1599936A true CN1599936A (zh) 2005-03-23

Family

ID=19913080

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028239601A Pending CN1599936A (zh) 2001-11-29 2002-11-01 一种制造具有超短槽长的自动记录的非光刻晶体管的方法

Country Status (9)

Country Link
EP (1) EP1449217A1 (zh)
JP (1) JP2005510864A (zh)
KR (1) KR100543076B1 (zh)
CN (1) CN1599936A (zh)
AU (1) AU2002365533A1 (zh)
CA (1) CA2468615C (zh)
NO (1) NO314738B1 (zh)
RU (1) RU2261499C2 (zh)
WO (1) WO2003046921A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724028B2 (en) 2001-12-10 2004-04-20 Hans Gude Gudesen Matrix-addressable array of integrated transistor/memory structures
US6649504B2 (en) 2001-12-14 2003-11-18 Thin Film Electronics Asa Method for fabricating high aspect ratio electrodes
US9035281B2 (en) 2009-06-30 2015-05-19 Nokia Technologies Oy Graphene device and method of fabricating a graphene device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4952031A (en) * 1987-06-19 1990-08-28 Victor Company Of Japan, Ltd. Liquid crystal display device
JPH07106450A (ja) * 1993-10-08 1995-04-21 Olympus Optical Co Ltd 強誘電体ゲートトランジスタメモリ
DE69739045D1 (de) * 1997-08-27 2008-11-27 St Microelectronics Srl Herstellungsverfahren für elektronische Speicherbauelemente mit virtueller Masse
US6072716A (en) * 1999-04-14 2000-06-06 Massachusetts Institute Of Technology Memory structures and methods of making same
US6473388B1 (en) * 2000-08-31 2002-10-29 Hewlett Packard Company Ultra-high density information storage device based on modulated cathodoconductivity

Also Published As

Publication number Publication date
AU2002365533A1 (en) 2003-06-10
NO20015837A (no) 2003-05-12
JP2005510864A (ja) 2005-04-21
NO20015837D0 (no) 2001-11-29
RU2004118416A (ru) 2005-04-10
KR100543076B1 (ko) 2006-01-20
RU2261499C2 (ru) 2005-09-27
WO2003046921A1 (en) 2003-06-05
CA2468615C (en) 2007-03-20
CA2468615A1 (en) 2003-06-05
KR20040064290A (ko) 2004-07-16
EP1449217A1 (en) 2004-08-25
NO314738B1 (no) 2003-05-12

Similar Documents

Publication Publication Date Title
DE102005034665B4 (de) Verfahren zum Herstellen einer Leiterbahn einer resistiven Speichereinrichtung
DE10250830B4 (de) Verfahren zum Herstellung eines Schaltkreis-Arrays
DE102008007002B4 (de) Verfahren zum Bilden von Substratkontakten für moderne SOI-Bauelemente auf der Grundlage einer tiefen Grabenkondensatorkonfiguration
DE10250829A1 (de) Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle
DE102005039351A1 (de) Nicht-flüchtige Speicherzellen und Verfahren zur Herstellung von nicht-flüchtigen Speicherzellen sowie NAND-Speicher und Verfahren zur Herstellung eines nicht-flüchtigen NAND-Speichers
DE102020207521A1 (de) Asymmetrische gate-schnittisolation für sram
CN1681084A (zh) 在一种材料和用该材料加工的半导体结构中产生图形的方法
CN112652627B (zh) 存储器阵列及形成包括存储器单元串的存储器阵列的方法
US20090179234A1 (en) Field effect transistor
CN1599936A (zh) 一种制造具有超短槽长的自动记录的非光刻晶体管的方法
US3967365A (en) Process for the production of a two-phase charge shift assembly
DE112018007152T5 (de) Ätzstoppschicht-basierte methoden zur herstellung leitfähigerdurchkontaktierungen und daraus resultierende strukturen
CN105789323A (zh) 场效应晶体管以及制备方法
US7436033B2 (en) Tri-gated molecular field effect transistor and method of fabricating the same
DE112020005385T5 (de) Struktur und verfahren zur herstellung eines resistiven speichers mit vertikal vorgegebenem filament
US6753217B2 (en) Method for making self-registering non-lithographic transistors with ultrashort channel lengths
KR100302188B1 (ko) 비휘발성 반도체 소자 제조방법
EP0499985A3 (en) Manufacturing method of semiconductor memory device
DE102009035419B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit molekularen Speicherelementen in einer Kontaktdurchführungsebene
CN112420714A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
DE112018008060B4 (de) Halbleitereinheit
DE102021106821A1 (de) Niederohmiger kontakt zu top-elektroden für speicherzellen und verfahren zu dessen herstellung
DE102006003392A1 (de) Nicht-flüchtige Speicherzellen und Verfahren zur Herstellung nicht-flüchtiger Speicherzellen
KR20030061262A (ko) 단전자 소자의 제작방법
AU2002353669B2 (en) A method for fabricating high aspect ratio electrodes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1075124

Country of ref document: HK

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1075124

Country of ref document: HK