CN1585476A - 数字传输系统和时钟再现设备 - Google Patents

数字传输系统和时钟再现设备 Download PDF

Info

Publication number
CN1585476A
CN1585476A CNA2004100578554A CN200410057855A CN1585476A CN 1585476 A CN1585476 A CN 1585476A CN A2004100578554 A CNA2004100578554 A CN A2004100578554A CN 200410057855 A CN200410057855 A CN 200410057855A CN 1585476 A CN1585476 A CN 1585476A
Authority
CN
China
Prior art keywords
frequency
clock
audio
audio sample
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100578554A
Other languages
English (en)
Other versions
CN100442836C (zh
Inventor
宫本胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1585476A publication Critical patent/CN1585476A/zh
Application granted granted Critical
Publication of CN100442836C publication Critical patent/CN100442836C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/4104—Peripherals receiving signals from specially adapted client devices
    • H04N21/4122—Peripherals receiving signals from specially adapted client devices additional display device, e.g. video projector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
    • H04N5/602—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals for digital sound signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Synchronizing For Television (AREA)
  • Television Receiver Circuits (AREA)
  • Television Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

假设fp为像素时钟频率，fs为音频取样频率，和fa为将被再现的音频时钟的频率，则fa＝384fs＝(N/M)fp。当fs＝48kHz时，M＝27000和N＝18432，当fs＝44.1kHz时，M＝30000和N＝18816。VCO控制单元通过作为环路滤波器的输出的控制电压Vct1或振荡单元的输出时钟的频率fo来检测音频取样频率的变化，并选择一个VCO。

Description

数字传输系统和时钟再现设备
技术领域
本发明涉及一种数字传输系统，其中音频数据和除音频数据之外的类似视频数据等的内容数据被从发送侧传输到接收侧，然后在接收侧被处理，本发明还涉及一种用于再现音频时钟的设备，该设备布置在数字传输系统的接收侧。
背景技术
被称作DVI(数字视频接口)标准的标准已经被考虑作为用于从例如视频盘再现设备、视频带再现设备或个人计算机的信号源传输视频信号，作为数字视频数据的标准。
在该DVI标准中，通过DVI电缆(在DVI标准中指定的电缆)传输对于每个RGB(红、绿、和蓝)彩色信号以像素单元数字化的数据的视频信号。由于以像素为单元对视频数据进行数字化，所以能够传输高质量的图像。
然而，由于该DVI标准涉及的是视频数据的传输，所以当音频数据与视频数据同时传输时，需要通过除DVI电缆外的其它传输装置来传输音频数据。这使得传输系统的结构复杂化。
因此，专利文献1(WO02/078336(PCT/JP02/02824))提出了一种对用于传输的音频数据和视频数据进行多路复用的方法，如下所述。
特别的，专利文献1的方法在视频数据的水平消隐周期或垂直消隐周期中叠加音频数据，并且传输该视频数据和音频数据。
这使得以现有的视频数据传输格式例如DVI标准和通过一个传输装置例如DVI电缆就能够同时传输视频数据和音频数据。
然而，尽管该方法直接传输视频数据的像素时钟(参考时钟)，将其作为数据处理的时钟，但它不能直接传输音频数据的时钟，即音频时钟，而是传输表示像素时钟和音频时钟之间的频率分割比的信息。在接收侧，根据频率分割比的信息和像素时钟通过PLL(锁相环)来再现音频时钟。
特别的，如图6所示，例如，像素时钟的频率fp为27MHz。音频时钟的频率fa对应于音频取样频率fs。例如，当fs＝48kHz时，音频时钟的频率fa为18.432MHz，其是48kHz的384倍。当fs＝44.1kHz时，音频时钟的频率fa为16.9344MHz，其是44.1kHz的384倍。音频时钟频率fa表示如下：
      fa＝384fs＝(N/M)fp                      (1)
因此，传输的不是音频时钟本身或表示音频取样频率fs的信息，而是表示频率分割比M和N的信息。
如图6所示，当音频取样频率fs为48kHz时，频率分割比M和N为M＝27000和N＝18432，当音频取样频率fs为44.1kHz时，频率分割比M和N为M＝30000和N＝18816。
在接收侧，根据从传输侧传输的频率分割比M和N和像素时钟的信息通过图7所示的音频PLL来再现音频时钟。
特别的，该音频PLL60具有一VCO61。分频器71用M除像素时钟的频率fp＝27MHz，从而提供具有频率fr＝fp/M的参考信号。分频器72用N除VCO61的输出时钟的频率。假设fo为VCO61的输出时钟的频率，则分频器72由此提供一具有频率fc＝fo/N的比较信号。相位比较器73对参考信号和比较信号的相位相互进行比较。将表示比较结果的误差信号提供给环路滤波器74。然后，将环路滤波器74的输出电压作为控制电压Vct1输入到VCO61以控制VCO61的振荡频率，也就是输出时钟的频率fo。
特别的，当M＝27000且N＝18432时，来自分频器72的比较信号的频率fc变为1kHz，其等于来自分频器71的参考信号的频率fr。控制VCO61使得VCO61的振荡频率为18.432MHz。因此18.432MHz的音频时钟被获得作为VCO61的输出时钟。当M＝30000和N＝18816时，来自分频器72的比较信号的频率fc变为900Hz，其等于来自分频器71的参考信号的频率fr。控制VCO61使得VCO61的振荡频率为16.9344MHz。因此16.9344MHz的音频时钟被获得，作为VCO61的输出时钟。由此构成音频PLL60。
上述的现有技术文献如下：
[专利文献1]
WO02/078336(PCT/JP02/02824)
然而，在图7所示的音频PLL60中难于通过一个VCO61的一个振荡频率范围来处理18.432MHz和16.9344MHz两个音频时钟频率。实际上，需要为18.432MHz提供一个具有一个振荡频率范围的VCO，和为16.9344MHz提供一个具有一个振荡频率范围的VCO，并且相应于将被再现的音频时钟的频率在两个VCO之间进行转换。
然而，在用于上述数字传输系统的称作HDMI(高清晰多媒体接口)标准的标准中，表示音频取样频率fs的信息不能叠加在音频数据上并作为在接收侧上用于锁定音频时钟再现PLL的信息来传输。
因此可以想象到通过类似用于传输视频数据和音频数据的DVI电缆的传输装置之外的另一传输装置可将表示音频取样频率fs的信息从传输侧传输到接收侧，并且VCO振荡频率范围根据该信息在接收侧发生变化。
然而，这不仅需要另外的传输装置，而且对于表示音频取样频率fs的信息在传输侧和接收侧还需要编码器和解码器，因此使传输系统的结构复杂化。
另外，由于与视频数据和音频数据一起传输的表示音频取样频率fs和像素时钟的信息和频率分割比M和N的信息之间的传输时间差会引起瞬时的移动。因此会出现这样的问题：即使音频信号的信号源在传输侧发生变化并且由此音频取样频率fs和频率分割比M和N发生改变，但VCO振荡频率在接收侧不能立即改变。出现的另一个问题是：由于传输侧等的编码错误使得表示音频取样频率的信息与被传输的音频数据不对应，因此不能获得与音频数据相应的音频时钟。
发明内容
因此本发明的目的是使其能够响应音频取样频率的变化立即并正确地改变接收侧的音频时钟再现PLL的VCO振荡频率范围，而不用将作为锁定接收侧的音频时钟再现PLL的信息的表示音频取样频率的信息从传输侧传输到接收侧，因此能够可靠再现与音频取样频率相对应的频率的音频时钟。
根据本发明，提供一种数字传输系统，其中一传输侧对音频数据和除所述音频数据之外的内容数据进行多路复用，将用于所述内容数据的参考时钟和表示参考时钟和与音频取样频率相对应的频率的音频时钟之间的频率分割比的信息加入到所述多路复用的数据，并将该数据传输给接收侧；所述接收侧在参考时钟的基础上对所述内容数据进行处理，通过所述参考时钟和所述表示频率分割比的信息由PLL(锁相环)再现所述音频时钟，和在所述再现的音频时钟的基础上处理所述音频数据；和所述PLL具有控制装置，用于通过内部获得的信号检测音频取样频率的变化，并当所述控制装置确定音频取样频率发生变化时，改变形成所述PLL的VCO(压控振荡器)的振荡频率范围。
根据本发明，能够响应音频取样频率的变化立即并正确地改变接收侧的音频时钟再现PLL的VCO振荡频率范围，而不用将作为锁定接收侧的音频时钟再现PLL的信息的表示音频取样频率的信息从传输侧传输到接收侧，因此能够可靠再现与音频取样频率相对应的频率的音频时钟。
附图说明
图1为示出根据本发明的数字传输系统的一个实施例的示图；
图2为示出接收侧上的音频PLL的一个例子的示图；
图3为示出图2的音频PLL中的VCO控制单元的一个具体实施例的示图；
图4为示出接收侧上的音频PLL的另一个例子的示图；
图5为示出控制电压关于比较信号的频率的特性曲线的示图；
图6为示出音频取样频率、音频时钟频率和频率分割比的例子的示图；
图7为示出传统的音频PLL的示图。
具体实施方式
[数字传输系统的具体实施例：图1]
图1表示根据本发明的数字传输系统的实施例。
在根据本实施例的数字传输系统中，视频信号和音频信号从传输侧10的信号源11获得。信号源11例如为TV(电视)调谐器、个人计算机或用于从类似光盘、磁盘等的记录介质再现视频信号和音频信号的设备。对于视频信号和音频信号可以有相同的信号源11或分离的信号源11。
视频处理单元12根据来自PLL14的像素时钟处理从自信号源11获得的视频信号，由此从视频处理单元12获得处理后的视频数据。例如，像素时钟频率fp为27MHz。例如，处理后的视频数据对于每个RGB(红、绿、蓝)彩色信号以像素为单位被数字化。
从信号源11获得的音频信号通过音频处理单元13在来自PLL14的音频时钟的基础上被处理，由此从音频处理单元13获得了经处理的音频数据。例如，音频取样频率fs为48kHz或44.1kHz。音频时钟频率fa例如为18.432MHz或16.9344MHz，其是音频取样频率fs的384倍。处理后的音频数据以预定的格式被数字化。
频率分割比计算单元15通过像素时钟频率fp和音频时钟频率fa或音频取样频率fs计算频率分割比M和N。具体地说，频率分割比计算单元15能被设定为具有一个描述像素时钟频率fp和音频时钟频率fa或音频取样频率fs与频率分割比M和N之间的对应关系的表，并且从该表读取频率分割比M和N。
然后，多路复用、调制和传输单元16对来自视频处理单元12的视频数据、来自音频处理单元13的音频数据、来自PLL14的像素时钟、和来自频率分割比计算单元15的频率分割比M和N的信息进行多路复用。多路复用、调制和传输单元16对所述结果进行调制以便传输。多路复用、调制和传输单元16通过类似DVI电缆等的电缆1将所述结果传输给接收侧20。具体的说，音频数据叠加在视频数据的水平消隐周期或垂直消隐周期中。
顺便提及，信号源11、视频处理单元12、音频处理单元13、PLL14、频率分割计算单元15和多路复用、调制、和传输单元16都是由控制器17控制。
接收侧20的接收、解调和分离单元21接收并解调通过电缆1从传输侧10传输的信号，并将所述信号分离成视频数据、音频数据、像素时钟和频率分割比M和N的信息。
在分离的像素时钟的基础上由视频处理单元22对分离的视频数据进行处理，由此从视频处理单元22获得处理后的视频信号。该视频信号被提供给图像显示设备25，以便在图像显示设备25的屏幕上显示图像。
同时，音频PLL24通过分离的像素时钟和分离的频率分割比M和N信息来再现音频时钟，如稍后所述。在通过音频PLL24再现的音频时钟的基础上由音频处理单元23对分离的音频数据进行处理，由此从音频处理单元23获得处理后的音频信号。该音频信号被提供给声音输出设备26，以便从声音输出设备26输出声音(音频)。
[音频PLL的实施方式：图2至5]
(第一实施例：图2和图3)
图2示出音频PLL24的第一实施例。
在该例子中音频PLL24包括一个开关选择器电路33和两个VCO31和32作为振荡单元30，以便如所述的处理在传输侧10的切换到48kHz和44.1kHz的音频取样频率。
VCO31提供频率fa＝384倍fs(为18.432MHz)的音频时钟。VCO32提供频率fa＝384倍fs(为16.9344MHz)的音频时钟。VCO31和32中的每一个具有一窄的振荡频率范围以便确保某一抖动性能，并且具有这样的特性：振荡频率随着输入控制电压Vct1增加而线性增加。
音频PLL24包括这样一个振荡单元30、分频器41和42、相位比较器43、环路滤波器44和VCO控制单元50。
分频器41用M除像素时钟的频率fp＝27MHz，由此提供一具有频率fr＝fp/M的参考信号。分频器42用N除振荡单元30的输出时钟的频率。假设fo为振荡单元30的输出时钟的频率，由此分频器42提供一具有频率fc＝fo/N的比较信号。
相位比较器43将来自分频器41的参考信号和来自分频器42的比较信号的相位相互进行比较。表示比较结果的误差信号通过环路滤波器44进行平滑处理。然后，环路滤波器44的输出电压作为控制电压Vct1被提供到VCO31和32以控制VCO31和32的振荡频率。
在本例子中，VCO控制单元50通过作为环路滤波器44的输出的控制电压Vct1，即作为相位比较器43的输出的误差信号来检测音频取样频率的变化，并改变振荡单元30的振荡频率范围，也就是选择VCO31和VCO32中的一个。
图3表示VCO控制单元50的一个具体例子。在该例子中，作为环路滤波器44的输出的控制电压Vct1一方面经过缓冲器45提供给VCO31和32，另一方面还通过缓冲器46提供给VCO控制单元50。
VCO控制单元50包括一低通滤波器51、两个比较器53和54、和一状态保持RS触发器55。
低通滤波器51向控制电压Vct1提供一确定的时间常数。比较器53和54将低通滤波器51的输出电压Vc分别与高电压侧的阈值电压Vth和低电压侧的阈值电压Vt1进行比较。比较器53和54的输出信号C1和C2被分别提供给RS触发器的置位侧和复位侧。
RS触发器55将一个输出信号S1作为控制信号提供给VCO31，并将另一个输出信号S2作为控制信号提供给VCO32。
特定的对图2中所示的开关选择器电路33进行设定使得在图3的例子中，VCO31的输出时钟和控制信号S1提供给AND(与)门电路35，VCO32的输出时钟和控制信号S2提供给与门电路36，与门电路35和36的输出信号提供给OR(或)门电路37，或门电路37的输出信号被提取作为振荡单元30的输出时钟。
在上面的例子中，当如图6中的情况1所示的fs＝48kHz，M＝27000和N＝18432时，如后所述的VCO控制单元50的检测和控制使得控制信号S1有效(高电平)和控制信号S2无效(低电平)，从而使得VCO31有效和VCO32无效。
从而，此时，VCO31的输出时钟被选取作为振荡单元30的输出时钟。而且，来自分频器42的比较信号的频率fc变为1kHz，其等于来自分频器41的参考信号的频率fr。控制VCO31使得VCO31的振荡频率变为18.432MHz。因此18.432MHz的音频时钟被获得作为振荡单元30的输出时钟。
此时，音频PLL24的VCO控制单元50的低通滤波器51的输出电压Vc，即作为环路滤波器44的输出的控制电压Vct1处在被锁定的状态并且稳定在图5中的电压Vs周围。图5示出输出电压Vc(控制电压Vct1)关于比较信号的频率fc(＝fo/n)的特性曲线。当比较信号的频率fc等于参考信号的频率fr(＝fp/M)时，即，当在M＝27000和N＝18432的情况下fc＝fr＝1kHz时，输出电压Vc(控制电压Vct1)等于电压Vs。
在图5中，电压Vmax和电压Vmin分别为输出电压Vc(控制电压Vct1)的最大值和最小值，电压Vth和电压Vt1分别为图3所示的高电压侧的阈值电压Vth和低电压侧的阈值电压Vt1。
当从该状态发生变化使得音频取样频率fs变化至44.1kHz且频率分割比M和N变化至M＝30000和N＝18816时，如图6中的情况2所示，来自分频器41的参考信号的频率fr变为900Hz，而VCO31保持有效以在18.432MHz下振荡，该频率是48kHz的384倍。18.432MHz的时钟作为振荡单元30的输出时钟被提供给分频器42。因此，来自分频器42的比较信号的频率fc变为18.432MHz/18816＝980Hz。
因此，作为环路滤波器44的输出的控制电压Vct1按照图5的特性曲线下降以便使比较信号的频率fc接近900Hz并且使VCO31的振荡频率接近16.9344MHz，其是900Hz的18816倍。然而，由于VCO31的窄的振荡频率范围，所以VCO31的振荡频率不会低于16.9344MHz。控制电压Vct1(低通滤波器51的输出电压Vc)被保持为最小值Vmin，其低于低电压侧的阈值电压Vt1。
因此，图3中的VCO控制单元50中的比较器54的输出信号C2从高电平变化至低电平以对RS触发器55进行复位。作为RS触发器的一个输出的控制信号S1从有效(高电平)变化至无效(低电平)，并且作为RS触发器55的另一个输出的控制信号S2从无效(低电平)改变至有效(高电平)。
因此VCO31变为无效，VCO32变成有效，使得VCO32的输出时钟被选取作为振荡单元30的输出时钟。来自分频器42的比较信号的频率fc变为900Hz，其等于来自分频器41的参考信号的频率fr。对VCO32进行控制使得VCO32的振荡频率变为16.9344MHz。因此16.9344MHz的音频时钟被获得作为振荡单元30的输出时钟。
此时，音频PLL24中的VCO控制单元50的低通滤波器51的输出电压Vc，也就是，作为环路滤波器44的输出的控制电压Vct1处于被锁定的状态并且稳定在图5中的电压Vs周围。
当从该状态发生变化使得音频取样频率fs变化至48kHz且频率分割比M和N变化至M＝27000和N＝18432时，如图6中的情况1所示，来自分频器41的参考信号的频率fr变为1kHz，而VCO32保持有效以在16.9344MHz下振荡，该频率是44.1kHz的384倍。16.9344MHz的时钟作为振荡单元30的输出时钟被提供给分频器42。因此，来自分频器42的比较信号的频率fc变为16.9344MHz/18432＝919Hz。
因此，作为环路滤波器44的输出的控制电压Vct1按照图5的特性曲线上升以便使比较信号的频率fc接近1kHz并且使VCO32的振荡频率接近18.432MHz，其是1kHz的18432倍。然而，由于VCO32的窄的振荡频率范围，所以VCO32的振荡频率不会增加至18.432MHz。控制电压Vct1(低通滤波器51的输出电压Vc)被保持为最大值Vmax，其大于高电压侧的阈值电压Vth。
因此，图3中的VCO控制单元50中的比较器53的输出信号C1从高电平变化至低电平以对RS触发器55进行设定。作为RS触发器55的一个输出的控制信号S1从无效(低电平)变化至有效(高电平)，并且作为RS触发器55的另一个输出的控制信号S2从有效(高电平)改变至无效(低电平)。
因此VCO31变为有效，VCO32变成无效，使得VCO31的输出时钟被选取作为振荡单元30的输出时钟。来自分频器42的比较信号的频率fc变为1kHz，其等于来自分频器41的参考信号的频率fr。对VCO31进行控制使得VCO31的振荡频率变为18.432MHz。因此18.432MHz的音频时钟被获得作为振荡单元30的输出时钟。
如上所述，在图2和图3的例子中，即使表示音频取样频率fs的信息不是作为锁定接收侧的音频PLL24的信息而从传输侧传输至接收侧的，但也能响应音频取样频率fs的改变而立即并正确地改变接收侧的音频PLL24中的VCO的振荡频率范围，因此能够相应于音频取样频率fs而可靠地再现频率fa的音频时钟。
(第二实例：图4)
尽管图2和图3的例子中的VCO控制单元50通过作为环路滤波器44的输出的控制电压Vct1，也就是通过作为相位比较器43的输出的误差信号来检测音频取样频率fs的变化，并改变振荡单元30的振荡频率范围，但VCO控制单元50可被设定为使其通过振荡单元30的振荡频率，也就是通过振荡单元30的输出时钟的频率fo来检测音频取样频率fs的变化，并改变振荡单元30的振荡频率范围。
图4表示在该情况下的一个例子。在该例子中VCO控制单元50包括一鉴频器电路56，两个比较器57和58，以及一个状态保持RS触发器55。
鉴频器电路56辨别振荡单元30的输出时钟的频率fo。鉴频器电路56提供输出电压Vf，其值随着频率fo的增加而线性增加。
比较器57和58分别将鉴频器电路56的输出电压Vf与高电压侧的阈值电压Vh和低电压侧的阈值电压V1进行比较。比较器57和58的输出信号C1和C2被分别提供给RS触发器55的置位端和复位端。
RS触发器55将一个输出信号S1作为控制信号提供给VCO31，并将另一个输出信号S2作为控制信号提供给VCO32。
其余部分与图2的例子相同。如在图3的例子中，开关选择器电路33可通过与门电路35和36及或门电路37形成。
在该例子中，当如图6中的情况1所示的fs＝48kHz，M＝27000和N＝18432时，如后所述的VCO控制单元50的检测和控制使得控制信号S1有效(高电平)和控制信号S2无效(低电平)，从而使得VCO31有效和VCO32无效。
从而，此时，VCO31的输出时钟被选取作为振荡单元30的输出时钟。而且，来自分频器42的比较信号的频率fc变为1kHz，其等于来自分频器41的参考信号的频率fr。控制VCO31使得VCO31的振荡频率变为18.432MHz。因此为18.432MHz的音频时钟被获得作为振荡单元30的输出时钟。
当从该状态发生变化使得音频取样频率fs变化至44.1kHz且频率分割比M和N变化至M＝30000和N＝18816时，如图6中的情况2所示，来自分频器41的参考信号的频率fr变为900Hz，而VCO31保持有效以在18.432MHz下振荡，该频率是48kHz的384倍。18.432MHz的时钟作为振荡单元30的输出时钟被提供给分频器42。因此，来自分频器42的比较信号的频率fc变为18.432MHz/18816＝980Hz。
因此，作为环路滤波器44的输出的控制电压Vct1按照图5的特性曲线下降以便使比较信号的频率fc接近900Hz并且使VCO31的振荡频率接近16.9344MHz，其是900Hz的18816倍。然而，由于VCO31的窄的振荡频率范围，所以VCO31的振荡频率不会降低至16.9344MHz。VCO31的振荡频率变成低于18.432MHz但略高于16.9344MHz的频率。
因此，将低电压侧的阈值电压V1设置成与略高于那个频率的频率相对应的电压值，此时鉴频器电路56的输出电压Vf变得小于阈值电压V1。比较器58的输出信号C2从高电平变化至低电平以对RS触发器55进行重设。作为RS触发器55的一个输出的控制信号S1从有效(高电平)变化至无效(低电平)，并且作为RS触发器55的另一个输出的控制信号S2从无效(低电平)变化至有效(高电平)。
因此VCO31变为无效，VCO32变成有效，使得VCO32的输出时钟被选取作为振荡单元30的输出时钟。来自分频器42的比较信号的频率fc变为900Hz，其等于来自分频器41的参考信号的频率fr。对VCO32进行控制使得VCO32的振荡频率变为16.9344MHz。因此16.9344MHz的音频时钟被获得作为振荡单元30的输出时钟。
当从该状态发生变化使得音频取样频率fs变化至48kHz且频率分割比M和N变化至M＝27000和N＝18432时，如图6中的情况1所示，来自分频器41的参考信号的频率fr变为1kHz，而VCO32保持有效以在16.9344MHz下振荡，该频率是44.1kHz的384倍。16.9344MHz的时钟作为振荡单元30的输出时钟被提供给分频器42。因此，来自分频器42的比较信号的频率fc变为16.9344MHz/18432＝919Hz。
因此，作为环路滤波器44的输出的控制电压Vct1按照图5的特性曲线上升以便使比较信号的频率fc接近1kHz并且使VCO32的振荡频率接近18.432MHz，其是1kHz的18432倍。然而，由于VCO32的窄的振荡频率范围，所以VCO32的振荡频率不会增加至18.432MHz。VCO32的振荡频率变成高于16.9344MHz但略低于18.432MHz的频率。
因此，将高电压侧的阈值电压Vh设置成与略低于那个频率的频率相对应的电压值，此时鉴频器电路56的输出电压Vf变得高于阈值电压Vh。比较器57的输出信号C1从高电平变化至低电平以对RS触发器55进行设定。作为RS触发器55的一个输出的控制信号S1从无效(低电平)变化至有效(高电平)，并且作为RS触发器55的另一个输出的控制信号S2从有效(高电平)变化至无效(低电平)。
因此VCO31变为有效，VCO32变成无效，使得VCO31的输出时钟被选取作为振荡单元30的输出时钟。来自分频器42的比较信号的频率fc变为1kHz，其等于来自分频器41的参考信号的频率fr。对VCO31进行控制使得VCO31的振荡频率变为18.432MHz。因此18.432MHz的音频时钟被获得作为振荡单元30的输出时钟。
如上所述，同样在图4的例子中，即使表示音频取样频率fs的信息不是作为锁定接收侧的音频PLL24的信息而从传输侧传输至接收侧的，但也能响应音频取样频率fs的改变而立即并正确地改变接收侧的音频PLL24中的VCO的振荡频率范围，因此能够相应于音频取样频率fs可靠地再现频率fa的音频时钟。
[其它实施例]
尽管在前述的实施例中，音频取样频率fs在两个频率之间变化，但通过以与三个频率或更多频率相对应的方式来设置振荡单元30和VCO控制单元50，本发明还可适用于音频取样频率fs在三个或更多频率之间变化的情况。
另外，虽然在前述的实施例中的像素时钟频率fp为27MHz，但本发明可适用于像素时钟频率不是27MRz的情况，和像素时钟频率在多个频率例如27MHz和74MHz之间变化的情况。
此外，虽然在前述实施例中，视频数据和音频数据被多路复用来进行传输，但本发明也可适用于音频数据和除音频数据之外的类似信息数据的内容数据被多路复用来进行传输的情况。

Claims (6)

1.一种数字传输系统，
其中一传输侧对音频数据和除所述音频数据之外的内容数据进行多路复用，将用于所述内容数据的参考时钟和表示参考时钟和与音频取样频率相对应的频率的音频时钟之间的频率分割比的信息加入到所述多路复用的数据，并将该数据传输给接收侧；
所述接收侧在参考时钟的基础上对所述内容数据进行处理，通过所述参考时钟和所述表示频率分割比的信息由PLL(锁相环)再现所述音频时钟，在所述再现的音频时钟的基础上处理所述音频数据；和
所述PLL具有控制装置，用于通过内部获得的信号来检测音频取样频率的变化，并当所述控制装置确定音频取样频率发生变化时，改变形成所述PLL的VCO(压控振荡器)的振荡频率范围。
2.如权利要求1所述的数字传输系统，其中所述控制装置通过作为形成所述PLL的相位比较器的输出的误差信号来检测音频取样频率的变化。
3.如权利要求1所述的数字传输系统，其中所述控制装置通过所述VCO的振荡频率来检测音频取样频率的变化。
4.一种时钟再现设备，用于通过一参考时钟和表示参考时钟和与音频取样频率相对应的频率的音频时钟之间的频率分割比的信息由PLL(锁相环)再现音频时钟，所述设备包括：
控制装置，用于通过在所述PLL内获得的信号来检测音频取样频率的变化，并且当所述控制装置确定音频取样频率发生变化时，改变形成所述PLL的VCO(压控振荡器)的振荡频率范围。
5.如权利要求4所述的时钟再现设备，其中所述控制装置通过作为形成所述PLL的相位比较器的输出的误差信号来检测音频取样频率的变化。
6.如权利要求4所述的时钟再现设备，其中所述控制装置通过所述VCO的振荡频率来检测音频取样频率的变化。
CNB2004100578554A 2003-08-19 2004-08-19 数字传输系统和时钟再现设备 Expired - Fee Related CN100442836C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP295257/03 2003-08-19
JP2003295257A JP3800337B2 (ja) 2003-08-19 2003-08-19 デジタル伝送システムおよびクロック再生装置
JP295257/2003 2003-08-19

Publications (2)

Publication Number Publication Date
CN1585476A true CN1585476A (zh) 2005-02-23
CN100442836C CN100442836C (zh) 2008-12-10

Family

ID=34269063

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100578554A Expired - Fee Related CN100442836C (zh) 2003-08-19 2004-08-19 数字传输系统和时钟再现设备

Country Status (5)

Country Link
US (2) US7474358B2 (zh)
JP (1) JP3800337B2 (zh)
KR (1) KR101055089B1 (zh)
CN (1) CN100442836C (zh)
TW (1) TWI243612B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409776B (zh) * 2007-10-12 2011-03-30 瑞昱半导体股份有限公司 应用于多媒体接口的声音时钟产生方法
CN109547019A (zh) * 2018-11-15 2019-03-29 西安交通大学 一种应用于宽调谐范围的双lc-vco结构锁相环及校准方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3800337B2 (ja) * 2003-08-19 2006-07-26 ソニー株式会社 デジタル伝送システムおよびクロック再生装置
JP2006148214A (ja) * 2004-11-16 2006-06-08 Pioneer Electronic Corp データ伝送端末装置及びデータ伝送方法
JP4469758B2 (ja) 2005-07-04 2010-05-26 パナソニック株式会社 音声処理装置
JP4499009B2 (ja) * 2005-09-15 2010-07-07 ローム株式会社 分周回路、クロック生成回路、およびそれを搭載した電子機器
JP4950464B2 (ja) * 2005-09-15 2012-06-13 ローム株式会社 クロック生成回路、およびそれを搭載した電子機器
JP4519746B2 (ja) * 2005-09-22 2010-08-04 ローム株式会社 クロック生成回路、およびそれを搭載した電子機器
JP2007150855A (ja) * 2005-11-29 2007-06-14 Toshiba Corp 受信システム
JP2008159238A (ja) * 2006-11-30 2008-07-10 Matsushita Electric Ind Co Ltd 音声データ送信装置および音声データ受信装置
US20080133249A1 (en) * 2006-11-30 2008-06-05 Hashiguchi Kohei Audio data transmitting device and audio data receiving device
JP5270288B2 (ja) 2007-10-01 2013-08-21 パナソニック株式会社 送信装置
KR100935594B1 (ko) * 2008-02-14 2010-01-07 주식회사 하이닉스반도체 위상 동기 장치
WO2009125573A1 (ja) * 2008-04-11 2009-10-15 パナソニック株式会社 送信装置および受信装置
JP4315462B1 (ja) 2008-04-23 2009-08-19 シリコンライブラリ株式会社 オーディオ参照クロックを生成可能な受信装置
US7940140B2 (en) * 2008-06-03 2011-05-10 Lsi Corporation Self-calibrated wide range LC tank voltage-controlled oscillator (VCO) system with expanded frequency tuning range and method for providing same
US8082462B1 (en) 2008-11-13 2011-12-20 Xilinx, Inc. Direct synthesis of audio clock from a video clock via phase interpolation of a dithered pulse
JP5310135B2 (ja) * 2009-03-12 2013-10-09 富士通株式会社 デジタルｐｌｌ回路
US20110013078A1 (en) * 2009-07-15 2011-01-20 Hiroshi Shinozaki Head-separated camera device
WO2011067625A1 (en) * 2009-12-01 2011-06-09 Nxp B.V. A system for processing audio data
JP5254376B2 (ja) * 2010-01-29 2013-08-07 パナソニック株式会社 再生装置
JP2011188077A (ja) * 2010-03-05 2011-09-22 Renesas Electronics Corp 位相同期回路及びその制御方法
US8508308B2 (en) * 2011-09-01 2013-08-13 Lsi Corporation Automatic frequency calibration of a multi-LCVCO phase locked loop with adaptive thresholds and programmable center control voltage
US9036762B2 (en) * 2013-04-16 2015-05-19 Silicon Laboratories Inc. Generating compatible clocking signals
US10021618B2 (en) 2015-04-30 2018-07-10 Google Technology Holdings LLC Apparatus and method for cloud assisted wireless mobility
KR102461324B1 (ko) 2016-02-16 2022-10-31 삼성전자주식회사 오디오 처리 장치 및 그 제어 방법
US10447283B1 (en) * 2018-05-29 2019-10-15 Speedlink Technology Inc. Broadband phase locked loop for multi-band millimeter-wave 5G communication
US10666274B2 (en) * 2018-05-29 2020-05-26 Speedlink Technology Inc. Dual voltage controlled oscillator circuits for a broadband phase locked loop for multi-band millimeter-wave 5G communication
CN112492240B (zh) * 2019-09-11 2022-06-28 李冰 一种用于hdmi音频回传信号时钟频率鉴别的方法
CN113839671A (zh) * 2020-06-24 2021-12-24 中兴通讯股份有限公司 时钟发送装置及方法、时钟接收装置及方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5698660A (en) * 1980-01-09 1981-08-08 Advantest Corp Frequency measuring device
JPS6277770A (ja) * 1985-10-01 1987-04-09 Seiko Instr & Electronics Ltd ビデオ信号のサンプリングクロツク発生回路
US5142420A (en) * 1989-04-28 1992-08-25 Matsushita Electric Industrial Co., Ltd. Sampling frequency reproduction system
US5745314A (en) * 1989-09-27 1998-04-28 Canon Kabushiki Kaisha Clock generating circuit by using the phase difference between a burst signal and the oscillation signal
JPH08186490A (ja) * 1994-11-04 1996-07-16 Fujitsu Ltd 位相同期回路及びデータ再生装置
US6151479A (en) * 1996-06-03 2000-11-21 Echostar Engineering Corp. Single clock 27 MHZ oscillator in MPEG-2 system
EP1213840A1 (en) * 2000-12-07 2002-06-12 Nokia Corporation Radio transceiver having a phase-locked loop circuit
JP3414382B2 (ja) * 2001-01-09 2003-06-09 日本電気株式会社 Ｐｌｌ回路及びその制御方法
TWI282691B (en) 2001-03-23 2007-06-11 Matsushita Electric Ind Co Ltd Data-transmission method, data-transmission device, data-reception method and data reception device
JP2003051745A (ja) 2001-08-03 2003-02-21 Accuphase Laboratory Inc Ｐｌｌ回路
US7088398B1 (en) * 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
JP3928519B2 (ja) * 2002-08-21 2007-06-13 ソニー株式会社 ディジタル信号伝送システムおよび方法、並びに受信装置および方法
JP3800337B2 (ja) * 2003-08-19 2006-07-26 ソニー株式会社 デジタル伝送システムおよびクロック再生装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409776B (zh) * 2007-10-12 2011-03-30 瑞昱半导体股份有限公司 应用于多媒体接口的声音时钟产生方法
CN109547019A (zh) * 2018-11-15 2019-03-29 西安交通大学 一种应用于宽调谐范围的双lc-vco结构锁相环及校准方法
CN109547019B (zh) * 2018-11-15 2021-01-19 西安交通大学 一种应用于宽调谐范围的双lc-vco结构锁相环及校准方法

Also Published As

Publication number Publication date
US20080122977A1 (en) 2008-05-29
TWI243612B (en) 2005-11-11
US7474358B2 (en) 2009-01-06
JP2005065093A (ja) 2005-03-10
JP3800337B2 (ja) 2006-07-26
TW200509699A (en) 2005-03-01
CN100442836C (zh) 2008-12-10
US20050058158A1 (en) 2005-03-17
US7602445B2 (en) 2009-10-13
KR20050020657A (ko) 2005-03-04
KR101055089B1 (ko) 2011-08-08

Similar Documents

Publication Publication Date Title
CN1585476A (zh) 数字传输系统和时钟再现设备
CN1165161C (zh) 图像显示方法和设备
CN1073780C (zh) 电视集成录像机装置
CN1180633C (zh) 视频数据处理设备和视频数据处理方法
CN1665293A (zh) 影像再生装置及方法
CN1290937A (zh) 数据处理装置、数据处理方法、和记录介质
CN1859545A (zh) 数字视讯处理装置及方法
CN1856116A (zh) 电子设备和播送标准判定方法
CN1324887C (zh) 记录和再现装置及再现处理方法
CN1929578A (zh) 记录装置和方法以及程序
CN1054937C (zh) 一种数字信号记录器/还原器的调制/解调电路
CN1010272B (zh) 彩色信号处理装置
CN1501620A (zh) 自动均衡系统
CN1092928A (zh) 图象信号记录装置
CN1168324C (zh) 数据处理装置和数据记录方法
CN1798348A (zh) 个人视频记录器系统以及在系统中再现广播信号的方法
CN1247021C (zh) 数据记录/再生装置
CN1708102A (zh) 信号处理装置
CN1106760C (zh) 自动图象质量控制装置
CN1666280A (zh) 再现设备和内容信息的再现方法
CN1675875A (zh) 数字信号发送系统及方法、发送装置及方法、接收装置及方法
CN1918910A (zh) 图像记录设备、方法以及程序
CN1668098A (zh) 具有分离亮度和色彩分量功能的光学记录/再现设备
CN1946194A (zh) 侦测信号变动的方法、变动侦测器与信号分离装置
CN1829313A (zh) 无线视频传输系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081210

Termination date: 20130819