CN1582534A - 可变全刻度的多比特σ－δ模数变换器 - Google Patents

可变全刻度的多比特σ－δ模数变换器 Download PDF

Info

Publication number
CN1582534A
CN1582534A CN02804706.0A CN02804706A CN1582534A CN 1582534 A CN1582534 A CN 1582534A CN 02804706 A CN02804706 A CN 02804706A CN 1582534 A CN1582534 A CN 1582534A
Authority
CN
China
Prior art keywords
gain
full scale
loop
digital
quantizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02804706.0A
Other languages
English (en)
Other versions
CN1582534B (zh
Inventor
R·施赖埃尔
L·辛格
J·A·劳埃德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN1582534A publication Critical patent/CN1582534A/zh
Application granted granted Critical
Publication of CN1582534B publication Critical patent/CN1582534B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
    • H03M3/48—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting
    • H03M3/482—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting by adapting the quantisation step size
    • H03M3/484—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting by adapting the quantisation step size by adapting the gain of the feedback signal, e.g. by adapting the reference values of the digital/analogue converter in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
    • H03M3/48—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting
    • H03M3/482—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting by adapting the quantisation step size

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一种多比特σ－δ模数变换器含有量化器，环路滤波电路，和数模反馈电路。所述量化器，环路滤波器，和数模反馈电路具有与之相关的环路增益。所述量化器和环路滤波器具有与之相关的组合增益。所述数模反馈电路的全刻度是可改变的。所述量化器和环路滤波器的所述组合增益也是可改变的。更特殊地，所述量化器和环路滤波器的组合增益与所述数模反馈电路的全刻度是成反比例地变化，以将所述环路增益维持在一个相当恒定的电路上。

Description

可变全刻度的多比特σ-δ模数变换器
优先权信息
本专利申请要求从美国临时专利申请，序列号为60/267327，申请日期为2001年2月8日中获得优先权，这儿将该专利申请的全部内容并入作为参考。
发明领域
本发明涉及多比特σ-δ模数变换器(“多比特σ-δADC”)。更特殊地，本发明涉及可变全刻度的多比特σ-δADC。
发明背景
模数变换器(“ADC”)已经用于各种应用和技术领域中，例如通信应用，以提供一种将模拟信号变换成数字信号的有效途径。有效地将模拟信号变换成数字信号涉及模数变换的动态范围。
例如，在通信应用中，为了使模数变换不是一种性能有限操作，模数变换的动态范围应当大于100dB。已经建议各种设计增大模数变换的动态范围。图1描述这种建议设计的例子。
在图1中，模数变换器2(“ADC”)用于将模拟信号变换为数字信号。ADC2具有与之相关的动态范围。通过在ADC2之前用一个可变增益放大器1增大ADC2固有动态范围。
当输入信号较小时，可变增益放大器1(“VGA”)通过给信号提供较大的放大，能够最佳地利用ADC2的固有动态范围。此外，当输入信号较大时，VGA1提供较小的放大。在这个例子中，模拟信号连同控制信号一起供给VGA1，该控制信号控制VGA1的增益。如上面所注释的，VGA1的增益与输入模拟信号的幅度成反比。放大的信号供给ADC2。ADC2将放大的模拟信号变换为数字信号，该数字信号从ADC2输出，用于进一步的处理，储存，等等。
图2描述增大模数变换动态范围的一种建议设计的另一个例子。在图2所示的设计中，通过改变ADC20的全刻度来增大模数变换的动态范围。如果将ADC设计成当全刻度减少时，它的输入相关的(input-referred)噪声也变得更小，那么减少的全刻度改善ADC量化低电平信号的能力，并因此增大了它的动态范围。
如图2所示，模拟信号连同可变基准信号一起供给ADC20。该可变基准信号控制ADC20的全刻度。在这个例子中，外部的基准信号(例如，基准电压或基准电流)用于确定ADC20的全刻度。这样，控制可变基准电平的幅度足够影响对ADC20全刻度的所需控制。构造ADC使量化噪声控制热噪声，以保证当全刻度(full scale)减少时，输入相关的噪声变得更小。
图3描述增大模数变换动态范围的一种建议设计的又一个例子。图3所示出一种1比特σ-δADC。在这个例子中，通过控制输入到比较器9的输入信号的全刻度，来增大1比特σ-δADC的动态范围。通过改变到反馈数模变换器7(“反馈DAC”)的全刻度，控制输入信号的全刻度。反馈DAC7的全刻度响应于基准信号的特征而变化。用于改变反馈DAC7全刻度的基准信号特征可以是它的电压电平，电流电平，频率等等。
在这个例子中，模拟信号连同来自反馈DAC7的模拟信号一起供给一个固定的模拟滤波器5。该固定模拟滤波器5和反馈DAC7构成一个环路电路3。来自环路电路3的模拟信号供给比较器9，这儿将来自环路电路3的模拟信号变换成1比特的数字输出信号。如上面注释的，通过改变反馈DAC7的全刻度，也改变了到比较器9的输入信号的全刻度。
然而，改变反馈DAC7的全刻度也改变了环路电路3内的信号电平，也就是固定模拟滤波器5的输出。例如，如果反馈DAC7的全刻度改变了一个大于零的因子k，来自环路电路3的信号也由因子k定标。环路电路3输出信号的定标是由来自反馈DAC7的信号构成线性系统的部分输入，也就是固定模拟滤波器5，由此使环路电路3的输出也由相同的因子k定标。
在这个例子中，输入信号的定标不会逆向地影响1比特σ-δADC的输出，因为1比特σ-δADC仅对环路电路3输出信号的符号敏感。这样，通过简单地提供用于改变反馈DAC7的有效全刻度的装置，1比特σ-δADC能够并入一个可变增益函数。
通过各种装置也能够满足增大动态范围的第二个必要条件，也就是当ADC的全刻度减少时，输入相关的噪声也减小。例如，一种开关电容式ADC能够使用电容量足够大的输入电容，该电容量是如此地大，以使热噪声低于ADC的量化噪声。替代地，一种开关电容式ADC能够响应于或为了影响ADC全刻度的变化，调节它的输入电容的大小。作为又一个例子，如果单比特连接时间的σ-δADC具有输入相关的噪声，该噪声受反馈DAC7的动态误差或热噪声的限制，反馈DAC7全刻度的减少将减小与反馈DAC7相关的噪声，并这样减少了ADC输入相关的噪声。
然而，如果σ-δADC使用多比特量化，如在使用σ-δADC的大多数应用中所希望的，反馈DAC全刻度的简单定标不能提供所需的增大的动态范围。
如上面所注释的，反馈DAC7的全刻度定标能够定标量化器的输入。因为多比特量化器具有几个非零的量化阀值，定标量化器的输入导致它输出的变化，并因此导致环路动态的变化。环路动态的这种变化能够引起环路的不稳定，由此减少ADC的非操作性。
因此，希望以与增大1比特σ-δADC动态范围相同的方式增大多比特σ-δADC的动态范围。此外，希望增大多比特σ-δADC的动态范围，并不会引起噪声外形有效性的降低或使调制解调器变得不稳定。而且，希望保证当到多比特σ-δADC量化器的输入信号全刻度由一个大于零的因子k定标时，多比特σ-δADC的动态基本上没有改变。
发明摘要
本发明的第一方面是用于改变多比特σ-δ模数变换器的输入全刻度电平的一种方法，该模数变换器含有量化器，环路滤波电路和数模反馈电路。该量化器，环路滤波电路，和数模反馈电路具有与之相关的环路增益，而量化器和环路滤波电路具有与之相关的组合增益。该方法改变数模反馈电路的全刻度，并与数模反馈电路全刻度成反比例地改变量化器和环路滤波电路的组合增益，以将环路增益维持在一个相当恒定的电平上。
本发明的第二方面是一种多比特σ-δ模数变换器。该多比特σ-δ模数变换器包括量化器；环路电路，连接到量化器，包括数模反馈电路；和基准信号源，提供一个基准信号。量化器和环路电路含有与之相关的环路增益。数模反馈电路，响应于该基准信号，改变它的全刻度，而量化器，响应于该基准信号，改变它的阀值。
本发明的第三方面是一种多比特σ-δ模数变换器。该多比特σ-δ模数变换器包括量化器；环路电路，连接到量化器，包括数模反馈电路和可变增益元件；和增益控制信号源，提供增益控制信号和全刻度控制信号。量化器和环路电路具有与之相关的环路增益。数模反馈电路，响应于全刻度控制信号，改变它的全刻度，而可变增益元件，响应于增益控制信号，改变它的增益。
附图简述
可以用各种元件和元件排列，以及各种步骤和步骤排列构成本发明。附图仅用作描述较佳实施例的目的，并不构成对本发明的限制，其中：
图1是框图，示出一个先前技术的模数变换电路；
图2是框图，示出另一个先前技术的模数变换电路；
图3是框图，示出第三个先前技术的模数变换电路；
图4是框图，示出按照本发明内容的多比特σ-δ模数变换电路的一个实施例；
图5是框图，示出按照本发明内容的多比特σ-δ模数变换电路的第二个实施例；及
图6是框图，示出按照本发明内容的多比特σ-δ模数变换电路的第三个实施例。
发明详述
如上面注释的，通常通过定标到那里的输入或通过改变供给ADC的基准信号特征控制ADC的全刻度来增大ADC的动态范围。  然而，在多比特σ-δADC的情况中，仅仅定标到多比特σ-δADC的量化器的输入信号不能增大模数信号变换的动态范围，因为量化器具有几个非零阀值。这样，多比特量化器的增益不能按类似于单比特量化器性能的方式跟踪输入电平，引起噪声外形有效性的降低，或使多比特σ-δADC变得不稳定。
换而言之，当由于改变反馈DAC的全刻度，改变了多比特σ-δADC内的信号电平时，环路增益改变了，并且也影响到多比特σ-δADC的噪声转移函数。特别地，如果H是特定环境的多比特σ-δADC的噪声转移函数(“NTF”)，那么，由因子k定标的信号电平将使NTF变化到H′＝(kH)/(1+(k-1)H)。这修正的NTF具有与H相同的传输零点，但具有不同的极点。NTF极点的漂移能够降低噪声外形的有效性，或者使多比特σ-δADC变得不稳定。
承认需要增大多比特σ-δADC的动态范围，而避免与先前技术方法相关的问题，本发明提供-种方法和系统，增大多比特σ-δADC的动态范围，并不使噪声外形的有效性降低或使多比特σ-δADC变得不稳定。此外，本发明提供一种方法和系统，保证当多比特σ-δADC全刻度由一个大于零的因子k定标时，多比特σ-δADC的NTF基本上没有变化。
如同上面注释和图3所述的，通过改变一个或多个反馈DAC的全刻度，能够改变σ-δADC的全刻度。当反馈DAC的全刻度改变某因子时，将由该相同的因子定标环路电路内的信号电平。该环路电路内的定标能够引起上面注释的不希望的结果。这样，本发明提供补偿这种定标以增大动态范围的方法，并不会出现上面注释的问题。
在本发明的一个实施例中，按照本发明的内容，通过将多比特σ-δADC内量化器的阀值电平改变某一个因子，来补偿由于改变多比特σ-δADC中的一个或多个反馈DAC的全刻度引起的环路电路信号电平的定标，该因子类似于改变反馈DAC全刻度的那个因子。图4描述框图，示出本发明的这个实施例。
在图4中，示出多比特σ-δADC。在这个例子中，通过控制供给多比特量化器200的输入信号全刻度增大该多比特σ-δADC的动态范围。通过改变反馈数模变换器7(“反馈DAC”)的全刻度，来控制供给多比特量化器200的输入信号全刻度。反馈DAC7的全刻度响应于可变基准信号的特征而变化。用于改变反馈DAC7全刻度的基准信号特征可以是它的电压电平，电流电平，频率等等。
在这个实施例中，如图4所述，模拟输入信号连同来自反馈DAC7的模拟信号一起供给环路滤波电路5。环路滤波电路5和反馈DAC7构成环路电路30。来自环路电路30的模拟信号供给多比特量化器200，这儿，将模拟信号变换为多比特数字输出信号。如上面注释的，通过改变反馈DAC7的全刻度，可改变进入多比特量化器200的输入信号的全刻度。
然而，改变反馈DAC7的全刻度也改变了环路电路3内的信号电平，也就是环路滤波电路5内的信号电平。例如，如果反馈DAC7的全刻度改变了一个大于零的因子k，从环路电路30供给多比特量化器200的信号也改变了一个因子k。这种来自环路电路30的输出定标是由于来自反馈DAC7的信号构成到该环路滤波电路5的部分输入信号，因此，使环路电路30的输出也由相同的因子k定标。
在本发明的这个实施例中，如图4所述的，反馈DAC7和多比特量化器200两者均接收可变的基准信号。因为反馈DAC7和多比特量化器200都接收该可变基准信号，当反馈DAC7的全刻度改变时，多比特量化器200的阀值也成比例地改变。与反馈DAC7全刻度的改变成比例变化的多比特量化器200阀值，使多比特σ-δADC将环路增益维持在一个相当恒定电平，其中，环路增益是反馈DAC7，环路滤波电路5，和多比特量化器200的组合增益。通过维持相当恒定的环路增益，多比特σ-δADC实现一种可变全刻度，并没有使噪声外形有效性降低，或使多比特σ-δADC不稳定。此外，因为多比特DAC有出错，如动态错误及更多特殊的匹配错误，当DAC的全刻度减少时，这些出错变得更小，当ADC全刻度减少时，通过利用多比特反馈DAC7有利于实现ADC输入相关噪声的减少。减少输入相关噪声的组合和噪声外形的恒定性使改变多比特σ-δADC的全刻度变成用于增大它的动态范围的有效手段(means)。
注意：虽然图4仅描述单个反馈DAC7，多个反馈DAC能够用在多比特σ-δADC中。在多个反馈DAC用在多比特σ-δADC内的情况中，多比特量化器200的阀值依据总有效增益改变，该增益是多个反馈DAC贡献给环路电路30的总增益。
图5描述本发明另一个实施例，其中，通过并入该环路电路内的一个或多个可变增益元件补偿由改变多比特σ-δADC内一个或多个反馈DAC的全刻度引起的多比特σ-δADC的环路电路内的信号电平定标。
在图5中，环路滤波电路5划分为前端滤波器51和后端滤波器53。如图5所述，模拟信号供给前端滤波器51。然后，滤波的信号供给可变增益元件10(“VGE”)。VGE10的增益由来自增益控制源11的控制信号控制。来自VGE10的信号在送给多比特量化器200之前供给后端滤波器53，该多比特量化器200将该信号变换成多比特数字信号。图5进一步描述：反馈DAC7连接到前端滤波器51。此外，一个可选的反馈DAC7”能够连接到后端滤波器53。
通过改变反馈DAC7或反馈DAC7”的全刻度控制多比特σ-δADC的全刻度。反馈DAC7(或反馈DAC7”)的全刻度响应于从增益控制源11接收的可变基准信号的特征而变化。用于改变反馈DAC7(或反馈DAC7”)全刻度的基准信号的特征可以是它的电压电平，电流电平，频率等等。
在这个实施例中，如图5所述，模拟输入信号连同来自反馈DAC7的模拟信号一起供给前端滤波器51。前端滤波器51和反馈DAC7是环路电路300的一部分。而且，来自VGE10的模拟输出信号有选择地连同来自反馈DAC7”的模拟信号一起供给后端滤波器53。VGE10，后端滤波器53，和反馈DAC7”也是环路电路300的一部分。来自环路电路300的模拟信号供给多比特量化器200，这儿将该信号转换成多比特数字输出信号。通过改变反馈DAC7的全刻度或改变可选的反馈DAC7”的全刻度，改变了多比特σ-δADC的全刻度。
然而，改变反馈DAC7的全刻度或改变可选的反馈DAC7”的全刻度也能改变环路电路300内的信号电平。例如，如果反馈DAC7的全刻度或可选的反馈DAC7”的全刻度改变一个大于零的因子k，从环路电路300供给多比特量化器200的信号也由因子k定标。来自环路电路300的输出信号的这种定标是由于来自反馈DAC7或可选的反馈DAC7”的信号构成滤波器51和53的部分输入，因此，环路电路300的输出也由相同因子k定标。
在本发明的这个实施例中，如图5所述，VGE10从增益控制源11接收一个增益控制信号，以与反馈AC7全刻度的变化成反比例地控制VGE10的增益。因为VGE10的增益与反馈DAC7全刻度的变化成反比例地变化，多比特σ-δADC能够将环路增益维持在一个相当恒定的电平，其中环路增益是反馈DAC7，可选的反馈DAC7”，前端滤波器51，后端滤波器53，VGE10，和多比特量化器200的组合增益。通过维持相当恒定的环路增益，多比特σ-δADC能实现增大的动态范围，并没有降低噪声外形的有效性或使多比特σ-δADC的非稳定性变差。
更特殊地，例如，如果连接到前端滤波器51的反馈DAC7的全刻度改变一个因子k，前端滤波器51的信号电平也由因子k定标。将VGE10的增益改变1/k足够达到所需的补偿，因为在这个例子中，后端滤波器53的信号电平将维持恒定。注意：因为σ-δ调制器通常是调制参数出错的容许度，VGE10的增益仅需要约1/k函数。
注意，虽然图5仅描述单个反馈DAC7或单个可选的反馈DAC7”，在任何情况，多个反馈DAC能够用在多比特σ-δADC。在多比特σ-δADC内使用多个反馈DAC的情况中，VGE10的增益与总有效增益成反比例变化，该总增益是多个反馈DAC贡献给环路电路300的总增益。
参考图5，在环路电路300内实现可变增益元件10的优点有两部分。首先，当全刻度较小时，VGE10的增益就较高，并因此后端滤波器53的输入相关噪声较小。第二，当谈到多比特σ-δADC的输入时，VGE10的非线性将减少一个因子，该因子等于前端滤波器51的同带信号传输增益。将VGE10放置在接近于环路电路300的输入位置，能增强第一个优点，而将VGE10放置在接近环路电路300输出位置，能增强第二个优点。通过评价隐含的性能或功耗能够确定VGE10的最理想位置。
在本发明的第三实施例中，如图6所述，通过在环路电路内并入一个或多个可变增益元件以及通过改变多比特σ-δADC内量化器的阀值电平，以使可变增益元件和量化器的组合增益改变一个类似于反馈DAC全刻度改变的因子，就能补偿多比特σ-δADC的环路电路内信号电平的定标，该信号电平的定标是由改变多比特σ-δADC内的一个或多反馈DAC的全刻度引起的。
在图6中，环路滤波电路划分为前端滤波器51和后端滤波器53。如图6所述，模拟信号供给前端滤波器51。然后，该滤波的信号供给可变增益元件10(“VGE”)。由来自增益控制源11的控制信号控制VGE10的增益。来自VGE10的信号在供给多比特量化器200之前供给后端滤波器53，在量化器200内，将信号转换为多比特数字信号。图6进一步描述反馈DAC7连接到前端滤波器51。而且，一个可选的反馈DAC7”能够连接到后端滤波器53。
通过改变反馈DAC7以及可能的反馈DAC7”的全刻度，控制多比特σ-δADC的全刻度。反馈DAC7(或反馈DAC7”)的全刻度响应于从增益控制源11接收的可变基准信号特征而改变。用于改变反馈DAC7(或反馈DAC7”)的全刻度的基准信号特征可以是它的电压电平，电流电平，频率等等。
在这个实施例中，如图6所述，模拟输入信号连同来自反馈DAC7的模拟信号一起供给前端滤波器51。前端滤波器51和反馈DAC7是环路电路300的一部分。而且选择地，来自VGE10的模拟输入信号连同来自反馈DAC7”的模拟输入信号一起供给后端滤波器53。VGE10，后端滤波器53，和反馈DAC7”也是环路电路300的一部分。来自环路电路300的模拟信号供给多比特量化器200，这儿将信号转换为多比特数字输出信号。通过改变反馈DAC7的全刻度或改变可选的反馈DAC7”的全刻度，能改变多比特σ-δADC的全刻度。
然而，改变反馈DAC7的全刻度或改变可选的反馈DAC7”全刻度也能改变环路电路300内的信号电平。例如，如果反馈DAC7的全刻度或可选的反馈DAC7”的全刻度改变了一个大于零的因子k，从环路电路300供给多比特量化器200的信号也由因子k定标。来自环路电路300的输出信号的这种定标是由于：来自反馈DAC7或可选的反馈DAC7”的信号构成到滤波器51和53的部分输入信号，因此环路电路300的输出也由相同的因子k定标。
在本发明的这个实施例中，如图6所述，VGE10从增益控制源110接收增益控制信号，该增益控制信号控制VGE10的增益，而多比特量化器200从增益控制源110接收基准信号，该基准信号改变多比特量化器200的阀值。VGE10的增益变化和多比特量化器200阀值的变化提供总增益的变化，该总增益变化与反馈DAC7的全刻度变化成反比例，因此，允许多比特σ-δADC将环路增益维持在一个相当恒定的电平上，其中环路增益是反馈DAC7，可选的反馈DAC7”，前端滤波器51，后端滤波器53，VGE10，和多比特量化器200的组合增益。通过维持相当恒定的环路增益，多比特σ-δADC实现可变的全刻度，并没有降低噪声外形的有效性或使多比特σ-δADC的非稳定性变差。
注意：虽然图6仅描述了单个反馈DAC7或单个可选的反馈DAC7”，在任何情况，多个反馈DAC能够用在多比特σ-δADC。
本发明第四实施例包括含有一个复制元件的多比特σ-δ模数变换器，该复制元件，例如可变增益元件或定标版本的可变增益元件的复制元件，它的增益与可变增益元件的增益成正比例。在这个实施例中，本发明通过给该复制元件提供一个与该数模反馈电路的全刻度成比例一个信号，并调节可变增益元件和可变增益元件复制品的增益，这样使可变增益元件复制品的输出等于恒定的基准电平，按与数模反馈电路的全刻度成反比例地改变可变增益元件的增益，以将环路增益维持在一个相当恒定的电平上。
本发明第五实施例包括含有一个复制元件的多比特σ-δ模数变换器，该复制元件，例如可变增益元件或定标版本的可变增益元件的复制元件，它的增益与可变增益元件的增益成正比例。在这个实施例中，本发明通过给该复制元件提供一个与该数模反馈电路的全刻度成比例一个信号，并调节模数反馈电路的全刻度，这样使可变增益元件复制品的输出等于恒定的基准电平，按与数模反馈电路的全刻度成反比例地改变可变增益元件的增益，以将环路增益维持在一个相当恒定的电平上。
本发明还可以跟踪可变增益元件增益，并依据跟踪的增益值进一步修改数模反馈电路的全刻度。
注意在上述的实施例中，通过使用几个可变增益元件，增益补偿可以分布在整个环路电路。在电路电平上，能够连续地或分段地改变反馈DAC的全刻度，而可变增益元件可以是真正的可变增益放大器，在放大器内，可由模拟信号控制其增益，或它可以是一个例如可编程增益放大器的模块(block)，该模块含有一套离散的增益值。还是电路电平上，可变增益元件可以用可变电阻，可变电容，可变跨导，可变衰减器，或其他可变增益元件来实现。
还要注意，如果实际应用中使用几个量化器，例如多级或级联调制器，上述的实施例可以用在这些应用中，以实现可变的全刻度。
简而言之，本发明改变多比特σ-δ模数变换的全刻度电平，该多比特σ-δ模数变换器含有量化器，环路滤波电路，和数模反馈电路。量化器，环路滤波电路，和数模反馈电路有一个与之相关的环路增益，而量化器和环路滤波电路有一个与之相关的组合增益。本发明改变数模反馈电路的全刻度，并与数模反馈电路的全刻度成反比例地改变量化器和环路滤波器电路的组合增益，以将环路增益维持在一个相当恒定的电平上。
虽然已经示出并描述了本发明的各种例子和实施例，那些本领域的普通技术人员将理解本发明的精神和范畴不受这些特殊描述和附图的限制，而可以进行如在下面的权利要求中所阐述的所有各种修改和变化。

Claims (18)

1、一种改变含有量化器，环路滤波电路，和数模反馈电路的多比特σ-δ模数变换器的输入全刻度电平的方法，所述量化器，环路滤波电路，和数模反馈电路有一个与之相关的环路增益；所述量化器和环路滤波电路有一个与之相关的组合增益，所述方法包括：
(a)改变所述数模反馈电路的全刻度；及
(b)与所述数模反馈电路的所述全刻度成反比例地改变所述量化器和环路滤波电路的所述组合增益，以将所述环路增益维持在一个相当恒定的电平上。
2、如权利要求1的所述方法，其特征在于，从所述数模反馈电路输出经过所述环路滤波电路到所述量化器的输入所定义的一条电路通道具有与之相关的总增益，并且所述(b)改变所述电路通道的所述总增益，以将所环路增益维持在一个相当恒定的电平上。
3、如权利要求1的所述方法，其特征在于，所述(b)将多个所述量化器的阀值改变某一个因子，以将所述环路增益维持在一个相当恒定电平上，所述因子与改变所述数模反馈电路全刻度的因子相类似。
4、如权利要求1的所述方法，其特征在于，所述多比特σ-δ模数变换器包括可变增益元件，并且所述(b)改变所述可变增益元件的增益，以将所述环路增益维持在一个相当恒定的电平上。
5、如权利要求4的所述方法，其特征在于，所述(b)改变所述可变增益元件的增益，并且改变所述量化器的多个阀值，以将所述环路增益维持在一个相当恒定的电平上。
6、如权利要求4的所述方法，其特征在于，所述(b)将所述数模反馈电路的全刻度改变一个因子k，并且所述(b)将所述可变增益元件的增益改变约1/k，以将所述环路增益维持在一个相当恒定的电平上。
7、如权利要求4的所述方法，其特征在于，所述多比特σ-δ模数变换器包括一个复制元件，它的增益与所述可变增益元件成正比，并且所述(b)通过给所述复制元件施加与所述数模反馈电路的所述全刻度成比例的一个信号，并调节所述可变增益元件和所述复制元件的全刻度，这样使所述复制元件的输出等于一个恒定基准电平，与所述数模反馈电路的所述全刻度成反比例地改变所述可变增益元件的增益，以将所述环路增益维持在一个相当恒定的电平上。
8、如权利要求4的所述方法，其特征在于，所述多比特σ-δ模数变换器包括一个复制元件，它的增益与所述可变增益元件成正比，并且所述(b)通过给所述复制元件施加与所述数模反馈电路的所述全刻度成比例的一个信号，并调节所述数模反馈电路的所述全刻度，这样使所述复制元件的输出等于一个恒定基准电平，与所述数模反馈电路的所述全刻度成反比例地改变所述可变增益元件的增益，以将所述环路增益维持在一个相当恒定的电平上。
9、如权利要求6的所述方法，其特征在于，进一步包括：
(c)跟踪所述可变增益元件的增益；及
(d)依据跟踪的增益值，进一步修改所述数模反馈电路的全刻度。
10、一种多比特σ-δ模数变换器，其特征在于，包括：
量化器；
环路电路，连接到所述量化器，包括数模反馈电路；及
基准信号源，提供一个基准信号；
所述量化器和所述环路电路具有与之相关的环路增益；
所述数模反馈电路，响应于所述基准信号，改变它的全刻度；
所述量化器，响应于所述基准信号，改变它的阀值。
11、如权利要求10的所述多比特σ-δ模数变换器，其特征在于，所述量化器将它的阀值改变某一个因子，以将所述环路增益维持在一个相当恒定的电平上，所述因子与改变所述数模反馈电路的所述全刻度的因子相类似。
12、一种多比特σ-δ模数变换器，其特征在于，包括：
量化器；
环路电路，连接到所述量化器，包括数模反馈电路和可变增益元件；及
增益控制源，提供一个增益控制信号和一个全刻度控制信号；
所述量化器和所述环路电路具有一个与之相关的环路增益；
所述数模反馈电路，响应于所述全刻度控制信号，改变它的全刻度；
所述可变增益元件，响应于所述增益控制信号，改变它的增益。
13、如权利要求12的所述多比特σ-δ模数变换器，其特征在于，所述可变增益元件按与所述数模反馈电路的所述全刻度变化成反比例地改变它的增益，以将所述环路增益维持在一个相当恒定的电平上。
14、如权利要求12的所述多比特σ-δ模数变换器，其特征在于，所述可变增益是一种可变增益放大器。
15、如权利要求12的所述多比特σ-δ模数变换器，其特征在于，所述可变增益元件是一种可变电阻。
16、如权利要求12的所述多比特σ-δ模数变换器，其特征在于，所述可变增益元件是一种可变电容。
17、如权利要求12的所述多比特σ-δ模数变换器，其特征在于，所述可变增益元件是一种可变跨导。
18、如权利要求12的所述多比特σ-δ模数变换器，其特征在于，所述可变增益元件是一种可变衰减器。
CN02804706.0A 2001-02-08 2002-02-05 可变全刻度的多比特σ-δ模数变换器 Expired - Lifetime CN1582534B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US26732701P 2001-02-08 2001-02-08
US60/267,327 2001-02-08
PCT/US2002/003851 WO2002063773A2 (en) 2001-02-08 2002-02-05 Multi-bit sigma-delta analog to digital converter with a variablefull scale

Publications (2)

Publication Number Publication Date
CN1582534A true CN1582534A (zh) 2005-02-16
CN1582534B CN1582534B (zh) 2010-05-12

Family

ID=23018319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02804706.0A Expired - Lifetime CN1582534B (zh) 2001-02-08 2002-02-05 可变全刻度的多比特σ-δ模数变换器

Country Status (6)

Country Link
US (1) US6567025B2 (zh)
EP (1) EP1402647B1 (zh)
JP (1) JP3813125B2 (zh)
CN (1) CN1582534B (zh)
DE (1) DE60210972T2 (zh)
WO (1) WO2002063773A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101278241B (zh) * 2005-09-30 2011-06-29 罗伯特·博世有限公司 具有分区特征曲线组的传递单元

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7403141B2 (en) * 2002-02-12 2008-07-22 Broadcom Corporation Wireless local area network device supporting enhanced call functions
US6642874B1 (en) * 2002-10-11 2003-11-04 Realtek Semiconductor Corp. Sigma-delta data conversion employing quantization error feedback
WO2005002059A1 (en) * 2003-06-27 2005-01-06 Koninklijke Philips Electronics N.V. An analog-to-digital-converter comprising a sigma-delta-modulator and receiver with such analog-to-digital-converter
US6937176B2 (en) * 2003-09-30 2005-08-30 Koninklijke Philips Electronics, N.V. Ultrasonic signal acquisition in the digital beamformer
GB2408858B (en) * 2003-12-05 2006-11-29 Wolfson Ltd Word length reduction circuit
US6999011B2 (en) * 2003-12-15 2006-02-14 Finisar Corporation Microcode driven adjustment of analog-to-digital converter
US7009534B2 (en) * 2004-01-16 2006-03-07 Artur Nachamiev Isolator for controlled power supply
US7193548B2 (en) * 2004-01-30 2007-03-20 Hrl Laboratories, Llc Switching arrangement and DAC mismatch shaper using the same
GB0411884D0 (en) * 2004-05-28 2004-06-30 Koninkl Philips Electronics Nv Bitstream controlled reference signal generation for a sigma-delta modulator
FR2873873A1 (fr) * 2004-07-29 2006-02-03 St Microelectronics Sa Dispositif de lecture amplifiee d'une information analogique avec commande de gain lineaire en db, en particulier pour un capteur d'images.
JP4122325B2 (ja) * 2004-10-01 2008-07-23 松下電器産業株式会社 利得制御機能付きデルタシグマ変調回路
CN101044683B (zh) * 2004-10-18 2011-01-12 Nxp股份有限公司 处理模拟输入信号的设备及包括该设备的移动通信设备
ATE427586T1 (de) * 2004-10-18 2009-04-15 Nxp Bv Signalempfanger und mobilkommunikationsgerat
US7268715B2 (en) * 2004-10-29 2007-09-11 Freescale Semiconductor, Inc. Gain control in a signal path with sigma-delta analog-to-digital conversion
JP2006140600A (ja) * 2004-11-10 2006-06-01 Fujitsu Ltd シグマデルタａ／ｄ変換器
US7262724B2 (en) * 2005-03-31 2007-08-28 Freescale Semiconductor, Inc. System and method for adjusting dynamic range of analog-to-digital converter
US7116261B1 (en) * 2005-05-09 2006-10-03 Texas Instruments Incorporated Method and apparatus for accurate inverse-linear voltage/current generator
US7358879B2 (en) * 2005-08-09 2008-04-15 Analog Devices, Inc. ΔΣ modulator system with start up transient suppression
FR2905008A1 (fr) * 2006-08-18 2008-02-22 Stmicroelectronics Maroc Capteur de temperature fournissant un signal de temperature sous forme numerique
JP4549420B2 (ja) * 2006-08-23 2010-09-22 旭化成エレクトロニクス株式会社 デルタシグマ変調器
US7414557B2 (en) * 2006-12-15 2008-08-19 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for feedback signal generation in sigma-delta analog-to-digital converters
US7474247B1 (en) 2007-09-26 2009-01-06 Medtronic, Inc. Detecting overloading of an analog-to-digital converter of an implantable medical device
US7623053B2 (en) * 2007-09-26 2009-11-24 Medtronic, Inc. Implantable medical device with low power delta-sigma analog-to-digital converter
US7714757B2 (en) * 2007-09-26 2010-05-11 Medtronic, Inc. Chopper-stabilized analog-to-digital converter
US7479910B1 (en) 2007-09-26 2009-01-20 Medtronic, Inc. Capacitive digital-to-analog converter reset in an implantable medical device analog-to-digital converter
GB2457010A (en) * 2007-12-13 2009-08-05 Ubidyne Inc Automatic gain control for delta sigma modulators
US7791518B2 (en) * 2008-07-11 2010-09-07 Texas Instruments Incorporated Flicker noise reduction in continuous time (CT) sigma delta modulators (SDMS)
JP4840947B2 (ja) * 2010-06-07 2011-12-21 ルネサスエレクトロニクス株式会社 Ａ／ｄ変換回路を内蔵した半導体集積回路
US8873611B2 (en) * 2010-09-10 2014-10-28 Nec Corporation Transmitter, control method, computer program and delta-sigma modulator
JP2012165169A (ja) * 2011-02-07 2012-08-30 Renesas Electronics Corp Ａ／ｄ変換器及び半導体装置
US8344920B1 (en) 2011-09-29 2013-01-01 Hittite Microwave Norway As Methods and apparatus for calibrating pipeline analog-to-digital converters
US8941518B2 (en) 2012-02-14 2015-01-27 Hittite Microwave Corporation Methods and apparatus for calibrating pipeline analog-to-digital converters having multiple channels
US8736471B2 (en) 2012-08-22 2014-05-27 Hittite Microwave Corporation Methods and apparatus for calibrating stages in pipeline analog-to-digital converters
US8816886B1 (en) * 2013-03-15 2014-08-26 Pmc-Sierra Us, Inc. Method and apparatus to control the effective gain of a statistically calibrated analog to digital converter
US9595974B1 (en) * 2014-09-08 2017-03-14 Lockheed Martin Corporation Reconfigurable wideband sub-ranging analog-to-digital converter
US9912342B2 (en) 2015-12-18 2018-03-06 Analog Devices Global Flash analog-to-digital converter calibration
EP3703254B1 (en) 2016-04-06 2022-02-16 Goodix Technology (HK) Company Limited Audio amplifier system
US10103744B1 (en) * 2017-04-12 2018-10-16 Analog Devices Global Power scaling a continuous-time delta sigma modulator
US10263636B2 (en) * 2017-06-07 2019-04-16 Motorola Solutions, Inc. Scalable dynamic range analog-to-digital converter system
US11190148B2 (en) * 2020-01-02 2021-11-30 Cirrus Logic, Inc. Minimizing idle channel noise in a class-D pulse width modulation amplifier
KR20220068365A (ko) * 2020-11-19 2022-05-26 주식회사 엘엑스세미콘 화소센싱장치 및 패널구동장치
US11569839B1 (en) * 2021-11-12 2023-01-31 Ess Technology, Inc. Method and apparatus for enhancing dynamic range in a digital-to-analog conversion circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851841A (en) 1987-10-02 1989-07-25 Crystal Semiconductor Corporation Gain scaling of oversampled analog-to-digital converters
JPH04302223A (ja) * 1990-12-03 1992-10-26 General Electric Co <Ge> 回路装置
US5241310A (en) 1992-03-02 1993-08-31 General Electric Company Wide dynamic range delta sigma analog-to-digital converter with precise gain tracking
EP0631395B1 (fr) * 1993-06-28 1999-03-24 CSEM Centre Suisse d'Electronique et de Microtechnique SA Circuit de traitement de signaux comportant un étage d'entrée à gain variable

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101278241B (zh) * 2005-09-30 2011-06-29 罗伯特·博世有限公司 具有分区特征曲线组的传递单元

Also Published As

Publication number Publication date
JP2004533136A (ja) 2004-10-28
US20020105449A1 (en) 2002-08-08
CN1582534B (zh) 2010-05-12
DE60210972D1 (de) 2006-06-01
JP3813125B2 (ja) 2006-08-23
DE60210972T2 (de) 2007-05-24
EP1402647B1 (en) 2006-04-26
WO2002063773A2 (en) 2002-08-15
WO2002063773A3 (en) 2004-01-22
EP1402647A2 (en) 2004-03-31
US6567025B2 (en) 2003-05-20

Similar Documents

Publication Publication Date Title
CN1582534A (zh) 可变全刻度的多比特σ－δ模数变换器
JP5696508B2 (ja) Δς変調器および信号処理システム
US6975682B2 (en) Multi-bit delta-sigma analog-to-digital converter with error shaping
US7446687B2 (en) Method and apparatus to reduce internal circuit errors in a multi-bit delta-sigma modulator
CN1561578A (zh) 用于移动终端的自适应∑－△数据转换器
US10056915B2 (en) Digital-to-analog converter
US20180212616A1 (en) A/d converter
US10541706B2 (en) Dynamic-zoom analog to digital converter (ADC) having a coarse flash ADC and a fine passive single-bit modulator
US8836566B2 (en) Low power quantizer for analog to digital converter
WO2002056477A2 (en) Gain scaling for higher signal-to-noise ratios in multistage, multi-bit delta sigma modulators
CN1223755A (zh) 开关电流δ－σ调制器
US20020093441A1 (en) Sigma-delta analog-to-digital converter array
US20190199368A1 (en) Apparatus for applying different transfer functions to code segments of multi-bit output code that are sequentially determined and output by multi-bit quantizer and associated delta-sigma modulator
US7436336B2 (en) Analog digital converter (ADC) having improved stability and signal to noise ratio (SNR)
WO2002063777A2 (en) Delta sigma converter incorporating a multiplier
Silva et al. Low-distortion delta-sigma topologies for MASH architectures
US20090040087A1 (en) Data weighted average circuit and dynamic element matching method
US20030169193A1 (en) Delta-sigma modulator with feed-forward path
US6870494B1 (en) System of multi-channel shared resistor-string digital-to-analog converters and method of the same
CN115955246A (zh) SDMADC电路及其方法、Sigma-Delta调制器模数转换器
Lee et al. An 81.6 dB SNDR 15.625 MHz BW third-order CT SDM with a true time-interleaving noise-shaping quantizer
JPH03928B2 (zh)
CN1672329A (zh) 包含了用于改进转换线性度的装置的数模转换器
EP1522145B1 (en) Multi-bit delta-sigma analog-to-digital converter with error shaping
Qi et al. Multibit Sturdy MASH ΔΣ Modulator with Error-shaped Segmented DACs for Wideband Low-power Applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: AMERICA ANALOG DEVICE INC.

Free format text: FORMER NAME: ANALOG DEVICES, INC.

CP01 Change in the name or title of a patent holder

Address after: Massachusetts, USA

Patentee after: ANALOG DEVICES, Inc.

Address before: Massachusetts, USA

Patentee before: Analog Devices, Inc.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20100512