CN1575520A - 微电子罩结构、散热器结构及半导体封装件 - Google Patents
微电子罩结构、散热器结构及半导体封装件 Download PDFInfo
- Publication number
- CN1575520A CN1575520A CNA018219918A CN01821991A CN1575520A CN 1575520 A CN1575520 A CN 1575520A CN A018219918 A CNA018219918 A CN A018219918A CN 01821991 A CN01821991 A CN 01821991A CN 1575520 A CN1575520 A CN 1575520A
- Authority
- CN
- China
- Prior art keywords
- microelectronic
- lid
- microelectronic lid
- aluminium
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明包括微电子封装件罩,散热器,和包括微电子罩或散热器的半导体封装件。在本发明的一个特定方面,微电子罩包括一具有矩形周边形状从而确定了四个边的材料。此外,沿少于全部周边缘的几个周边,罩具有突起的周边轨道(112)。例如,罩只沿两条边有突起的周边轨道。或者,这个微电子罩可以是确定了四个周边缘的普通矩形,其中两个周边的厚度比另外两个周边要厚。
Description
技术领域
本发明涉及微电子罩结构,散热器结构,以及半导体封装。
发明背景
现代半导体器件的封装一般要在半导体管芯(也叫作芯片)上设一个微电子罩,以在运输过程中保护管芯。该微电子罩可以与管芯导热,以便把管芯产生的热量散发到罩上。因而罩除起管芯保护盖的作用外,还可用作散热器。
现有技术的半导体封装可参照图1-4来说明。首先看图1,该封装件包括一个底座10和一个罩30,它们最初是分开的。底座10可包含一个基底12,它可以是一种含有电路的结构,例如一块电路板。半导体芯片14与含电路结构12的电路是电气相连的,且可以例如通过焊料珠电连线(在图1中看不见)与该电路相连。围绕含电路结构12的外周边有密封材料16,它可以包括环氧树脂等材料。图1所示的底座10的表面最后将成为与罩30形成的封装件结构的一个内表面。
其次来看罩30,它包括一个凹面32,被不下凹的周边部分34所包围。罩30还包括一个表面36,它处于与表面32相对的位置,因而从图1来看是罩30的被隐藏的下侧。罩30的表面32最终将成为由罩30和底座10形成的封装件中罩的内表面,而表面36将成为此封装件的一个外表面。
图2为由罩30和底座10组成的封装件40的俯视图。形成封装件40的一个操作步骤是把罩从图1所示的结构倒过来,并且把它压到底座10上。采用密封材料16将罩30的周边34与底座相密封,则把罩30与底座10密封起来。
图3是通过图2的封装件40的一个横剖面图,且表示罩30与底座10相连。从图3还可看到从芯片14向下伸出的电连线42,它们把芯片与包含在基底12内的电路(未示)电气地连在一起。另外,图3示出了安装在芯片14上的导热界面材料44,它将罩30与芯片14热连接在一起,使得热量从芯片14耗散到罩30里面。若没有材料44,或者是一种不导热的材料,那么罩就仅仅是一个微电子罩。但是,如果材料44是一种传热材料,罩就起散热器的作用,所谓散热器,是指一种主要在两个方向而不是三个方向散热的结构。
图4表示图3的封装件40通过一个导热界面材料52与散热片50相连。材料52可以包括例如GELVETM,它可从Honeywell国际公司买到。散热片50可包括铝等,其形状包含有许多翼片和/或柱子。散热片50与散热器的不同点在于,它使热量向三个方向而不是两个方向散发。
要制作一个具有罩30的复杂性的罩可能会存在一些问题而且成本高。因此,希望能开发出改进型微电子罩结构。
发明概要
本发明包括微电子封装件罩、散热器,及包含微电子罩或散热器的半导体封装件。在本发明的一个特定方面,微电子罩是一种确定了具有四个周边的矩形周边的材料。而且罩沿着少于全部周边边缘的几个周边有突起的周边轨道。例如,可以是只沿两个边有突起的周边轨道。另外,这种微电子罩可以包含普通具有四个周边缘的矩形,其中两个的厚度比另外两个更厚。
本发明还包括具有上述微电子罩形状的散热器,它所用材料的导热系数至少要100W/(m·K),150W/(m·K)以上更好,较理想的是大于200W/(m·K)。在一些具体实施装置中,散热器可以是含铜的,由铜或基本由铜制成的,其导热系数可在350W/(m·K)左右。在另一些具体实施装置中,散热器可以是含铝的,由铝或基本由铝制成的,其导热系数可在220W/(m·K)左右。
附图简介
本发明的一些优选实施装置将在下面参照以下各附图予以描述:
图1是以往形成封装件的方法最初阶段的微电子封装件示意图,该封装件包括一个罩及与它分开的底座。罩在图中为上视图,而底座为俯视图。
图2为包括图1的罩和底座构成的封装件俯视图。
图3是沿3-3线的图2的封装件剖视图。
图4是以图3剖视图表现的图2封装件视图,且示出了接在图3后面的一个工艺步骤。
图5是本发明的一个微电子罩(或者是一个散热器)的仰视图。
图6为图5罩的侧视图。
图7为和底座相连的图5的罩的视图,而且表示按本发明形成微电子封装件的一个初始步骤。这里底座以俯视图表示,罩以仰视图表示。
图8为利用图7的罩和底座组装成的封装件的俯视图。
图9为沿9-9线的图8中的封装件的剖视图。
图10为沿9-9线的图8中的封装件的剖视图,且表示接在图9后面的一个工艺步骤。
图11是图8封装件的侧视图。
图12是图8封装件的侧视图,它是根据与图11不同的本发明一种具体实施方式示出的。
图13是在按本发明的方法形成罩的初始阶段,一件罩胚料的等轴投影图。
图14是图13的罩胚料在图13一个后续工艺步骤的等轴投影图。
优选实施装置的详细描述
本发明的一个微电子罩(或者是散热片)将参照图5予以描述,它一般用100表示。罩100具有普通的矩形(虽然本发明也包括其它的形状,诸如圆形,三角形,五角形,或其它多边形)。罩100的周边由四个边缘102,104,106和108界定。罩100还包含一个下凹的面110,它与边缘102和106的表面一起延伸;罩的突起轨道沿着边缘108和104延伸。此外,罩100还包含一个与表面110相对的表面120(在图5中看不见)。
图5的罩100和以往的罩30(见图1)的一个不同是,在罩100中的突起部分(112和114)只沿罩的一部分周边延伸。与此相反,以往的罩30中突起部分(34)是沿整个周边延伸的。
在所示实施装置中,罩100为矩形,且凸起的周边部分是沿着周边形状的两个对边(104和108),而其余两边(102和106)没有突起部分沿着这些边缘的绝大部分范围延伸。实际上,与边缘102和106相连的仅有突起部分是突起部分112和114的终端,这些终端是与边缘102和106相接触的部分112和114的区域。这些轨道112和114的终端部分在图5中以115标示。因而,边缘102有一个沿着轨道112和114的两个终端115之间的边缘延伸的区域126,且此区域126相对于表面110是不突起的。同样,边缘106有一个在两终端115之间延伸的区域128,它相对于表面110也是不突起的。
图6为罩100沿边106的侧视图。此图表示轨道112和114相对于表面110的相互关系,且进一步表示在轨道112和114之间延伸的区域128。轨道112和114确定了一个在它们之间延伸的凹槽119。
图5和6中罩100的尺寸实例为:宽度“W”约35±0.35毫米;长度“L”约35±0.35毫米;厚度“T”约4.6±0.05毫米。此外,凹槽119可以有约0.6±0.025毫米的深度“D”。
下面来看图7,罩100的旁边是一个底座150,后者最终被罩100盖上形成一个封装件。底座150包含四个周边(151,153,155,157),这与图1的底座类似,图1的底座10内有一个处于基底12上方的芯片14。另外,底座150包含密封件16,其沿基底的周边设置。但图7的底座150和底座10的差别在于,密封件16只在底座150的基底12的两个周边上才有,而不象底座10那样沿四个周边都有。密封件16是设置在沿着将最终与罩100的突起边缘相接触的两个周边上。
接在图7后面的一个工艺步骤是把罩100安放在底座150上,并通过密封件16使轨道112和114密封在底座上,从而形成一个封装件。此封装件示于图8(封装件200),且特意用俯视图表示,以便能看见罩100的表面120。
再来看图9,该图以沿图8的9-9线的剖面图来表示封装件200。从图中可看到一些焊料珠42将管芯14与基底12连起来。还能看到在管芯14和罩100之间形成的一个层202。层202可以包括例如一种导热材料。如果层202包括导热材料,于是罩100就可用作一个散热器以将管芯产生的热量耗散掉。在其它一些实施方式中,可以不用层202,或者用一种不导热的材料来代替。但在无论哪一种这样的实施方式中,罩100将只起到保护管芯14的微电子罩的作用,通常并不能有效地耗散由管芯14产生的热量,因而不能当作散热器使用。
若要把罩100当作散热器用,优选地它包括导热系数大于100W/(m·K)的材料,更优选地大于150W/(m·K)。在一些具体的实施装置中,罩100可用导热系数超过200W/(m·K)的材料,如铜或铝。在罩100为金属材料的实施装置中,可以将罩镀上镍。例如,若罩100包括铜或铝,可镀上厚度约3微米以上的镍。镀镍后可防止罩底层材料腐蚀,还可提供一个可再生的表面以和一种或几种热界面材料相粘结,以及与环氧树脂相粘结。
下面来看图10,示出了封装件上方加上散热片50后封装件的情况,其中热界面52将散热片50与封装件200相连。散热片50和热界面52可以包括前面说过的一些材料,这些材料参考图4的已有结构进行了说明。
再来看图11,图8的封装件200以侧视图表示出。侧视图中未将芯片(14)画出以使图简化,虽然我们知道芯片14将处于封装件200的中心,如图9所示。从图11中可看出,在封装件200端部有一个间隙250,对应于轨道112和114之间的空间。此间隙一般很窄,且在本发明的各特定实施装置中可以不用填充。但若希望将间隙250填充以防灰尘或其它污染物侵入罩100和基底150之间,则可在间隙内放置一些填充材料。这在图12中作了说明,其中用填料260填充间隙250。填充材料260可以包括环氧树脂等。填料260可以在封装件200形成后加入间隙250内。或者在封装件200作成之前(例如在图7的工艺步骤)填入基底150的边缘151和153。
本发明的罩100比以往的罩(如图1中的罩30)要好,因为它制造更简单。罩100可通过图13和14的工艺来制成。先看图13,提供一个罩胚料条300。它包含尺寸“A”,“X”,“Y”。尺寸“X”对应于沿成品罩100的边缘106的宽度(见图5和6),“Y”对应于成品罩100的轨道112和114的厚度。优选地尺寸“A”比成品罩100的边缘108长度长几个整数倍。
再来看图14,长条300被加工成沿它的一个表面形成的一个凹槽302。由凹槽302界定沿罩胚料边缘延伸的轨道112和114。接着可把毛胚沿虚线304和306切断,以形成单个的罩100,400,500。如希望将罩的材料镀上金属,随后可对单个的罩进行电镀。
虽然图13和14所示的工艺是将罩胚料长条300加工形成凹槽302,但应知道本发明也包括采用其它的工艺,其中通过将罩材料冲压成所示形状而形成图14的带凹槽的材料。
Claims (36)
1.一种微电子罩,包括:
一具有一定形状和围绕此形状的周边缘的材料;
一由该周边缘围成的表面;
一轨道,它只沿周边缘的一部分延伸,而且相对于上述表面是垂直突起的。
2.如权利要求1所述的微电子罩,其中罩的形状是一矩形,从而确定了周边缘的四个周边,且轨道沿其中两个周边延伸,而剩下两条边的至少绝大部分没有沿着它延伸的轨道。
3.如权利要求2所述的微电子罩,其中轨道沿其延伸的两个周边彼此处在相对的位置。
4.如权利要求2所述的微电子罩,其中所述长方形是正方形。
5.如权利要求1所述的微电子罩,结合到一微电子封装件内,此封装件包括:
一底座;
一由底座支持的芯片;
处于芯片上方的微电子罩,此芯片被封装在微电子罩和底座之间。
6.如权利要求5所述的微电子封装件,其中微电子罩的导热系数至少为约100W/(m·K);而且还包含处于微电子罩和芯片之间的导热连接。
7.如权利要求6所述的微电子罩,其中该微电子罩的导热系数至少为约150W/(m·K)。
8.如权利要求6所述的微电子罩,其中该微电子罩的导热系数至少为约200W/(m·K)。
9.如权利要求6所述的微电子罩,其中该微电子罩包含铜。
10.如权利要求6所述的微电子罩,其中该微电子罩包含铝。
11.如权利要求1所述的微电子罩,包含铜。
12.如权利要求1所述的微电子罩,基本由铜构成。
13.如权利要求1所述的微电子罩,由铜构成。
14.如权利要求1所述的微电子罩,基本由镀金属的铜构成。
15.如权利要求1所述的微电子罩,由镀金属的铜构成。
16.如权利要求1所述的微电子罩,基本由镀镍的铜构成。
17.如权利要求1所述的微电子罩,由镀镍的铜构成。
18.如权利要求1所述的微电子罩,包含铝。
19.如权利要求1所述的微电子罩,基本由铝构成。
20.如权利要求1所述的微电子罩,由铝构成。
21.如权利要求1所述的微电子罩,基本由镀金属的铝构成。
22.如权利要求1所述的微电子罩,由镀金属的铝构成。
23.如权利要求1所述的微电子罩,基本由镀镍的铝构成。
24.如权利要求1所述的微电子罩,由镀镍的铝构成。
25.一种形成多个微电子罩的方法,包括:
提供一罩胚料条;
沿该条的一侧形成一凹槽;
凹槽形成后,把该条切成多个单独的微电子罩。
26.如权利要求25所述的方法,其中所述条包括铝。
27.如权利要求25所述的方法,其中所述条包括铜。
28.如权利要求25所述的方法,其中所述条包括一第一金属材料,还包括用第二金属材料对单个的微电子罩进行电镀。
29.如权利要求25所述的方法,其中所述条包括铝或铜,而且还包括用镍对各单个的微电子罩进行电镀。
30.如权利要求25所述的方法,还包括将至少一个微电子罩结合到微电子封装件内,所述结合包括:
提供一由底座支持的芯片;
将微电子罩粘到底座和并处于芯片上方;因而芯片被封装在微电子罩和底座之间。
31.一种形成多个微电子罩的方法,包括:
将罩胚料冲压成具有一侧和沿该侧延伸的凹槽的条形;
在材料冲压后,将该条切成多个单独的微电子罩。
32.如权利要求31所述的方法,其中罩胚料包括铝。
33.如权利要求31所述的方法,其中罩胚料包括铜。
34.如权利要求31所述的方法,其中罩胚料包括第一金属材料,还包括用第二金属材料对单个的微电子罩进行电镀。
35.如权利要求31所述的方法,其中罩胚料包括铝或铜,还包括用镍对单个的微电子罩进行电镀。
36.如权利要求31所述的方法,还包括把至少一个微电子罩结合到微电子封装件内,所述结合包括:
提供一由底座支持的芯片;
将微电子罩粘接到底座上并处于芯片上方;因而芯片被封装在微电子罩和底座之间。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US24904300P | 2000-11-14 | 2000-11-14 | |
US60/249,043 | 2000-11-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1575520A true CN1575520A (zh) | 2005-02-02 |
Family
ID=22941809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA018219918A Pending CN1575520A (zh) | 2000-11-14 | 2001-10-30 | 微电子罩结构、散热器结构及半导体封装件 |
Country Status (7)
Country | Link |
---|---|
US (2) | US6958536B2 (zh) |
EP (1) | EP1336199A2 (zh) |
JP (1) | JP2004528702A (zh) |
KR (1) | KR20040014412A (zh) |
CN (1) | CN1575520A (zh) |
AU (1) | AU2002217965A1 (zh) |
WO (1) | WO2002041394A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104192790A (zh) * | 2014-09-15 | 2014-12-10 | 华东光电集成器件研究所 | 一种mems器件热应力隔离结构 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6888238B1 (en) * | 2003-07-09 | 2005-05-03 | Altera Corporation | Low warpage flip chip package solution-channel heat spreader |
DE112004002702B4 (de) * | 2004-02-03 | 2009-03-05 | Infineon Technologies Ag | Verfahren zum Herstellen einer Halbleiterbaugruppe und Matrixbaugruppe |
KR100799614B1 (ko) | 2006-05-23 | 2008-01-30 | 삼성전기주식회사 | 열 방출 기능을 가진 멤스 모듈 패키지 |
US20090257196A1 (en) * | 2008-01-31 | 2009-10-15 | Raytheon Company | Methods and Apparatus for Heat Transfer for a Component |
WO2012074775A1 (en) * | 2010-11-19 | 2012-06-07 | Analog Devices, Inc. | Packaged integrated device with electrically conductive lid |
US9837333B1 (en) | 2016-09-21 | 2017-12-05 | International Business Machines Corporation | Electronic package cover having underside rib |
US10622282B2 (en) * | 2017-07-28 | 2020-04-14 | Qualcomm Incorporated | Systems and methods for cooling an electronic device |
US20230320039A1 (en) * | 2022-04-05 | 2023-10-05 | Honeywell International Inc. | Integrated heat spreader |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR860002865A (ko) * | 1984-09-04 | 1986-04-30 | 로버어트 티이 오어너 | 열발산장치가 일체로 부착된 집적회로 패키지 |
US5831836A (en) * | 1992-01-30 | 1998-11-03 | Lsi Logic | Power plane for semiconductor device |
US5459352A (en) * | 1993-03-31 | 1995-10-17 | Unisys Corporation | Integrated circuit package having a liquid metal-aluminum/copper joint |
US5485037A (en) | 1993-04-12 | 1996-01-16 | Amkor Electronics, Inc. | Semiconductor device having a thermal dissipator and electromagnetic shielding |
US5956576A (en) * | 1996-09-13 | 1999-09-21 | International Business Machines Corporation | Enhanced protection of semiconductors with dual surface seal |
US6075289A (en) | 1996-10-24 | 2000-06-13 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
TW359863B (en) | 1997-11-28 | 1999-06-01 | Utron Technology Inc | Multi-chip stack package |
JP3097644B2 (ja) * | 1998-01-06 | 2000-10-10 | 日本電気株式会社 | 半導体装置接続構造及び接続方法 |
US6068051A (en) * | 1998-03-23 | 2000-05-30 | Intel Corporation | Channeled heat sink |
JP2000022044A (ja) | 1998-07-02 | 2000-01-21 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
US6118177A (en) * | 1998-11-17 | 2000-09-12 | Lucent Technologies, Inc. | Heatspreader for a flip chip device, and method for connecting the heatspreader |
US6091603A (en) | 1999-09-30 | 2000-07-18 | International Business Machines Corporation | Customizable lid for improved thermal performance of modules using flip chips |
US6222263B1 (en) | 1999-10-19 | 2001-04-24 | International Business Machines Corporation | Chip assembly with load-bearing lid in thermal contact with the chip |
US6784540B2 (en) * | 2001-10-10 | 2004-08-31 | International Rectifier Corp. | Semiconductor device package with improved cooling |
-
2001
- 2001-10-30 CN CNA018219918A patent/CN1575520A/zh active Pending
- 2001-10-30 EP EP01996884A patent/EP1336199A2/en not_active Withdrawn
- 2001-10-30 US US10/416,824 patent/US6958536B2/en not_active Expired - Fee Related
- 2001-10-30 KR KR10-2003-7006558A patent/KR20040014412A/ko not_active Application Discontinuation
- 2001-10-30 AU AU2002217965A patent/AU2002217965A1/en not_active Abandoned
- 2001-10-30 JP JP2002543696A patent/JP2004528702A/ja not_active Withdrawn
- 2001-10-30 WO PCT/US2001/044849 patent/WO2002041394A2/en not_active Application Discontinuation
-
2004
- 2004-04-12 US US10/823,117 patent/US20040187309A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104192790A (zh) * | 2014-09-15 | 2014-12-10 | 华东光电集成器件研究所 | 一种mems器件热应力隔离结构 |
Also Published As
Publication number | Publication date |
---|---|
US20040070069A1 (en) | 2004-04-15 |
AU2002217965A1 (en) | 2002-05-27 |
WO2002041394A3 (en) | 2003-05-15 |
EP1336199A2 (en) | 2003-08-20 |
WO2002041394A2 (en) | 2002-05-23 |
US20040187309A1 (en) | 2004-09-30 |
KR20040014412A (ko) | 2004-02-14 |
US6958536B2 (en) | 2005-10-25 |
JP2004528702A (ja) | 2004-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5227663A (en) | Integral dam and heat sink for semiconductor device assembly | |
JP2509607B2 (ja) | 樹脂封止型半導体装置 | |
US6133634A (en) | High performance flip chip package | |
CN1215557C (zh) | 半导体器件 | |
KR100281830B1 (ko) | 열적개량된플립칩패키지및그제조방법 | |
US6081037A (en) | Semiconductor component having a semiconductor chip mounted to a chip mount | |
JP4195380B2 (ja) | 冷却を改善した半導体デバイスのパッケージ | |
CN1104741C (zh) | 半导体封装及其制造方法 | |
CN1127761C (zh) | 半导体装置 | |
JPH08213536A (ja) | パッケージの一面に露出した半導体ダイ取付けパッドを有するダウンセットされたリードフレームおよびその製造方法 | |
CN1685504A (zh) | 包含漏极夹的半导体管芯封装 | |
JP2005506691A5 (zh) | ||
JPH0316245A (ja) | シングルインラインパッケージ用電気絶縁ヒートシンク及びその形成方法 | |
KR20050089825A (ko) | 오버몰드된 플라스틱 패키지를 위한 히트싱크 또는플래그용 소형 몰드로크들 | |
KR19980032479A (ko) | 표면 설치 to-220 패키지 및 그의 제조 공정 | |
CN1575520A (zh) | 微电子罩结构、散热器结构及半导体封装件 | |
CN1722422A (zh) | 半导体封装 | |
JPH08139223A (ja) | 半導体装置 | |
JP2982713B2 (ja) | 半導体素子の放熱構造 | |
US6396133B1 (en) | Semiconductor device with heat-dissipating lead-frame and process of manufacturing same | |
US20010040300A1 (en) | Semiconductor package with heat dissipation opening | |
KR900001984B1 (ko) | 수지봉합형 반도체장치 | |
KR102536643B1 (ko) | 반도체 패키지 | |
US20230282541A1 (en) | Semiconductor device | |
CN1119833C (zh) | 封装的集成电路器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |