CN1574288A - 不对称晶体结构存储单元 - Google Patents

不对称晶体结构存储单元 Download PDF

Info

Publication number
CN1574288A
CN1574288A CNA2004100457140A CN200410045714A CN1574288A CN 1574288 A CN1574288 A CN 1574288A CN A2004100457140 A CNA2004100457140 A CN A2004100457140A CN 200410045714 A CN200410045714 A CN 200410045714A CN 1574288 A CN1574288 A CN 1574288A
Authority
CN
China
Prior art keywords
epvr
resistance
ground floor
layer
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100457140A
Other languages
English (en)
Inventor
许胜藤
李廷凯
D·R·埃范斯
庄维佛
潘威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1574288A publication Critical patent/CN1574288A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

提供不对称晶体结构存储单元及其制造方法。该方法包括：形成底部电极；在底部电极上形成具有多晶结构的电脉冲变化电阻(EPVR)第一层；邻近第一层形成具有纳米晶或非晶结构的EPVR第二层；以及覆在第一和第二EPVR层上形成顶部电极。EPVR材料包括CMR、高温超导体(HTSC)，或钙钛矿金属氧化物材料。在一种情况下，在550和700℃之间的温度范围内用金属有机旋涂(MOD)工艺淀积EPVR第一层。在小于或等于第一层的淀积温度的温度下形成EPVR第二层。在去除溶剂步骤之后，在小于或等于550℃的温度下形成MOD淀积的EPVR第二层。

Description

不对称晶体结构存储单元
技术领域
本发明总的涉及到集成电路(IC)存储器件，并且更具体地涉及到一种不对称晶体结构存储电阻元件及其制造方法。
背景技术
通常，使用存储电阻器材料，如超大磁致电阻(CMR)材料，的存储单元采用未经图案化的大的导电底部电极、未经图案化的CMR材料以及相对较小的顶部电极制成。这些器件在有限的一些应用中起作用，但是因为存储单元尺寸相对较大，所以它们不适用于高密度存储器阵列应用。
因为CMR材料的电阻在多数情况下保持恒定，CMR材料可以说具有非易失特性。但是，当高电场感应电流流过CMR材料时，可以导致CMR电阻改变。在编程过程中，在靠近电极的高电场区域处的存储电阻器的电阻率首先改变。实验数据表明，在称为A端的阴极处材料的电阻率增加，而在称为B端的阳极处材料电阻率减小。在擦除过程中，脉冲极性反转，即阴极和阳极的指定被反转。因而，靠近A端的材料的电阻率减小，而靠近B端的电阻率增加。
随着对单元存储器需求的增加，减少阵列中单元的尺寸的动力也越加强烈。但是，较小的部件尺寸使得器件对工艺容差更为敏感。由于工艺容差，甚至相当小的物理不对称的器件都不能实用。然而，分析(下面给出)表明，所制造的十分对称的存储单元将不能正常工作。即使这些几何对称器件可以被编程，但是从高电阻状态到低电阻状态的净电阻变化相对小。可以不管工艺的容许构建具有足够几何不对称性的存储单元，以保证有充分的电阻状态改变。但是，这样的设计会增加制造步骤的数量及其复杂性。
如果在存储电阻存储单元中，部件能够设计成允许适当的编程和擦除操作而不管器件的几何对称性将是很有优势的。
发明内容
本发明描述了一种适用于非易失性存储器阵列和模拟电阻应用的薄膜电阻存储器件。即使被制作成电阻非易失、超小尺寸、结构几何对称的存储单元，其可以被可靠地编程。本发明依赖于一种不对称晶体结构。
因而，提供一种用于形成不对称晶体结构存储单元的方法。该方法包括：形成底部电极；在底部电极上形成具有多晶结构的电脉冲变化电阻(EPVR)第一层；邻近第一层形成具有纳米晶或非晶结构的EPVR第二层；以及在EPVR第一和第二层上形成顶部电极。例如，第二层可以叠加在第一层上。EPVR材料的例子包括CMR、高温超导体(HTSC)、或钙钛矿型金属氧化物材料。
在本方法的一个方面，利用金属有机旋涂(MOD)工艺在550-700℃温度范围内淀积EPVR第一层。邻近第一层形成EPVR第二层一般意味着在小于或等于第一层的淀积温度的温度下形成第二层。因此，在加热MOD淀积的EPVR第一层以去除溶剂的附加步骤之后，在小于或等于550℃的温度下形成MOD淀积的EPVR第二层。
该方法还包括：施加电场到EPVR第一和第二层；以及响应于电场的脉冲宽度选择性调整EPVR第一和第二层的电阻。更具体地，响应于脉冲宽度小于400纳秒(ns)的第一脉冲电场，调整EPVR第一层的电阻。但是，响应于第一脉冲电场，EPVR第二层的电阻保持恒定。
在其它方面，该方法包括：施加脉冲宽度比第一电场大的第二脉冲电场到EPVR第一和第二层；以及响应于第二脉冲电场，在EPVR第一和第二层中建立一个低电阻区域。
上述方法和不对称晶体结构存储单元的其它详细情况将在下面论述。
附图说明
图1A和1B是在编程(图1A)和擦除(图1B)操作过程中存储单元的局部横截面视图。
图2A和2B是存储单元的局部横截面视图，其中，存储电阻器具有圆柱形形状，并且嵌入氧化物或任何合适的绝缘体中。
图3是本发明的不对称晶体结构存储单元的局部横截面视图。
图4A和4B分别表示本发明的存储单元到低电阻和高电阻状态的编程。
图5是表示用于形成不对称晶体结构存储单元的本发明的方法的流程图。
具体实施方式
图1A和1B是在编程(图1A)和擦除(图1B)操作过程中存储单元的局部横截面视图。顶部和底部电极相同，并且存储电阻材料整体均匀。如果器件的几何结构能够做得十分对称，当施加负电场(图1A)或正电场(图1B)时，在高电阻状态，净电阻将保持恒定。注意，电场相对于顶部电极决定。即，从顶部电极感应电场。在这种情况下，编程是不可能的。因此，几何对称的器件结构，如图1A和1B中所示的结构，不实用。
更具体地，在电场存在情况下，几何对称存储单元在电极附近(区域A和B)具有高电流密度，而在器件地中心部分具有低电流密度。结果，在顶部和底部电极附近的CMR材料的电阻率被改变。例如，如果在顶部电极附近的存储电阻器材料的电阻率增加，而底部电极附近的存储电阻器材料的电阻率减少，可进行编程使存储单元处于高电阻状态。当施加到顶部电极的电脉冲的极性反转(变成正脉冲，图1B)，在顶部电极附近的材料(区域A)变成低电阻(RL)，而在底部电极附近的材料(区域B)变成高电阻(RH)。但是，存储电阻的总电阻保持相同，仍然处于高电阻状态。因此，不可能将存储电阻器编程到低电阻状态。
由于区域A和区域B分别非常靠近顶部和底部电极，并且它们的厚度可以薄到10纳米(nm)，上述效应可能被错误地归类为界面效应。但是，存储不是界面特性的改变，而是体电阻率的变化。
图2A和2B是存储单元的局部横截面视图，其中，存储电阻器具有圆柱形形状，并且嵌入氧化物或其它合适的绝缘体中。在顶部和底部电极附近的电场强度高。由于顶部电极附近的电场方向与底部电极附近的电场方向相反，顶部电极附近的存储电阻器材料的电阻率增加，而底部电极附近的存储电阻器材料的电阻率减少。结果，不管施加正还是负脉冲到顶部电极，存储电阻都被编程到高电阻状态。再次，几何对称结构不适用于电阻器存储单元。
图3是本发明的不对称晶体结构存储单元的局部横截面视图。本发明描述了一种存储单元，该存储单元在存储膜不依靠不对称几何器件特征来保证适当的存储(电阻改变)操作的意义上，可以是几何对称的。换言之，膜依靠材料结构中的物理不对称特征来确保可靠的存储操作。
单元400包括底部电极402和叠加于底部电极402之上的具有多晶结构的EPVR材料第一层404。EPVR第二层406邻近第一层404，具有纳米晶或非晶结构。例如(已示出)，第二层406可以叠加在第一层404之上。作为选择之一(未示出)，第一层404可以叠加在第二层406上。顶部电极408叠加在EPVR第一和第二层404/406上。单元400可以嵌入到氧化物或其它电绝缘材料410中。
EPVR第一和第二层404/406是诸如CMR、HTSC或钙钛矿金属氧化物材料之类的材料。底部电极402是诸如Pt、TiN、TaN、TiAlN、TaAlN、Ag、Au或Ir的材料。同样地。顶部电极408可以是Pt、TiN、TaN、TiAlN、TaAlN、Ag、Au或Ir。
纳米晶结构理解为多晶结构，其中平均晶粒尺寸在纳米范围内、小于一个纳米，或具有比层404的多晶结构差的晶体结构。EPVR第一层404和EPVR第二层406响应脉冲电场具有可选择的电阻。即，总电阻或复合电阻可是选择的。
在一方面，EPVR第一层404响应第一脉冲电场具有可选择的电阻。在有些方面，响应于施加0.1兆伏每厘米(MV/cm)到0.4MV/cm范围内的负的第一电场，EPVR第一层404具有在100欧姆-10兆欧(Mohoms)范围内可选择的电阻。在其它方面，响应于施加0.1兆伏每厘米(MV/cm)到0.4MV/cm范围内的正的第一电场，EPVR第一层404具有在100欧姆到1000欧姆范围内可选择的电阻。正如此处所使用的，电场方向从与EPVR第二层406接触的电极的透视图确定。如图4A所示，当EPVR第二层与顶部电极接触时，负电场方向是从底部电极到顶部电极。
EPVR第二层406具有响应于第一脉冲电场(正或负)恒定的电阻。即，EPVR第二层406的电阻响应第一脉冲电场而不改变。典型地，E PVR第二层406具有响应于第一脉冲电场变化小于2倍的电阻。在有些方面，第一电场具有小于400纳秒(ns)的脉冲宽度。在其它方面，第一电场具有1ns到400ns范围内的脉冲宽度。
EPVR第一层404具有响应于第二脉冲电场的低电阻区域，其中第二脉冲电场具有大于第一电场的脉冲宽度。注意不管第二电场是正或负，都形成低电阻区域。EPVR第一层404响应于脉冲宽度大于400ns的第二脉冲电场具有低电阻区域。在其它方面，第二电场具有400ns到10微秒(μs)范围内的脉冲宽度。在有些方面，EPVR第一层404响应于0.05MV/cm到0.5MV/cm的第二电场具有低电阻区域。应该明白，如果EPVR第一层404包含高电阻区域，第二脉冲电场从高电阻区域建立低电阻区域。如果EPVR第一层404最初包含低电阻区域，该区域响应于第二脉冲电场保持低电阻。
EPVR第一和第二层404/406响应于第二脉冲电场分别具有小于1000欧姆的电阻。只有具有纳米晶结构的EPVR第二层406响应于第二脉冲电场改变电阻。当EPVR第二层406具有非晶结构时，它响应于第二脉冲电场保持电阻恒定。在本发明的某些情况下，电阻保持恒定的概念可以认为是相对的。例如，当EPVR第二层406具有非晶结构时，响应于第二脉冲电场，它的电阻变化小于2倍。
功能描述
实验数据清楚地表明，结晶良好的Pr0.3Ca0.7MnO3(PCMO)存储电阻器的编程脉冲窗口(programming pulse window)很窄。PCMO为CMR一种材料形式。编程窗口(Programming window)可以从1纳秒到约400ns。对于纳米晶PCMO存储电阻器，编程存储窗口(programming memory window)在400ns到大于10μs的范围内。非晶CMR不表现存储特性。因此，可以制造一种电阻器，其底部具有结晶良好的材料，而在电阻器的上端部分具有非晶材料。在此情况下，电阻器的上端部分不响应窄脉冲编程(写)过程。只有电阻器的下端部分响应窄脉冲，发生存储变化。相似地，可以制造用非晶材料作为电阻器的下端部分，而用晶体材料作为电阻器上端部分的电阻器随机存取存储器(RRAM)存储电阻器。在此情况下，只有电阻器的上端部分呈现存储特性。可以使用纳米晶或差的多晶材料代替非晶材料。只要电阻器的所谓多晶部分是明显更好的结晶，存储器就会工作。
参考图3，通过在高温下淀积存储电阻器CMR材料的下端部分，以及在较低温度下淀积存储电阻器CMR材料的上端部分，可以容易地制造存储单元。
图4A和4B分别表示本发明的存储单元到低电阻和高电阻状态的编程。
图5是表示用于形成不对称晶体结构存储单元的本发明的方法的流程图。虽然为清楚起见，本发明是按照编号步骤顺序描述，但是除非明确指出，否则不能从编号形式推断顺序。应该明白，这些步骤中的一些可以跳过、可以并行进行，或可以不需要保持严格的顺序而进行。本方法从步骤500开始。步骤502形成底部电极。步骤504在底部电极上形成具有多晶结构的电脉冲变化电阻(EPVR)第一层。步骤506在邻近第一层形成具有纳米晶或非晶结构的EPVR第二层。在某些情况下，第二层在第一层上形成。但是，注意在本方法的其它方式中，步骤504可以在步骤506后进行。在步骤504和506形成的EPVR第一和第二层是诸如CMR、HTSC，或钙钛矿金属氧化物材料的材料。
步骤508在EPVR第一和第二层上形成顶部电极。在某些情况下，在步骤508形成的顶部电极和在步骤502形成的底部电极是诸如Pt、TiN、TaN、TiAlN、TaAlN、Ag、Au或Ir的材料。注意顶部和底部电极可以是不同材料。
在本发明的一种方式中，在步骤504中形成具有多晶结构的EPVR第一层包括在高于550℃的温度下用金属有机旋涂(MOD)工艺淀积EPVR第一层。在其它方式中，EPVR第一层在550和700℃之间的温度范围内用MOD工艺淀积。这种情况还包括加热MOD淀积的EPVR第一层以去除溶剂的另一步骤，步骤505(未示出)。然后，在步骤506中，邻近第一层形成EPVR第二层，包括在小于或等于550℃的温度下，在第一层上形成第二层。
在不同的情况下，在步骤504中形成具有多晶结构的EPVR第一层包括在高于400℃的温度下用物理气相沉积(PVD)工艺淀积EPVR第一层。在一个实例中，淀积温度在400和700℃之间的范围内。然后，邻近第一层形成EPVR第二层(步骤506)包括在低于第一层淀积温度至少30℃的温度下用PVD淀积工艺形成第二层。
更一般地，邻近第一层形成EPVR第二层的步骤506包括在小于或等于第一层的淀积温度的温度下形成第二层。
在某些情况下，步骤510施加电场到EPVR第一和第二层。步骤512响应于电场的脉冲宽度，选择性调整EPVR第一和第二层的电阻。更具体地，当步骤510施加第一电压脉冲到EPVR第一和第二层时，在步骤512中响应电压脉冲的脉冲宽度选择性调整EPVR第一和第二层的电阻包括子步骤。步骤512a响应于第一电压脉冲调整EPVR第一层中的电阻。步骤512b响应于第一脉冲电压保持EPVR第二层中的电阻。在某些情况下，EPVR第二层电阻保持在2倍内。
在某些情况下，步骤510施加负的第一电压脉冲到顶部电极。然后，响应于第一电压脉冲调整EPVR第一层的电阻包括响应负的第一电压脉冲在EPVR第一层中建立高电阻区域。在其它情况下，施加电压脉冲到EPVR第一和第二层包括施加正的第一电压脉冲到顶部电极。然后，响应于第一电压脉冲调整EPVR第一层的电阻包括响应于正的第一电压脉冲在EPVR第一层中建立低电阻区域。
本方法的的某些情况包括另一步骤，步骤514，该步骤施加脉冲宽度比第一电压脉冲宽的第二电压脉冲到EPVR第一和第二层。然后，响应于电压脉冲的脉冲宽度选择性调整EPVR第一层和第二层的电阻(步骤512)包括响应于第二电压脉冲在EPVR第一和第二层中建立低电阻状态。
更具体地，响应于第二电压脉冲在EPVR第一层中建立低电阻状态。当在步骤506中形成非晶EPVR第二层时，则步骤512响应于第二电压脉冲，保持非晶EPVR第二层的电阻状态。
在某些情况下，步骤510中施加第一电压脉冲到EPVR第一和第二层包括施加脉冲宽度小于400纳秒(ns)的第一电场。典型地，第一电场具有1ns-400ns范围内的脉冲宽度。
在某些情况下，步骤514中施加第二电压脉冲到EPVR第一和第二层包括施加脉冲宽度大于400ns的第二电场。典型地，第二电场具有400ns-10微秒(μs)范围内的脉冲宽度。
在某些情况下，在步骤510中施加负的第一电压脉冲包括施加0.1兆伏每厘米(MV/cm)到0.4MV/cm范围内的脉冲电场。然后，响应第一电压脉冲(步骤512a)调整EPVR第一层中的电阻包括响应负的第一电压脉冲在100欧姆到10兆欧(Mohms)范围内修改电阻。如上所述，从与EPVR第二层接触的电极的透视图确定电场方向。在某些情况下，步骤510中施加正的第一电压脉冲包括施加0.1兆伏每厘米(MV/cm)到0.4MV/cm范围内的脉冲电场。然后，响应于第一电压脉冲调整EPVR第一层的电阻(步骤512a)包括响应正的第一电压脉冲在100欧姆到1000欧姆范围内调整电阻。
在其它情况下，在步骤514中施加第二电压脉冲包括施加0.05MV/cm到0.5MV/cm范围内的电场。然后，响应于第二电压脉冲(步骤512)在EPVR第一层中建立低电阻状态包括建立电阻小于1000欧姆的EPVR第一层。当步骤506形成非晶EPVR第二层，并施加相同的第二电场时，步骤512保持EPVR第二层中的电阻小于1000欧姆。在其它情况下，非晶EPVR第二层的电阻保持在2倍范围内。
提供了不对称晶体结构存储单元和形成不对称晶体结构存储单元的方法。利用一些实例对本发明进行说明。但是本发明不只限于这些实例。本领域技术人员可以想到本发明的其它变动和实施例。

Claims (46)

1.用于形成不对称晶体结构存储单元的方法，该方法包括：
形成底部电极；
覆在底部电极上形成具有多晶结构的电脉冲变化电阻(EPVR)材料第一层；
邻近第一层形成EPVR第二层，EPVR第二层具有从包括纳米晶体和非晶体的组中选取的结构；以及
覆在EPVR第一和第二层上形成顶部电极。
2.权利要求1的方法，其中，形成具有多晶结构的EPVR第一层包括在高于550℃的温度下，利用金属有机旋涂(MOD)工艺淀积EPVR第一层。
3.权利要求2的方法，其中，在高于550℃的温度下淀积EPVR第一层，包括在550-700℃温度范围内用MOD工艺淀积EPVR第一层。
4.权利要求1的方法，其中，邻近第一层形成EPVR第二层，EPVR第二层具有从包括纳米晶体和非晶体的组中选取的结构，该过程包括在小于或等于第一层的淀积温度的温度下形成第二层。
5.权利要求3的方法，进一步包括：
加热MOD淀积形成的EPVR第一层以去除溶剂；以及
其中，邻近第一层形成EPVR第二层，EPVR第二层具有从包括纳米晶体和非晶体的组中选取的结构，该过程包括在小于或等于550℃的温度下于第一层上形成第二层。
6.权利要求1的方法，进一步包括：
施加电压脉冲到EPVR第一和第二层；以及
响应于脉冲宽度，选择性调整EPVR第一和第二层的电阻。
7.权利要求6的方法，其中施加电压脉冲到EPVR第一和第二层包括施加第一电压脉冲；以及
其中，响应于电压脉冲的脉冲宽度，选择性调整EPVR第一和第二层的电阻包括：
响应于第一电压脉冲，调整EPVR第一层中的电阻；以及
保持EPVR第二层中的电阻.
8.权利要求7的方法，其中，施加电压脉冲到EPVR第一和第二层包括施加负的第一电压脉冲到顶部电极；以及
其中，响应于第一电压脉冲调整EPVR第一层的电阻包括响应于负的第一电压脉冲，在EPVR第一层中建立高电阻区。
9.权利要求7的方法，其中，施加电压脉冲到EPVR第一和第二层包括施加正第一电压脉冲到顶部电极；以及
其中，响应于第一电压脉冲调整EPVR第一层的电阻包括响应于正第一电压脉冲，在EPVR第一层中建立低电阻区。
10.权利要求7的方法，进一步包括：
施加脉冲宽度大于第一电压脉冲的第二电压脉冲到EPVR第一和第二层；以及
其中，响应于电压脉冲的脉冲宽度选择性调整EPVR第一和第二层的电阻包括响应于第二电压脉冲在EPVR第一和第二层中建立低电阻状态。
11.权利要求10的方法，其中，响应于电压脉冲的脉冲宽度选择性调整EPVR第一和第二层的电阻，包括响应于第二电压脉冲在EPVR第一层中建立低电阻状态。
12.权利要求11的方法，其中，邻近第一层形成具有从包括纳米晶体和非晶体的组中选取的结构的EPVR第二层包括形成非晶结构；以及
其中，响应于电压脉冲的脉冲宽度选择性调整EPVR第一和第二层的电阻包括响应第二电压脉冲，保持非晶EPVR第二层的电阻状态。
13.权利要求7的方法，其中，施加第一电压脉冲到EPVR第一和第二层包括施加脉冲宽度小于400纳秒(ns)的第一电场。
14.权利要求13的方法，其中，施加脉冲宽度小于400纳秒的第一电场包括使用1ns到400ns范围内的脉冲宽度。
15.权利要求10的方法，其中，施加第二电压脉冲到EPVR第一和第二层包括施加脉冲宽度大于400纳秒的第二电场。
16.权利要求15的方法，其中，施加脉冲宽度大于400纳秒的第二电场包括使用400ns到10微秒(μs)范围内的脉冲宽度。
17.权利要求8的方法，其中，施加负的第一电压脉冲包括施加0.1兆伏每厘米(MV/cm)到0.4MV/cm范围内的脉冲电场；以及
其中，响应第一电压脉冲调整EPVR第一层的电阻包括响应负的第一电压脉冲，在100欧姆到10兆欧(Mohms)范围内调整电阻。
18.权利要求11的方法，其中，施加第二电压脉冲包括施加0.05MV/cm到0.5MV/cm范围内的电场；以及
其中，响应第二电压脉冲在EPVR第一层中建立低电阻状态包括建立电阻小于1000欧姆的EPVR第一层。
19.权利要求12的方法，其中，施加第二电压脉冲包括施加0.05MV/cm到0.5MV/cm范围内的电场；以及
其中，保持EPVR第二层中的电阻包括保持EPVR第二层中的电阻小于1000欧姆。
20.权利要求7的方法，其中响应第一电压脉冲保持EPVR第二层的电阻状态包括保持电阻在2倍内。
21.权利要求12的方法，其中响应第二电压脉冲保持非晶EPVR第二层的电阻状态包括保持该电阻在2倍内。
22.权利要求1的方法，其中，形成EPVR第一层和EPVR第二层包括使用选自材料组的材料，该材料组包括超大磁致电阻(CMR)、高温超导体(HTSC)和钙钛矿金属氧化物材料。
23.权利要求1的方法，其中，形成具有多晶结构的EPVR第一层包括在高于400℃的温度下用物理气相沉积(PVD)工艺淀积EPVR第一层。
24.权利要求23的方法，其中，在高于400℃的温度下淀积EPVR第一层包括在400和700℃之间范围内的温度下用PVD工艺淀积EPVR第一层。
25.权利要求23的方法，其中，邻近第一层形成具有从包括纳米晶体和非晶体的组中选取的结构的EPVR第二层，包括在低于第一层淀积温度至少30℃的温度下用PVD淀积工艺形成第二层。
26.权利要求1的方法，其中，形成底部电极包括用选自包括Pt、TiN、TaN、TiAlN、TaAlN、Ag、Au和Ir的材料组的材料形成底部电极，
其中形成顶部电极包括用选自包括Pt、TiN、TaN、TiAlN、TaAlN、Ag、Au和Ir的材料组的材料形成顶部电极。
27.权利要求7的方法，其中，施加电压脉冲到EPVR第一和第二层包括施加正第一电压脉冲到顶部电极；以及
其中，响应第一电压脉冲调整EPVR第一层的电阻包括响应正第一电压脉冲，在EPVR第一层中建立低电阻区。
28.权利要求27的方法，其中，施加正第一电压脉冲包括施加0.1兆伏每厘米(MV/cm)到0.4MV/cm范围内的脉冲电场；以及
其中，响应第一电压脉冲调整EPVR第一层中的电阻包括响应正第一电压脉冲，在100欧姆-1000欧姆范围内调整电阻。
29.一种不对称晶体结构存储单元，该单元包括：
底部电极；
覆在底部电极上的具有多晶结构的电脉冲变化电阻(EPVR)材料第一层；
邻近第一层的EPVR第二层，它具有选自包含纳米晶体和非晶体的组的结构；以及
叠加在EPVR第一和第二层上的顶部电极。
30.权利要求29的存储单元，其中，EPVR第一和第二层具有响应于脉冲电场可选择的电阻。
31.权利要求30的存储单元，其中，EPVR第一层具有响应于第一脉冲电场可选择的电阻。
32.权利要求31的存储单元，其中，EPVR第二层具有响应于第一脉冲电场恒定的电阻。
33.权利要求32的存储单元，其中，EPVR第一和第二层具有响应于第二脉冲电场的低电阻区域，第二脉冲电场具有大于第一电场的脉冲宽度。
34.权利要求33的存储单元，其中EPVR第二层具有非晶结构，以及响应第二脉冲电场保持恒定的电阻。
35.权利要求34的存储单元，其中EPVR第一层具有响应于第一电场的可选择电阻，第一电场具有小于400纳秒(ns)的脉冲宽度。
36.权利要求35的存储单元，其中EPVR第一层具有响应于第一电场的可选择电阻，第一电场具有1ns到400ns范围内的脉冲宽度。
37.权利要求33的存储单元，其中EPVR第一层具有响应于第二电场的低电阻区域，第二电场具有大于400ns的脉冲宽度。
38.权利要求37的存储单元，其中EPVR第一层具有响应于第二电场的低电阻区域，第二电场具有400ns到10微秒(μs)的脉冲宽度。
39.权利要求33的存储单元，其中，EPVR第一层具有响应于第二电场的低电阻区域，第二电场在0.05MV/cm到0.5MV/cm范围内。
40.权利要求31的存储单元，其中，响应于施加0.1兆伏每厘米(MV/cm)到0.4MV/cm范围内的负的第一电场，EPVR第一层具有在100欧姆到10兆欧(Mohoms)范围内可选择的电阻。
41.权利要求32的存储单元，其中，响应于第一脉冲电场，EPVR第二层具有变化小于2倍的电阻。
42.权利要求34的存储单元，其中，EPVR第二层具有非晶结构，响应于第二脉冲电场，它具有变化小于2倍的电阻。
43.权利要求29的存储单元，其中，EPVR第一和第二层是选自包括超大磁致电阻(CMR)、高温超导体(HTSC)或钙钛矿金属氧化物材料的材料组的材料。
44.权利要求29的存储单元，其中，底部电极是选自包括Pt、TiN、TaN、TiAlN、TaAlN、Ag、Au和Ir的材料组的材料；以及
其中顶部电极是选自包括Pt、TiN、TaN、TiAlN、TaAlN、Ag、Au和Ir的材料组的材料。
45.权利要求33的存储单元，其中，EPVR第一和第二层响应于第二脉冲电场，分别具有电阻小于1000欧姆的低电阻区域。
46.权利要求31的存储单元，其中，响应于施加0.1兆伏每厘米(MV/cm)到0.4MV/cm范围内的正的第一电场，EPVR第一层具有在100欧姆-1000欧姆范围内可选择的电阻。
CNA2004100457140A 2003-05-21 2004-05-21 不对称晶体结构存储单元 Pending CN1574288A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/442749 2003-05-21
US10/442,749 US6927120B2 (en) 2003-05-21 2003-05-21 Method for forming an asymmetric crystalline structure memory cell

Publications (1)

Publication Number Publication Date
CN1574288A true CN1574288A (zh) 2005-02-02

Family

ID=33450276

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100457140A Pending CN1574288A (zh) 2003-05-21 2004-05-21 不对称晶体结构存储单元

Country Status (7)

Country Link
US (2) US6927120B2 (zh)
EP (1) EP1511085B1 (zh)
JP (1) JP4784960B2 (zh)
KR (1) KR100731936B1 (zh)
CN (1) CN1574288A (zh)
DE (1) DE602004031182D1 (zh)
TW (1) TWI270206B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022017137A1 (zh) * 2020-07-20 2022-01-27 厦门半导体工业技术研发有限公司 半导体器件和半导体器件的制造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5651855A (en) * 1992-07-28 1997-07-29 Micron Technology, Inc. Method of making self aligned contacts to silicon substrates during the manufacture of integrated circuits
US6965137B2 (en) * 2002-08-02 2005-11-15 Unity Semiconductor Corporation Multi-layer conductive memory device
US7042035B2 (en) * 2002-08-02 2006-05-09 Unity Semiconductor Corporation Memory array with high temperature wiring
US7009235B2 (en) * 2003-11-10 2006-03-07 Unity Semiconductor Corporation Conductive memory stack with non-uniform width
US7326979B2 (en) * 2002-08-02 2008-02-05 Unity Semiconductor Corporation Resistive memory device with a treated interface
US7402456B2 (en) * 2004-04-23 2008-07-22 Sharp Laboratories Of America, Inc. PCMO thin film with memory resistance properties
US7235407B2 (en) * 2004-05-27 2007-06-26 Sharp Laboratories Of America, Inc. System and method for forming a bipolar switching PCMO film
US7029982B1 (en) * 2004-10-21 2006-04-18 Sharp Laboratories Of America, Inc. Method of affecting RRAM characteristics by doping PCMO thin films
JP2008060091A (ja) * 2005-01-14 2008-03-13 Matsushita Electric Ind Co Ltd 抵抗変化素子
DE102005035445B4 (de) * 2005-07-28 2007-09-27 Qimonda Ag Nichtflüchtige, resistive Speicherzelle auf der Basis von Metalloxid-Nanopartikeln sowie Verfahren zu deren Herstellung und entsprechende Speicherzellenanordnung
KR100657966B1 (ko) 2005-08-11 2006-12-14 삼성전자주식회사 리셋 전류 안정화를 위한 메모리 소자의 제조 방법
TWI394300B (zh) * 2007-10-24 2013-04-21 Advanced Optoelectronic Tech 光電元件之封裝結構及其製造方法
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7407858B2 (en) * 2006-04-11 2008-08-05 Sharp Laboratories Of America, Inc. Resistance random access memory devices and method of fabrication
JP2008021750A (ja) * 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ
US8454810B2 (en) 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7807995B2 (en) 2006-07-27 2010-10-05 Panasonic Corporation Nonvolatile semiconductor memory apparatus and manufacturing method thereof
CN101501849B (zh) 2006-08-25 2011-01-12 松下电器产业株式会社 存储元件、存储器装置和半导体集成电路
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition
JP4373486B2 (ja) 2006-10-16 2009-11-25 パナソニック株式会社 不揮発性記憶素子アレイおよびその製造方法
EP2077580B1 (en) 2006-11-17 2011-11-30 Panasonic Corporation Nonvolatile memory element, nonvolatile memory device, nonvolatile semiconductor device, and method for manufacturing nonvolatile memory element
US8058636B2 (en) 2007-03-29 2011-11-15 Panasonic Corporation Variable resistance nonvolatile memory apparatus
WO2008146461A1 (ja) 2007-05-18 2008-12-04 Panasonic Corporation 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4253038B2 (ja) 2007-06-05 2009-04-08 パナソニック株式会社 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
CN101828262B (zh) * 2007-10-15 2012-06-06 松下电器产业株式会社 非易失性存储元件和使用该非易失性存储元件的非易失性半导体装置
JP4469023B2 (ja) 2008-07-11 2010-05-26 パナソニック株式会社 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
CN102017145B (zh) 2008-12-04 2012-08-01 松下电器产业株式会社 非易失性存储元件以及非易失性存储装置
WO2010082928A1 (en) * 2009-01-15 2010-07-22 Hewlett-Packard Development Company, L.P. Silicon-based memristive device
WO2010087211A1 (ja) 2009-02-02 2010-08-05 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
KR101094390B1 (ko) * 2009-04-13 2011-12-15 주식회사 하이닉스반도체 저항성 메모리 장치 및 그 제조방법
US8227783B2 (en) * 2009-07-13 2012-07-24 Seagate Technology Llc Non-volatile resistive sense memory with praseodymium calcium manganese oxide
US8901527B2 (en) 2010-07-02 2014-12-02 Nanya Technology Corp. Resistive random access memory structure with tri-layer resistive stack

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4272562A (en) * 1979-06-19 1981-06-09 Harris Corporation Method of fabricating amorphous memory devices of reduced first fire threshold voltage
JPH04272562A (ja) * 1991-02-25 1992-09-29 Toyota Motor Corp 自動変速機におけるオイルポンプの配列構造
JP3989027B2 (ja) * 1994-07-12 2007-10-10 テキサス インスツルメンツ インコーポレイテツド キャパシタ及びその製造方法
JP3012785B2 (ja) * 1995-07-14 2000-02-28 松下電子工業株式会社 容量素子
JP3030333B2 (ja) * 1997-03-14 2000-04-10 工業技術院長 電流及び電場誘起相転移を用いたスイッチング素子及びメモリー素子
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
CN1191635C (zh) * 1999-02-17 2005-03-02 国际商业机器公司 用于存储信息的微电子器件及其方法
US6531371B2 (en) * 2001-06-28 2003-03-11 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory
US7011978B2 (en) * 2001-08-17 2006-03-14 Micron Technology, Inc. Methods of forming capacitor constructions comprising perovskite-type dielectric materials with different amount of crystallinity regions
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
US6534326B1 (en) * 2002-03-13 2003-03-18 Sharp Laboratories Of America, Inc. Method of minimizing leakage current and improving breakdown voltage of polycrystalline memory thin films

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022017137A1 (zh) * 2020-07-20 2022-01-27 厦门半导体工业技术研发有限公司 半导体器件和半导体器件的制造方法

Also Published As

Publication number Publication date
EP1511085A3 (en) 2006-03-22
US20050207265A1 (en) 2005-09-22
EP1511085B1 (en) 2011-01-26
JP4784960B2 (ja) 2011-10-05
TWI270206B (en) 2007-01-01
KR20040101035A (ko) 2004-12-02
US6927120B2 (en) 2005-08-09
US20040235247A1 (en) 2004-11-25
TW200518331A (en) 2005-06-01
EP1511085A2 (en) 2005-03-02
DE602004031182D1 (de) 2011-03-10
KR100731936B1 (ko) 2007-06-25
JP2004349689A (ja) 2004-12-09
US7214583B2 (en) 2007-05-08

Similar Documents

Publication Publication Date Title
CN1574288A (zh) 不对称晶体结构存储单元
CN100340010C (zh) 非对称区域存储单元及其形成和使用方法
US7998804B2 (en) Nonvolatile memory device including nano dot and method of fabricating the same
US7148533B2 (en) Memory resistance film with controlled oxygen content
US7821809B2 (en) Nonvolatile memory device and method including resistor and transistor
US8289751B2 (en) Non-volatile memory cell with programmable unipolar switching element
US7968419B2 (en) Back-to-back metal/semiconductor/metal (MSM) Schottky diode
US8009454B2 (en) Resistance random access memory device and a method of manufacturing the same
US7935953B2 (en) Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same
US20080062740A1 (en) Methods of programming a resistive memory device
KR20040051614A (ko) 강유전성 또는 일렉트릿 메모리 회로
US20210257409A1 (en) Nonvolatile memory device having resistance change layer and method of operating the same
US6927074B2 (en) Asymmetric memory cell
KR102497052B1 (ko) 할라이드 페로브스카이트를 포함하는 저항 스위칭 메모리 소자 및 그 제조 방법
WO2022241139A1 (en) Resistive random-access memory devices with engineered electronic defects and methods for making the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication