CN1574101A - 集成电路中降低存储器失效之方法 - Google Patents

Abstract

存储器可靠性由使用冗余修复可由ECC侦测的错误而被改良。在一具体实施例中，冗余修复无法由ECC修正的错误。冗余可利用电子熔丝的使用，在包含该存储器的IC被封装后激活修复。冗余亦可在该IC的封装前被执行。

Description

集成电路中降低存储器失效之方法

技术领域

本发明系普遍关于集成电路(ICs)，更特别是，本发明系关于改良存储器可靠性。

背景技术

非易失性存储器单元，如铁电存储器单元，被用于半导体存储器装置。此种铁电存储器单元利用铁电金属氧化物陶瓷材料，如锆钛酸铅(PZT)的使用，其它形式的铁电材料，如锶-铋-钽酸盐(SBT)或铅-镧-锆-钛酸盐(PLZT)亦可被使用。第1图显示具晶体管130及铁电电容器140的铁电存储器单元105。电容器电极142被耦合至图版线路170且依据耦合至该晶体管栅极的字线150的状态(活性或非活性)，另一电容器电极141被耦合至选择性地耦合或自位线160去耦合该电容器的晶体管。许多存储器单元由字线、位线及图版线路相互连接。支持线路被提供以促使至该存储器单元的存取。

该铁电存储器储存信息于该电容器做为残留极化，储存于该存储器单元的逻辑值依据该铁电电容器的偏极化而定。为改变电容器的偏极化，大于切换电压(矫顽电压)的电压必须越过其电极被施用。该铁电电容器的优点为在电力被移除后，其仍保持其偏极化状态，产生非易失性存储器单元。

该存储器单元可由如处理器存取以取得信息(如数据字)，该数据字的宽度依据存储器架构而定，例如，该字的宽度可等于4位，其它数据字的长度亦为可用的。当数据字被存取时，错误可能发生。例如，1位的数据字可因为缺陷存储器单元而为错误的。为避免或减少因缺陷存储器单元而造成的系统失效之机率，错误修正码(ECC)或技术被使用。ECC技术侦测及修正，若可能，在该数据字的错误。在该数据字中可被修正的错误位之数目依据所使用的错误修正技术而定。

如所见，ECC可藉由修正在该数据字的错误而加强操作可靠性。然而，于在该数据字的错误数目超过特定ECC的能力时，系统失效会发生。例如，对能够修复一位的ECC，在经存取数据字内的第二失效位会导致整体失效。

由先前讨论，希望避免或降低因在ICs的存储器错误所引起的失效。

发明内容

本发明系关于改良存储器可靠性，更特定言之，本发明系关于使用错误修正及冗余改良存储器可靠性。在一具体实施例中，改良存储器可靠性的方法包括取得来自存储器的数据字。错误修正码被使用以决定该数据字是否包含任何错误。若该数据字包含错误，存储器冗余被使用以修复至少对应于该错误的存储器单元。在一具体实施例中，冗余被使用若该数据字包含无法由错误修正码修正的错误。

附图说明

第1图显示一种铁电存储器单元；

第2图显示一组以串联架构排列的铁电存储器单元；

第3图显示根据本发明一具体实施例的冗余区块；及

第4图显示根据本发明一具体实施例降低存储器失效的方法。

具体实施方式

本发明系关于降低存储器失效，本发明可应用于如各种形式的处理系统。一种系统可包括如存取一或更多存储器ICs的处理器。或者，该处理器及该存储器阵列可被整合为单一IC，如在芯片上系统(SOC)。在一具体实施例中，存储器阵列可包括易失性存储器单元或非易失性存储器单元。

在一具体实施例中，存储器阵列包括非易失性存储器单元。其它形式的存储器单元亦为有用的。较佳为，该非易失性存储器单元为铁电存储器单元，例如叙述于第1图的铁电存储器单元。该存储器单元可以折叠或开启位线架构被排列，其它形式的存储器架构，如串联架构，亦为可用的。串联架构被叙述于如标题为”半导体存储器装置及装设他们的各种系统”的美国专利，美国专利号码第5,903,492号，申请于六月十日，1997，其被并入本文做为参考。

参考第2图，一组203存储器单元205以串联架构排列，该组的存储器单元，每一包括平行地耦合至电容器240的晶体管230，串联耦合。组的一端209系经由如选择晶体管238耦合至位线250，且另一端208系耦合至图版线路270，该晶体管的栅极系耦合至个别字线。

为形成阵列，许多单元组由字线、位线及图版线相互连接。该阵列可被区分为区块或子阵列，该位线系耦合至感应放大器电路以促进存储器存取(如读取及写入)。一般，一对位线可被耦合至感应放大器，形成在阵列的行。该阵列可被构形以输出等于数据字的位数目，其它阵列架构或结构亦为可用的。

如前所述，ECC被使用以藉由修正在经取得数据字所侦知的错误而加强存储器的可靠性。然而，当ECC的能力被超过时(如在该数据字的错误位数目超过可由ECC修正的错误位数目)，失效会发生。同位位可被使用以决定何时ECC能力会被超过。决定何时ECC能力会被超过的其它技术亦可被使用。根据本发明一具体实施例，ECC能力由使用冗余被增加以修复缺陷存储器单元。

在本发明的一具体实施例中，一种冗余单元被提供于如IC，该冗余单元较佳为伴随着存储器阵列。对阵列被区分为区块的存储器架构，该冗余单元可被使用以修复在所有区块的缺陷。或者，冗余单元可伴随着每一区块或一些区块。对存储器ICs，较佳为每一IC包括其自己的冗余单元。在系统位准提供冗余亦为有用的。该冗余单元修复在对应于由ECC所辨识的错误之地址的缺陷存储器单元。较佳为，该冗余单元修复在对应于由ECC辨识但无法由ECC修正的错误之地址的缺陷存储器单元。缺陷存储器单元的修复可在该IC的封装前或后达到。

第3图显示根据本发明一具体实施例用于冗余的冗余区块304。如所示，该冗余区块包括至少一冗余组件320，较佳为，该冗余单元包括许多冗余组件320a-h。冗余组件的数目依据如设计规格书及要求而定，典型言之，冗余组件的数目为约存储器尺寸的4-6％，其它数目的冗余组件亦为可用的。较佳为，该冗余组件的数目被选择以符合设计规格书或要求。冗余组件可包括许多存储器单元以用于列及/或行冗余，该冗余组件的存储器单元较佳为与意欲被取代的那些存储器单元为相同形式的(如与主阵列相同形式的存储器单元)。该冗余组件的间隔尺寸可被选择以容纳设计需求，例如，冗余组件可被设计以取代一组列、行、或单元。该冗余组件亦可被设计以取代单一存储器单元。

典型言之，该存储器阵列被分为对应于该冗余组件的存储器组件。当缺陷发生于存储器组件时，其以冗余组件取代。每一冗余组件伴随着熔丝组330的熔丝区块332，如此处所使用，冗余组件及伴随的熔丝区块被称为”冗余单元”。该熔丝区块包括许多熔丝以促进冗余，促进冗余的熔丝之使用被叙述如泰勒等的IEEE JSSC，卷sc-20，第5期(十月，1985)，其被并入本文做为参考。该熔丝以要由该冗余组件取代的缺陷存储器组件之地址程序化。

第4图显示根据本发明一具体实施例降低存储器失效的方法。在一具体实施例中，在步骤410，要求器起始至该存储器阵列的读取操作，该要求器例如包括执行所欲方法的处理器，该方法为如一种在该处理器正常操作期间所执行的方法。或者，该方法可为使用内建自行测试模块所执行的自行测试。其它形式的方法，如在开车或在测试模式期间所执行的自行测试亦为有用的。该要求器及存储器阵列可被整合成为单一芯片，如SOC。或者，该要求器及存储器阵列可由总线相互连接，它们可被置于相同或不同电路板上，其它形式的排列亦为有用的。

当读取被起始时，读取地址被产生，该读取地址由如伴随存储器阵列的支持线路被译码。对应于该经译码读取地址的数据字被自该存储器阵列输出。在步骤420，该读取数据使用ECC技术被检查以决定错误是否发生，该错误可由如伴随该读取地址的一或更多缺陷存储器单元而引起。在一具体实施例中，该ECC由ECC模块执行。该ECC模块为如该支持线路的一部份或是该存储器阵列或存储器IC的函数，为方法或处理系统一部份的ECC模块亦为有用的。

在一具体实施例中，该ECC包括汉明码。其它ECC技术，如Reed-Solomon或Viterbi码亦为有用的。该ECC的错误修正能力系依据所使用ECC的特定形式而定，例如，该ECC可被设计以修正在数据字的单一位错误。实施可修正双位或其它数目的位错误之ECC亦为有用的。该ECC可在硬件、软件、或二者的组合被实施。

当该ECC未侦测到任何错误时，在步骤490该读取数据被提供至该要求器，在另一方面，若错误被侦测(如同位位被设定)，在步骤440，ECC决定是否该错误可被修正，若在数据字的错误可被修正，其被ECC修正，经修正数据字接着被提供至如该要求器。

在该错误无法由ECC修正的情况下，在步骤460，该要求器检查该冗余区块是否冗余组件被提供以修复伴随该读取地址的缺陷单元或一些缺陷单元。检查该冗余区块可由起始逻辑或电路(其决定冗余组件的可用性)达到，若没有任何冗余组件被提供，在步骤480系统失效会被显示。

在另一方面，若冗余组件被提供，在步骤470该缺陷单元以冗余组件或一些组件取代，用于提供冗余以修复该缺陷单元的的各种技术可被使用，如行冗余可被使用以取代该缺陷字。或者，逐位的取代亦为可用的。在该缺陷字或单元被成功地取代后，该系统在步骤474被重新设定及在步骤476重新开始操作。由此，由使用冗余，ECC可被加强以避免系统失效。

在另一具体实施例中，修复缺陷存储器单元亦可被执行，即使该错误为可修正的，较佳为，该可修正错误不为间断性的错误(如由阿尔发-微粒引起)而是永久错误(如由缺陷存储器单元所引起)，永久错误可由如追踪错误地址被决定。若错误一致地发生在特定地址，此显示该错误系由缺陷单元引起。修正可修正错误为有利的因为伴随错误修正的间接负担可被避免，由此改良性能。然而，此可能需要较大数目的冗余组件之使用，此会增加芯片尺寸。

如所叙述，ECC及冗余的使用可降低在该IC被封装后的存储器失效，在封装IC后，为促进冗余，电子熔丝被使用，各种形式的电子熔丝可被使用，例如，由铁电或非易失性存储器单元所形成的电子熔丝为有用的。较佳为，若非易失性存储器单元被用于阵列，该熔丝由相同形式的非易失性存储器单元形成。其它形式的电子熔丝，如反熔丝，亦为可用的。或者，包括电子及雷射形式熔丝的混合形式熔丝区块可被使用。此种混合熔丝被叙述于如标题为”经改良铁电存储器架构”的美国专利申请案，USSN 10/065,125，申请于九月十九日，2002，其被并入本文做为参考。

修复缺陷存储器单元亦可在晶片位准(如在封装前)使用第4图所叙述方法被执行，例如，在封装前该存储器阵列可以ECC测试，测试可使用如测试机被达到。该ECC应具较用于正常操作的ECC相同或较低的能力。较佳为，用于晶片测试的ECC应为与于正常操作所使用的相同。当在封装前修复缺陷存储器单元，雷射熔丝可被用于程序化该冗余组件。电子、混合、或电子、混合、及/或雷射熔丝的组合亦为有用的。

在另一具体实施例中，修复可在晶片位准及在封装后被执行，该冗余区块可包括雷射、电子及/或混合熔丝的组合。

虽然本发明已参考各种具体实施例被特别地表示及叙述，熟知本技艺者应了解修改及变化可对本发明被进行而不偏离其精神及范围。所以本申请案范围不应以参考以上叙述被决定而是应参考所附权利要求及其相当的完整范围决定。

Claims (28)

1.一种降低存储器失效的方法，其包括：

取得来自对应于存储器地址的存储器的信息之数据字；

使用错误修正码决定该数据字是否包含任何错误；及

使用存储器冗余修复至少对应于在数据字的错误之存储器单元。

2.根据权利要求第1项的方法，其中该存储器包括铁电存储器单元。

3.根据权利要求第2项的方法，其中若错误修正无法修正在数据字的错误，修复被执行。

4.根据权利要求第1项的方法，其中该存储器包括以折叠位线、开启位线、开启折叠位线、或串联架构被排列的存储器单元。

5.根据权利要求第4项的方法，其中若错误修正无法修正在该数据字的错误，修复被执行。

6.根据权利要求第3项的方法，其中该存储器包括铁电存储器单元。

7.根据权利要求第6项的方法，其中若错误修正无法修正在该数据字的错误，修复被执行。

8.根据权利要求第1项的方法，其中若错误修正无法修正在该数据字的错误，修复被执行。

9.根据权利要求第1项的方法，其中取得该数据字包括读取操作。

10.根据权利要求第9项的方法，其中该冗余包含冗余区块，其包括至少一冗余单元，冗余单元具伴随一熔丝区块的存储器之冗余组件，该熔丝区块包括熔丝以程序化伴随错误的地址。

11.根据权利要求第10项的方法，其中该熔丝区块包括电子熔丝。

12.根据权利要求第11项的方法，其中该电子熔丝包括铁电存储器单元。

13.根据权利要求第9项的方法，其中该熔丝区块包括具由电子熔丝组成的第一子熔丝区块及由雷射可熔断熔丝组成的第二子熔丝区块之混合熔丝区块。

14.根据权利要求第13项的方法，其中该电子熔丝包括铁电存储器单元。

15.根据权利要求第9项的方法，其中该熔丝区块包括雷射可熔断熔丝。

16.根据权利要求第9项的方法，其中取得该数据字包括在封装包含该存储器的集成电路前测试存储器。

17.根据权利要求第16项的方法，其中该冗余包含冗余区块，其包括至少一冗余单元，冗余单元具伴随熔丝区块的存储器之冗余组件，该熔丝区块包括熔丝以程序化伴随错误的地址。

18.根据权利要求第17项的方法，其中该熔丝区块包括电子熔丝。

19.根据权利要求第18项的方法，其中该电子熔丝包括铁电存储器单元。

20.根据权利要求第16项的方法，其中该熔丝区块包括混合熔丝区块，其具由电子熔丝组成的第一子熔丝区块及由雷射可熔断熔丝组成的第二子熔丝区块。

21.根据权利要求第17项的方法，其中该电子熔丝包括铁电存储器单元。

22.根据权利要求第16项的方法，其中该熔丝区块包括雷射可熔断熔丝。

23.根据权利要求第9项的方法，其中取得该数据字包括在包含该存储器的集成电路正常操作期间的读取操作。

24.根据权利要求第23项的方法，其中该冗余包含冗余区块，其包括至少一冗余单元，冗余单元具伴随熔丝区块的存储器之冗余组件，该熔丝区块包括熔丝以程序化伴随错误的地址。

25.根据权利要求第24项的方法，其中该熔丝区块包括电子熔丝。

26.根据权利要求第25项的方法，其中该电子熔丝包括铁电存储器单元。

27.根据权利要求第24项的方法，其中该熔丝区块包括混合熔丝区块，其具由电子熔丝组成的第一子熔丝区块及由雷射可熔断熔丝组成的第二子熔丝区块。

28.根据权利要求第27项的方法，其中该电子熔丝包括铁电存储器单元。

Images