CN1568497A - 显示设备 - Google Patents

Abstract

在本发明中，当执行通过时钟驱动方法的水平驱动时，有可能实现完全的不重叠采样，并抑制纵向条纹和伪影的产生。水平驱动电路(17)包括移位寄存器，用于执行和第一时钟信号HCK同步的移位操作并从每个移位阶连续输出移位脉冲；第一开关组，用于响应所述移位脉冲提取第二时钟信号DCK；和第二开关组，用于响应由第一开关组的开关所提取的第二时钟信号DCK，对输入视频信号连续采样，并把其提供给每个信号线(12)。在面板(33)外布置外部时钟产生电路(18)，并从外部提供第二时钟信号DCK。在面板(33)内形成内部时钟产生电路(19)，并且根据第二时钟信号DCK向水平驱动电路(17)提供第一时钟信号HCK。

Description

显示设备

技术领域

本发明涉及一种显示设备，尤其涉及一种基于在其水平驱动电路中采用时钟驱动方法的点顺序驱动系统的有源矩阵类型显示设备。本发明还涉及点顺序(dot sequential)驱动类型有源矩阵显示设备，其中时钟驱动方法被应用于其分割式采样保持系统的水平驱动电路。

背景技术

在诸如，例如使用液晶单元作为像素显示元件(光电元件)的有源矩阵类型显示设备中，已知有一种采用例如时钟驱动方法结构的点顺序驱动类型水平驱动电路。图19示出了基于时钟驱动方法的这样一个水平驱动电路的传统例子。在图19的结构中，水平驱动电路100包括移位寄存器101、时钟提取开关组102和采样开关组103。

移位寄存器101由n个移位阶(stage)(移动阶)组成，并且响应一个输入水平启动脉冲HST，执行和相位互逆的水平时钟信号HCK和HCKX同步的移位操作。从而，如图20的时序图所示，在移位寄存器101的各个移位阶，存在顺序输出的移位脉冲Vs1到Vsn，所述脉冲的宽度分别等于水平时钟信号HCK和HCKX的各自周期。这些移位脉冲Vs1到Vsn被分别提供给时钟提取开关组102的开关102-1到102-n。

时钟提取开关组102的开关102-1到102-n的每个的一端交替连接到分别输入水平时钟信号HCK和HCKX的时钟线104-1和104-2。响应从移位寄存器101的各个移位阶递送的移位脉冲Vs1到Vsn，开关102-1到102-n被顺序接通，借此顺序提取水平时钟信号HCK和HCKX。被提取的时钟信号因此被作为采样脉冲Vh1到Vhn被分别提供给采样开关组103的开关103-1到103-n。

采样开关组103的开关103-1到103-n的每个的一端连接到用于通过其传输视频信号Video的视频线105。响应经由时钟提取开关组102的开关102-1到102-n顺序提取和递送的采样脉冲Vh1到Vhn，开关103-1到103-n被顺序接通，借此对视频信号Video采样并随后把采样的信号提供给像素阵列(未示出)的信号线106-1到106-n。

在如上所述的传统例子的时钟驱动系统的水平驱动电路100中，在经由时钟提取开关组102的开关102-1到102-n通过对水平时钟信号HCK和HCKX的提取的传输以把这些被提取的信号作为采样脉冲Vh1到Vhn递送给采样开关组103的各个开关103-1到103-n的处理中，由于接线的阻值、寄生电容等，脉冲在某种程度上被延时。

这种在传输处理中导致的脉冲延时使得采样脉冲Vh1到Vhn的波形变平滑。因此，对于例如二阶采样脉冲Vh2，如图21的时序图中特别明显示出的，在二阶采样脉冲Vh2和每个在先的一阶采样脉冲Vh1和随后的三阶采样脉冲Vh3之间产生一个波形的重叠。

通常，由于与信号线106-1到106-n的电势的关系，在采样开关组103的每个开关103-1到103-n都被接通时，如图21所示，在视频线105上叠加一个充电/放电噪声。

在这种情况况下，如果存在采样脉冲Vh2和所述的在先或随后阶的脉冲之间的重叠，则从接通三阶采样开关103-3产生的充电/放电噪声在采样脉冲Vh2的二阶采样时刻被采样。

在采样脉冲Vh1到Vhn转到“L”电平时，采样开关103-1到103-n采样并保持视频线106的电势。

在这时，叠加在视频线105上的充电/放电噪声是变动的，并且把采样脉冲Vh1到Vhn调谐到“L”电平的定时也是变动的，从而通过采样开关103-1到103-n所获得的采样电势也是因此变动的。结果，这种采样电势的变动在显示屏幕上显示为竖条，最终导致图像质量的下降。

同时在点顺序驱动系统的有源矩阵类型液晶显示设备中，随着为获得更高的分辨率引起的特别是水平像素数量的增加，对于整体的像素来说，很难保证足够的采样时间来顺序采样在一个有限的水平有效间隔之间的一个路径的输入视频信号Video。因此，为了保证足够的采样时间，如图22所示，采用了这样一种方法，视频信号被通过m条路径平行输入(m是大于2的整数)，其中为作为一个单元的m个像素提供了m个采样开关，并且响应一个采样脉冲，通过同时驱动m个采样开关，作为一个单元的m个像素被顺序写入。

现在考虑一种显示一条宽度小于单元像素的数量m的黑线的情况。当显示这样一条黑线时，具有图23(A)中的波形输入视频信号Video，其中黑电平部分的形状像一个脉冲，并且其脉冲宽度等于采样脉冲(B)的脉冲宽度。最理想的情况是这样的脉冲形状的视频信号Video具有一个矩形的波形，但是由于在用于传输视频信号Video的视频线的接线电阻、寄生电容等，所述脉冲波形的前沿和后沿在某种程度上被变平滑成如图23(C)中所示(视频信号Video′)。

如果响应采样脉冲Vh1到Vhn，具有这种变平滑的前沿和后沿的脉冲形状的视频信号Video′被采样保持，这将引起下列错误，对于其基本上将要由第K阶采样脉冲Vhk采样保持的脉冲形状的视频信号Video′来说，那里的前沿实际上要由前一阶采样脉冲Vhk-1采样保持，或者那里的后沿要由后一阶采样脉冲Vhk+1采样保持。结果，产生了伪影。这里，伪影表示不期望的由于复制对于正常图像的偏离所引起的令人不快的图像。

视频信号Video′(此后被直接称为视频信号Video)对于采样脉冲Vhk的相位关系可以在如图24所示的S/H＝0到5的6个步骤中通过调整在电路中的视频信号Video的时间基准上的采样保持位置而被改变，所述电路处理视频信号Video。

现在对于相对依存于采样保持操作的伪影发生给出说明。首先，考虑S/H＝1的一种状况，图25示出了当S/H＝1时在视频信号Video和采样脉冲Vhk-1、Vhk和Vhk+1之间的相位关系，还示出了在信号线上的电势变化。当S/H＝1，由采样脉冲Vhk对脉冲形状的视频信号Video进行采样保持，从而黑信号被写入第k阶的信号线并且显示一黑线。

然而，同时，由于视频信号Video的黑信号部分(脉冲部分)和第k-1阶的采样脉冲Vhk-1重叠，黑信号还被写入第k-1阶的信号线。因此，如图26所示，在第k-1阶的位置(即在水平扫描方向的前庭(anterior))产生一个前伪影。类似地，当S/H＝0，视频信号Video的黑信号部分和第k-1阶的采样脉冲Vhk-1重叠，从而在水平扫描方向的前庭位置产生一个前伪影。

随后，考虑S/H＝5的另一种状况，图27示出了当S/H＝5时在视频信号Video和采样脉冲Vhk-1、Vhk和Vhk+1之间的相位关系，还示出了在信号线上的电势变化。当S/H＝5时，视频黑信号和第k+1阶的采样脉冲Vhk+1重叠，当接通采样开关时，黑信号被写入第k+1阶的信号线，并且随后电势电平被降低以恢复到灰度电平。然而，由于重叠的量很大，信号线电势不能完全恢复到灰度电平。因此，如图28所示，在k+1阶的位置(即水平扫描方向的后庭(posterior))产生后伪影。

在其它S/H＝1到4的任何情况中，如同上述的S/H＝5的情况，视频黑信号和k+1阶的采样脉冲Vhk+1重叠，并且当接通采样开关时黑信号被写入信号线。然而，由于重叠的量很小，而且写入的黑电平和上面S/H＝5的情况相比较低，信号线的电势完全回到灰度电平。因此，不产生伪影。

在所提到的处理中，从视频信号Video和采样脉冲间的重叠中产生伪影。这里，满足如同在S/H＝2、3和4的任何前庭和后庭位置都不产生伪影情况，这样的采样保持位置的数量定义为对于伪影的一个裕值(此后被称为伪影裕值)。

于是，由于在视频线中存在的接线电阻、寄生电容等，不可能消除脉冲形状的视频信号Video的波形在其前沿和后沿被变平滑的问题，但是通过适当地在处理视频信号Video的电路中设置优化的采样保持位置，伪影的出现可以避免。

然而，由于视频线中的接线电阻、寄生电容等导致脉冲形状的视频信号Video的波形在其前沿和后沿被变平滑，视频信号Video的脉冲波形部分在前一阶或后一阶被扭曲以和采样脉冲相重叠，从而使得不可能获得相应大的伪影裕值，在上述例子中，伪影的裕值被限制在3，即S/H＝2、3或4。

随后，对于一种其中在其分割式采样保持系统的水平扫描电路上应用了时钟驱动方法的基于点顺序驱动系统的传统有源矩阵类型液晶显示设备给出说明。传统有源矩阵类型液晶显示设备具有由以行排列的门电路线和以列排列的信号线以及在这种行和列的交点形成矩阵的像素阵列所构成的面板。每个这样的像素包括，例如作为有源元件的薄膜晶体管(TFT)。还提供了一个垂直驱动电路和一个水平驱动电路。所述垂直驱动电路连接到每个门电路线并且顺序选择像素的行。所述水平驱动电路连接到每个信号线并且把视频信号写入所选择行的像素。在点顺序驱动系统中，在所选行的像素中按点顺序写入视频信号。

在有源矩阵类型液晶显示设备中，在TFT的源极/栅极和每个信号线之间存在着寄生电容。当在经由一个信号线写入视频信号时，由这种寄生电容所导致的的电势变动插入相邻的一个信号线时可能会发生包括垂直条纹等的图像缺陷。特别是当由线反向驱动系统显示一个校验图形时这种垂直条纹错误变得特别明显。或者，当由线反向驱动系统显示一个具有一个点(一个像素)厚度的水平线时，垂直条纹倾向于发生。

为了避免这种在信号线之间的视频信号的插入，提议了一个分割式采样保持驱动方法，其在例如日本专利公开文件第2000-267616号上被公开。根据这种分割式采样保持驱动方法，输入视频信号被分离成两个路径，并且在由点顺序系统写入视频信号的同时，两个路径的信号在相邻像素互相重叠的同时被写入。

图29示出了典型的采用上述的分割式采样保持驱动方法的显示设备的例子。如图中所示，该显示设备由具有排列成行的门线113、排列成列的信号线112、安置在这种行和列的交点上形成矩阵的像素111以及用于提供以预定相位关系分别划分为两个路径的视频信号Video1和Video2的视频线125和126的面板组成。并且，采样开关组123相对于每个信号线112来布置，并且两个信号线分别作为在那两个视频线之间的单元而连接。更具体的说，第一信号线经由所述采样开关连接到一个视频线125，而第二信号线经由所述采样开关连接到另一条视频线126。此后，第三和其后的信号线也经由采样开关交替连接到两个视频线125和126。该面板还包括在其中提供的一个垂直驱动电路116和一个水平驱动电路117。垂直驱动电路116连接到每个门线113并且顺序选择像素111的行。换句话说，排列成阵列以形成矩阵的像素111是顺序逐行选择的。水平驱动电路117根据预定周期的一个时钟信号操作并且顺序产生采样脉冲A、B、C和D......，其相对于连接到相同视频线的采样开关组123的开关不重叠，但是相对于相邻的开关重叠，因此顺序接通或断开开关，借此把视频信号逐点地写入所选行的像素111。该显示设备还具有提供时钟信号HCK的时钟产生电路189，还提供一个启动脉冲HST。所述时钟信号HCK作为水平驱动电路117的操作的参照。水平驱动电路117由多阶连接的移位寄存器(S/R)121构成并且顺序响应HCK来传送HST以借此产生上述的采样脉冲A、B、C、D等。

现在参照图30的波形图，将对图29中所示的传统显示设备的操作给出简单的说明。如所说明的，水平驱动电路根据时钟信号HCK而操作并且顺序传送启动脉冲HST以借此产生采样脉冲A、B、C、D等。从这个波形图可以明显看出，所述采样脉冲在互相相邻的信号线之间互相重叠。即，对应于第一信号线的采样脉冲A和对应于第二信号线的采样脉冲B重叠。类似地，对应于第二信号线的采样脉冲B和对应于第三信号线的采样脉冲C重叠。由于视频信号是从分离的视频线提供给相互相邻的信号线的，这种重叠不会引起问题。采样脉冲是以对于彼此相邻的信号线的采样开关重叠这样一种方式产生的。因此有可能避免迄今所知的垂直条纹的错误。更具体地说，在每个像素晶体管的源极/栅极和每条信号线之间存在着寄生电容，而如果经由这种寄生电容使一条信号线上的电势插入相邻信号线上，由于重叠采样导致相关信号线被保持在低阻抗，因此视频信号的这种插入不显露出有害效果。

在所述例子中，在相应的第一信号线上响应采样脉冲A，对信号电势Sig1采样并保持。随后，在第二号线上响应采样脉冲B，对信号电势Sig2采样并保持。此时，在第二信号线上产生一个电势的改变。虽然这种电势改变由于寄生电容也插入到第一信号线上，但由于相应的采样开关在此时还是断开的，第一信号线被保持在低阻抗。所以尽管有这种信号的插入也不显露有害的效果。

图31典型地代表对于每个信号线的视频信号采样定时以及在每个视频线上产生的电势改变。基本上，每个采样脉冲以不对于连接到相同视频线的采样开关重叠来产生。例如，第一信号线和第三信号线连接到相同的视频线。因此，该电路被这样设计，原则上，采样脉冲A和采样脉冲C彼此互不重叠。然而实际上，在传输脉冲的过程中从接线电阻、寄生电容等导致一些延时，从而使波形变平滑。结果，在采样脉冲A和采样脉冲C之间导致部分的重叠。当在这种状态中采样脉冲C上升时，相应的采样开关被断开并且生成到信号线的充电/放电。借此在视频线上的视频信号Video1中产生一个电势波动，如实线箭头指示。在此时，由于前一采样脉冲A还没有完全下降，在视频线上的电势波动(充电/放电噪音)被拾取，如虚线箭头指示。因此，在信号线上采样的电势变动导致屏幕上显示的垂直条纹的出现，因此最终破坏了图像的质量。而且，由于这种在连接到相同视频线的信号线之间的视频信号的干扰，可能会在屏幕上出现伪影等。

发明内容

本发明是考虑到上述的问题而实现的。本发明的第一目的是提供一种显示设备，其有能力在执行由时钟驱动系统执行的水平驱动中实现完全不重叠采样，使得能够抑制从重叠采样中引起的垂直条纹的产生，并且还能设置一个大的伪影裕值。

本发明的第二目的在于在采用分割式采样保持方法的有源矩阵类型显示设备中提供改进。所述显示设备能够消除在连接到相同视频线的信号线之间产生的视频信号干扰，从而抑制包括垂直条纹、伪影等的任何图像缺陷。

为了实现本发明上述的第一个目的，设计了下面的装置。本发明的俄显示设备包括：面板，其具有排列成行的门线、排列成列的信号线、排列在这种行和列的交点上形成矩阵的像素；连接到门线并顺序选择像素的行的垂直驱动电路；连接到信号线并响应预定周期的时钟信号，把视频信号顺序写入所选行的像素的水平驱动电路；以及用于产生用作水平驱动电路操作的基准的第一时钟信号和产生在周期上和第一时钟信号相等但具有比第一时钟信号占空比小的第二时钟信号的时钟产生装置。水平驱动电路具有用于通过执行和第一时钟信号同步的一个移位操作而从其相应的移位阶顺序输出移位脉冲的移位寄存器；用于响应从移位寄存器顺序输出的移位脉冲提取第二时钟信号的第一开关组；以及用于响应由第一开关组的开关提取的第二时钟信号对输入视频信号顺序采样以及把采样的信号提供给每个信号线的第二开关组。时钟产生装置被划分为布置在面板之外并且从外部提供第二时钟信号的外部时钟产生电路，以及形成在面板之内并且根据第二时钟信号向水平驱动电路提供第一时钟信号的内部时钟产生电路。

更具体的说，内部时钟产生电路包括一个D型触发器，用于通过处理由外部时钟产生电路提供到那里的第二时钟信号来产生第一时钟信号。在这种情况下，该D型触发器由多个NAND(与非)元件组成。在另一方面，外部时钟产生电路能够变化地调整第二时钟信号的占空比。

在上面的结构中，第一开关组的每个开关响应和第一时钟信号同步的移位寄存器顺序输出的移位脉冲顺序地提取第二时钟信号。结果，比第一时钟信号具有更小占空比的第二时钟信号被作为采样信号提供给第二开关组。随后第二开关组的每个开关响应于采样信号顺序采样保持输入视频信号并且把该视频信号提供给像素的信号线。此时，由于采样信号的占空比小于第一时钟信号的占空比，有可能实现完全的不重叠采样。

特别是在本发明中，时钟产生装置被划分为一个外部时钟产生电路和一个内部时钟产生电路。外部时钟产生电路提供第二时钟信号，而内部时钟产生电路产生第一时钟信号，从而外部输入到面板的时钟信号的数量可以减少。因此，有可能简化在面板上形成的用于外部连接的接线端、接线等。外部时钟产生电路能够变化地调整第二时钟信号的脉冲宽度。同时，内部时钟产生电路产生具有固定脉冲宽度的第一时钟信号。为了通过完全的不重叠采样来抑制垂直条纹的发生和设置大的伪影裕值，需要把第二时钟信号的脉冲宽度设置成优化的值。在这种情况下，外部时钟产生电路的结构可以被相对自由地设计，从而该电路优选地能够产生可变脉冲宽度的时钟信号。在另一方面，用于操作水平驱动电路的第一时钟信号的脉冲宽度可以是固定的。因此，配置内部时钟产生电路来产生第一时钟信号可以是相对简单的，因此它可以优选地被结合在面板里。

为了达到本发明的第二个目的，设计了下面的装置。本发明的显示设备包括：一个面板，具有排列成行的门线、排列成列的信号线、排列在这种行和列的交点上形成矩阵的像素和被分割为n个路径(其中，n是大于2的整数)具有预定相位关系的用于提供视频信号的n个视频线；连接到门线并顺序选择像素的行的垂直驱动电路；相对于每个信号线布置并以n个信号线为单位连接在n个视频线之间的采样开关组；根据预定周期的时钟信号进行操作，顺序产生采样脉冲并且顺序驱动所述开关从而顺序把视频信号写入所选行的像素中，其中所述采样脉冲相对于连接到相同视频线的采样开关组的开关不重叠但是相对于相邻的开关重叠；以及用于产生用作水平驱动电路操作的基准的第一时钟信号和产生具有比第一时钟信号长的脉冲宽度的第二时钟信号的时钟产生装置。水平驱动电路具有用于通过执行和第一时钟信号同步的一个移位操作而从其相应的移位阶顺序输出移位脉冲的移位寄存器；用于响应从移位寄存器顺序输出的移位脉冲通过提取第二时钟信号以顺序产生采样脉冲的提取开关组。

最好，时钟产生装置被划分为布置在面板之外并且从外部向水平驱动电路提供第一时钟信号的外部时钟产生电路，以及形成在面板之内并且向水平驱动电路提供第二时钟信号的内部时钟产生电路。在这种情况下，内部时钟产生电路通过处理从外部时钟产生电路提供的第一时钟信号来产生第二时钟信号。具体来说，内部时钟产生电路产生第二时钟信号，并包括一个用于对第一时钟信号延时的延时电路，并且通过延时处理前的第一时钟信号和延时处理后的第一时钟信号来产生第二时钟信号。在这种情况下，该延时电路由串联连接的偶数个数反相器构成。内部时钟产生电路具有一个用于通过把延时处理前的第一时钟信号和延时处理后的第一时钟信号进行NOR(或非)-组合来产生第二时钟信号的NOR电路。

根据代表采用分割式采样保持驱动方法的显示设备的上述结构，从水平驱动电路输出的移位脉冲响应于其他时钟信号被提取，并且产生采样脉冲。由于引入这样的时钟驱动方法，可以在交替连接到同一视频线的信号线之间实现采样脉冲的完全不重叠，而在相互相邻的信号线之间的采样脉冲之间保持重叠。

附图说明

图1是示出和本发明的第一方面相关的显示设备的基本结构的方框图；

图2是示出一个显示设备的参考例子的典型方框图；

图3是示出一个显示设备的另一个参考例子的典型方框图；

图4是示出结合在图1中的显示设备中的内部时钟产生电路的具体结构例子的方框图；

图5是用于解释图4中所示的内部时钟产生电路的操作的时序图；

图6是示出根据本发明的一个实施例的基于点顺序驱动系统的有源矩阵类型液晶显示设备的结构例子的电路图；

图7是示出在水平时钟脉冲HCK、HCKX和时钟脉冲DCK1、DCK2之间的时序关系的时序图；

图8是用于说明根据本发明的一个实施例的时钟驱动类型水平驱动电路的操作的时序图；

图9是根据所述实施例的时钟驱动类型水平驱动电路中执行的视频信号采样操作期间的时序图；

图10是示出当S/H＝0到5时在采样保持位置的视频信号Video和完全不重叠采样脉冲Vhk-1、Vhk和Vhk+1之间的相位关系的时序图；

图11是示出当S/H＝1时视频信号Video和完全不重叠采样脉冲Vhk-1、Vhk和Vhk+1之间的相位关系并且还示出信号线上的电势变动的时序图；

图12是示出当S/H＝5时在视频信号Video和完全不重叠采样脉冲Vhk-1、Vhk和Vhk+1之间的相位关系并且还示出信号线上的电势变动的时序图；

图13是示出和本发明的第二方面相关的显示设备的基本结构的方框图；

图14是用于说明在图13中所示的显示设备的操作的波形图；

图15是示出图13所示的显示设备的具体结构例子的方框图；

图16是示出结合在图15显示设备中的内部时钟产生电路的具体结构例子的方框图；

图17是用于解释图16所示的内部时钟产生电路的操作的时序图；

图18是示出根据本发明的一个实施例的基于点顺序驱动系统的有源矩阵类型液晶显示设备的结构例子的电路图；

图19是示出传统时钟驱动类型水平驱动电路的结构例子的方框图；

图20是用于解释传统时钟驱动类型水平驱动电路的操作的时序图；

图21是在传统时钟驱动类型水平驱动电路中执行的视频信号采样操作期间的时序图；

图22是示出当一个视频信号通过m个路径平行输入时一个采样开关组的结构的图；

图23是示出当一个脉冲形状的视频信号被变平滑时的状态的波形图；

图24是示出当S/H＝0到5时在采样保持位置的视频信号Video和完全不重叠采样脉冲Vhk-1、Vhk和Vhk+1之间的相位关系的时序图；

图25是示出当S/H＝1时视频信号Video和完全不重叠采样脉冲Vhk-1、Vhk和Vhk+1之间的相位关系并且还示出信号线上的电势变动的时序图；

图26是示出当在水平扫描方向的前庭形成前伪影时的状态图；

图27是示出当S/H＝5时在视频信号Video和完全不重叠采样脉冲Vhk-1、Vhk和Vhk+1之间的相位关系并且还示出信号线上的电势变动的时序图；

图28是示出当在水平扫描方向的后庭形成后伪影时的状态图；

图29是示出传统的显示设备的例子的方框图；

图30是用于说明图29所示的传统显示设备的操作的波形图；

图31是用于说明图29所示的传统显示设备的操作的另一个波形图。

具体实施方式

此后将参照附图详细说明本发明的一个实施例。图1是示出和本发明的第一方面相关的显示设备的基本结构的典型方框图。如所示出的，该显示设备由面板33构成，其中像素阵列15、垂直驱动电路16、水平驱动电路17等在其内部形成。像素阵列15包括排列成行的门线13、排列成列的信号线12以及排列在这种行和列的交点上形成矩阵的像素11。垂直驱动电路16分别布置在左边和右边，并且连接到每个门线13的两端，用于顺序选择像素11的行。水平驱动电路17连接到信号线12并且根据在预定周期的一个时钟信号以顺序将视频信号写入所选行的像素11的方式来操作。该显示设备还具有一个时钟产生装置，其产生用作水平驱动电路17的操作的基准的第一时钟信号HCK和HCKX以及在周期上和第一时钟信号HCK和HCKX相等但具有比第一时钟信号HCK和HCKX小的占空比的第二时钟信号DCK1、DCK1X、DCK2、DCK2X。HCKX是HCK的反相信号。类似地，DCK1X是DCK1的反相信号，并且DCK2X是DCK2的反相信号。预充电电路20连接到每个信号线12并且在写入视频信号前执行预充电以改善图像质量。

本发明的一个特性项目在于水平驱动电路17具有一个移位寄存器、一个第一开关组和一个第二开关组。所述移位寄存器与第一时钟信号HCK、HCKX同步地执行移位操作并且从根据其相应的移位阶顺序输出移位脉冲。第一开关组响应从移位寄存器顺序输出的移位脉冲提取第二时钟信号DCK1、DCK1X、DCK2和DCK2X。第二开关组顺序对响应于第二时钟信号DCK1、DCK1X、DCK2和DCK2X而从外部输入的视频信号进行采样，并把采样的信号提供给信号线12。由于这样的结构，可以实现完全的不重叠采样。

本发明的另一个特性项目在于前述的时钟产生装置被划分为外部时钟产生电路18和内部时钟产生电路19。在布置在面板33之外的驱动系统板(未示出)上提供外部时钟产生电路18并且电路18从外部向面板33提供第二时钟信号DCK1、DCK1X、DCK2和DCK2X。同时内部时钟产生电路19、垂直驱动电路16和水平驱动电路17共同形成在面板33中，并且电路19通过处理从外部时钟产生电路18提供的第二时钟信号DCK1、DCK1X、DCK2和DCK2X来产生第一时钟信号HCK和HCKX。内部产生的第一时钟信号HCK和HCKX同第二时钟信号DCK1、DCK1X、DCK2和DCK2X被一起发送到水平驱动电路17。外部时钟产生电路18能够变化地调整第二时钟信号DCK1、DCK1X、DCK2和DCK2X的占空比。与此相对，内部时钟产生电路19产生占空比固定的第一时钟信号HCK和HCKX。

图2是示出一个显示设备的参考例子的典型方框图。为了把这个例子和本发明的显示设备比较，所有对应于在图1中的那些部件的组成部件都用相同的附图标记表示。和图1中所示的本发明的显示设备的不同点在于第一时钟信号HCK和HCKX与第二时钟信号DCK1、DCK1X、DCK2和DCK2X完全由外部时钟产生电路18提供，并且都未结合在面板33中没有任何内部时钟产生电路。在图2的参考例子中，至少需要6个相关的接线端和与之相关的接线来把外部时钟产生电路18连接到面板33。与此相对，图1所示的本发明的显示设备只需要4个接线端子用于外部连接。

图3是示出显示设备的另一个参考例子的典型方框图。为了把这个例子和本发明的显示设备比较，所有对应于在图1中的那些部件的组成部件都用相同的附图标记表示。和图1中所示的本发明的显示设备的一点不同在于第一时钟信号HCK和HCKX由外部时钟产生电路18提供，而第二时钟信号DCK1、DCK1X、DCK2和DCK2X由内部时钟产生电路19内部产生。内部时钟产生电路19对从外部时钟产生电路18提供于此的第一时钟信号HCK和HCKX进行逻辑处理并且形成第二时钟信号DCK1、DCK1X、DCK2和DCK2X。内部时钟产生电路19具有相对简单的逻辑电路结构，其中，采用预定数量的阶的反相器用于设置第二时钟信号DCK的脉冲宽度。即，第一时钟信号HCK经由串联连接的反相器而被延时，从而设置第二时钟信号DCK的脉冲宽度。由于第二时钟信号的脉冲宽度由连接的反相器的级数所确定，脉冲宽度基本上是固定的并且不能被可变地调整。然而，在图3的参考例子中，对于第一时钟信号HCK和HCKX来说只需要两个用于外部连接的接线端。

在图2的参考例子中，第二时钟信号(此后在某些情况被称为DCK脉冲)在面板之外的系统板中产生，以便能够根据第一时钟信号(此后在某些情况被称为HCK脉冲)自由地调节DCK脉冲的相位和脉冲宽度。然而，除了第一时钟信号HCK和HCKX，需要添加4个路径的输入信号，即，第二时钟信号DCK1、DCK1X、DCK2和DCK2X，借此增加了四个焊盘端子用于外部连接。由于焊盘端子数量的增加造成了减小面板尺寸的困难，这不是所期望的。还有在图3的参考例子中，基于从外部时钟产生电路18所提供的HCK脉冲在面板中产生DCK脉冲，从而不增加焊盘端子的数量。然而，由于DCK脉冲宽度是由在内部时钟产生电路19中的反相器的数量决定的，不可能达到对于DCK脉冲宽度自由的调节。由于针对垂直条纹或伪影裕值需要获得优化的DCK脉冲宽度，故其可变性是必须的。在另一方面，任何对于焊盘端子的数量的增加都需要被最小化。考虑到这种要求，图1所示的本发明的显示设备被设计为把增加的焊盘端子的数量最小化为2，即，从已知的用于HCK和HCKX的两个端子到用于DCK1、DCK1X、DCK2和DCK2X的四个端子。而且，由于第二时钟信号是由外部时钟产生电路18所提供的，有可能优化地调整DCK脉冲的宽度。

图4是示出图1所示的内部时钟产生电路19的具体结构的方框图。这个内部时钟产生电路形成在面板的右上方并且从DCK脉冲中产生HCK脉冲。如在图中所示，内部时钟产生电路基本上是由D型触发器构成。具体来说在这个例子中，D型触发器50包括四个与非元件51-54，D型触发器50具有一个输入端子D、一个时钟端子CLK和一对输出端子Q和QX。所述D型触发器通过时钟脉冲CLK的前沿捕捉到一个输入信号D并且产生其输出信号Q。另一个输出信号QX是输出信号Q的反相。在这个例子中，在从外部时钟产生电路提供的第二时钟信号中，DCK2X或是DCK1被用作输入信号。同样在从外部时钟产生电路提供的第二时钟信号中，使用一个脉冲波型作为由通过一个OR(或)元件55对DCK1和DCK2进行或处理所获得的时钟脉冲CLK并随后在延时电路60中对于其输出延时。延时电路60由串联连接的反相器61、62、......6n构成。

图5是用于说明图4所示的内部时钟产生电路的操作的波形图。从外部提供的第二时钟信号DCK1和DCK1X具有预定的脉冲宽度而且在极性上相反。类似地，DCK2和DCK2X具有预定的脉冲宽度而且在极性上互逆。DCK1和DCK2具有互成180℃的相位差。在这个实施例中，时钟脉冲是通过OR处理DCK1和DCK2获得的。由于DCK1和DCK2具有互成180℃的相位差，在时钟信号CLK的前沿之间的间隔和所期望的HCK脉冲的周期的1/2一致。HCK脉冲具有50％的占空比，而DCK脉冲的周期和HCK脉冲的相等并且具有较小的占空比。在这个实施例中，DCK2X被用作输入信号D。这里，为了避免输入脉冲D的前沿和时钟信号CLK的前沿互相重叠，CLK在延时电路60中在先被延时并且随后被输入给D型触发器50。如所述的，D型触发器通过时钟信号CLK的前沿捕捉到输入信号D并且随后向输出端子Q发送这个输入信号D。因此，输出信号Q在周期上等于DCK脉冲并且具有50％的占空比，使得可用作HCK脉冲。在输出端子QX，获得HCKX，HCKX是HCK脉冲的反相。这样获得的HCK脉冲用于水平驱动电路的操作。DCK脉冲由在驱动系统板上提供的一个外部时钟产生电路所提供。DCK的脉冲宽度在系统板侧是可变的。这样，在本发明的显示设备中，可以变动DCK的脉冲宽度，并且提供给面板的输入信号的数量可以被减小到4个。

图6是示出根据本发明的一个实施例的基于点顺序驱动系统的有源矩阵类型液晶显示设备的结构例子的电路图，其中的液晶单元例如被用作像素的显示元件(光电元件)。为了使附图简化，那里示出了一个具有4行和4列的像素阵列的示例情况。在一个有源矩阵类型液晶显示设备中，通常薄膜晶体管(TFT)被用作每个像素的开关元件。

在图6中，形成矩阵的4行和4列的排成阵列的像素11中的每一个包括一个作为像素晶体管的薄膜晶体管TFT；一个液晶单元LC，其中的像素电极连接到薄膜晶体管TFT的漏极；以及一个保持电容Cs，其中一个电极连接到薄膜晶体管TFT的漏极。对于这样的像素11来说，信号线12-1到12-4逐列在像素阵列方向被连接，而且门线13-1到13-4逐行在像素阵列方向被连接。

在每个像素11，薄膜晶体管TFT的源极(或漏极)连接到信号线12-1到12-4中相应的一个。薄膜晶体管TFT的门极分别连接到门线13-1到13-4。液晶单元LC的计数电极和保持电容Cs的其它电极连接到通常在像素之间的Cs线14。向Cs线14施加一个预定的CD电压作为通用电压Vcom。

因此，构造了一个像素阵列15，其中像素11被排列来形成一个矩阵，并且信号线12-1到12-4根据像素11逐列连接。而且门线13-1到13-4逐行连接。在这个像素阵列15，每个门线13-1和13-4的一端连接到例如部署在像素阵列15左边的垂直驱动电路16的对应行的输出端。

垂直驱动电路16执行每场的垂直扫描(在行方向)并逐行顺序选择连接到门线13-1和13-4的像素11。更具体地说，当从垂直驱动电路16把扫描脉冲Vg1传送给门线13-1时，第一行的相应列的像素被选择。当把扫描脉冲Vg2传送给门线13-2时，第二行的相应列的像素被选择。类似地，扫描脉冲Vg3和Vg4被顺序传送给门线13-1和13-4。

水平驱动电路17例如被部署在像素阵列15之上。提供了一个外部时钟产生电路(定时产生器)18以向垂直驱动电路16和水平驱动电路17提供各种时钟信号。这个外部时钟产生电路18产生命令垂直扫描开始的垂直启动脉冲VST、具有相反的相位并且被用作垂直扫描的基准的垂直时钟脉冲VCK和VCKX和命令水平扫描开始的水平启动脉冲HST。此外，外部时钟产生电路18还产生用于从其产生采样脉冲的时钟脉冲DCK1和DCK2。

独立于外部时钟产生电路18提供了内部时钟产生电路19。内部时钟产生电路19基于从外部时钟产生电路18提供的DCK1和DCK2，产生具有相反相位并用作水平扫描基准的HCK和HCKX。如图7中的时序图所示，水平时钟脉冲HCK和HCKX具有周期T1、脉冲宽度t1以及占空比50％。与之相比，脉冲DCK1和DCK2具有周期T2和脉冲宽度t2。由于T1＝T2，所以脉冲HCK和DCK的周期彼此相等。而在另一方面，t2小于t1，脉冲DCK的占空比小于脉冲HCK的占空比。这里，术语“占空比”被定义为在脉冲波形中脉冲宽度t对于脉冲重复周期T的比值。

在这个实施例中，水平时钟脉冲HCK和HCKX的占空比(t1/T1)是50％，并且时钟脉冲DCK1和DCK2的占空比(t2/T2)小于50％，即，时钟脉冲DCK1和DCK2的脉冲宽度t2被设置为比水平时钟脉冲HCK和HCKX的脉冲宽度t1要窄。

水平驱动电路17顺序对每个水平扫描间隔(1H)的输入视频信号Video进行采样并将采样的信号写入由垂直驱动电路16所选的行的像素11。在本实施例中，通过采用一种时钟驱动方法来形成水平驱动电路17，并且电路17包括一个移位寄存器21、一个时钟提取开关组22和采样开关组23。

移位寄存器21由对应于像素阵列15的像素列(在本实施例中为4个列)的4个移位阶(S/R)21-1到21-4构成。响应水平启动脉冲HST，移位寄存器21执行和具有相反相位的水平时钟脉冲HCK和HCKX同步的移位操作。因此，如图8的时序图所示，从移位寄存器21的移位阶21-1到21-4顺序输出具有和水平时钟脉冲HCK和HCKX的周期相等的脉冲宽度的移位脉冲Vs1到Vs4。

时钟提取开关组22由对应于像素阵列15的各像素列的4个开关22-1到22-4构成，其中这种开关22-1到22-4每个的一端交替连接到时钟线24-1和24-2，通过这些时钟线24-1和24-2连接时钟脉冲DCK2和DCK1被从外部时钟产生电路18经由内部时钟产生电路19发送。即，开关22-1和22-3中每个的一端连接到时钟线24-1，而开关22-2和22-4中每个的一端连接到时钟线24-2。

分别将从移位寄存器21的移位阶21-1到21-4顺序输出移位脉冲Vs1到Vs4提供给时钟提取开关组22的开关22-1到22-4。当从移位寄存器21的移位阶21-1到21-4递送完移位脉冲Vs1到Vs4后，响应移位脉冲Vs1到Vs4，时钟提取开关组22的开关22-1到22-4被顺序接通，从而交替提取相位相反的时钟脉冲DCK2和DCK1。

采样开关组23由与像素阵列15的各像素列对应的4个开关23-1到23-4构成，其中这种开关23-1到23-4的一端交替连接到向其输入视频信号Video的视频线25。分别和由时钟提取开关组22的开关22-1到22-4提取的时钟脉冲DCK2和DCK1提供给采样开关组23的开关23-1到23-4作为采样脉冲Vh1到Vh4。

当时钟提取开关组22的开关22-1到22-4递送完采样脉冲Vh1到Vh4后，响应于采样脉冲Vh1到Vh4，采样开关组23的开关23-1到23-4被顺序接通，从而顺序采样经由视频线25输入的视频信号Video并随后把采样的信号提供给像素阵列15的信号线12-1到12-4。

在根据上述结构的本实施例的水平驱动电路17中，从移位寄存器21顺序输出的移位脉冲Vs1到Vs4不被用作采样脉冲Vh1到Vh4，而是一对时钟脉冲DCK2和DCK1与采样脉冲Vh1到Vh4同步被交替提取，并且这样的时钟脉冲DCK2和DCK1被直接用作采样脉冲Vh1到Vh4，从而可能抑制采样脉冲Vh1到Vh4的波动。结果，任何从采样脉冲Vh1到Vh4的波动引起的伪影都能被消除。

再有和相关技术中通过提取作为移位寄存器21的移位操作的基准的水平时钟脉冲HCKX和HCK来获得采样脉冲Vh1到Vh4不同的是：本实施例的水平驱动电路17被如此设计以便分别产生周期等于但占空比小于水平时钟脉冲HCKX和HCK的时钟信号DCK2和DCK1，并且这样的时钟信号DCK2和DCK1被提取用于采样脉冲Vh1到Vh4。因此，可以达到下列的优点和效果。

即，在把通过时钟提取开关组22的开关22-1到22-4提取时钟脉冲DCK2和DCK1并把这样提取的脉冲发送到采样开关组23的开关23-1到23-4的传送处理中，即使由于接线电阻、寄生电容等导致的脉冲在某种程度上被延时以及提取的时钟信号DCK2和DCK1的波形被变平滑，特别明显如图9的时序图所示，仍然能够在提取的时钟脉冲DCK2和DCK1与在先或随后的脉冲之间分别获得完全不重叠的波形。

通过把这种完全不重叠波形的时钟脉冲DCK2和DCK1用作采样脉冲Vh1到Vh4，现在对于例如在采样开关组23种的第k阶来说，通过第k阶采样开关对视频信号Video的采样操作可以在第k+1阶采样开关被接通之前完成而不会失败。

因此，在如图8所示的当采样开关组23的任何一个开关23-1到23-4被接通时如果充电/放电噪声被叠加在视频线25之上，在由下一阶开关造成的充电/放电发生之前执行当前阶(刚好在下一阶前的相关阶)的采样操作而不会失败，因此可能避免采样充电/放电噪声。结果，可以实现在水平驱动中的采样脉冲之间的完全不重叠采样。因此可以抑制否则可能由于重叠采样产生的垂直条纹。

由于这样可以实现完全不重叠采样，和相关技术中的已知值相比可以获得更大的不发生任何伪影的伪影裕值。下文对于这点给出详细的说明。图10示出了例如当S/H＝0到5时在采样保持位置的视频信号Video和完全不重叠采样脉冲Vhk-1、Vhk和Vhk+1之间的相位关系。

首先，考虑在S/H＝1的一种情况。图11示出当S/H＝1时视频信号Video和采样脉冲Vhk-1、Vhk和Vhk+1之间的相位关系并且还示出信号线上的电势变动。在S/H＝1的情况下，在第k-1阶的采样脉冲Vhk-1不和视频信号Video的黑信号部分(脉冲部分)重叠。因此，当脉冲形状的视频信号Video被采样脉冲Vhk采样时，黑信号仅仅被写入第k阶的信号线，从而在水平扫描方向中的前庭部分不造成伪影。

随后，考虑S/H＝5的另一种情况。图12示出当S/H＝5时在视频信号Video和采样脉冲Vhk-1、Vhk和Vhk+1之间的相位关系并且还示出信号线上的电势变动。在S/H＝5的情况下，视频黑信号和第k+1阶的采样脉冲Vhk+1重叠。因此，当采样开关被接通时，黑信号被写入第k+1阶的信号线，并且随后电势电平被降低以回到灰度电平。然而，由于重叠的量很大，信号线电势不能完全回到灰度电平。因此，在水平扫描方向中的前庭部分造成伪影。

在任何其它的S/H＝1到4的情况，如同上述的S/H＝5的情况，视频黑信号和第k+1阶的采样脉冲Vhk+1重叠，并且当采样开关被接通时，黑信号被写入信号线。然而，由于重叠的量很小并且写入的黑电平和上面S/H＝5的情况相比较低，信号线电势能完全回到灰度电平。因此，在水平扫描方向中的前庭部分不造成伪影。

由于采样脉冲Vhk-1、Vhk和Vhk+1这样相互重叠，在相关技术中执行重叠采样。和这种伪影裕值包括S/H＝2、3和4在内一共有三个的相关技术相比，由于包括S/H＝0和1的两个状态被添加到S/H＝2、3和4的已知状态，在采用完全不重叠采样方法的本实施例中能够获得的伪影裕值增加到共是5个，从而可以提高伪影裕值。

针对上述的实施例，对于把本发明应用到配备有模拟接口驱动电路的液晶显示设备的示范性例子给出了详细的说明，所述例子采样一个输入模拟视频信号并且随后顺序地驱动像素点。然而，本发明还可应用于配备有数字接口驱动电路的液晶显示设备，其锁存一个输入数字视频信号，然后把被锁存的信号转换成一个模拟视频信号，并且在采样所述模拟视频信号后，顺序地驱动像素点。

在上述的实施例中，还对于把本发明应用到有源矩阵类型液晶显示设备的例子给出了详细的说明，其中所述有源矩阵类型液晶显示设备的液晶单元被用作像素中的显示元件(光电元件)。然而，本发明的应用并不只局限于这种液晶显示设备，并且其还可以被通用于任何基于在其中对于其水平驱动电路采用时钟驱动方法的点顺序驱动系统的有源矩阵类型显示设备，诸如采用光电(electroluminescence)(EL)元件作为像素的显示元件的有源矩阵类型EL显示设备。

对于这里所知的除了传统1H反相驱动系统和点反相驱动系统(dotinverse driving system)，还有一种在其中相互极性反相的视频信号同时写入在相邻像素列之间由奇数行隔开的两行中的像素(例如在顶端两行和底端两行中的像素)的点线(dot-line)反相驱动系统，在所述驱动系统中，使用这样一种方式，在写入视频信号的像素阵列中，在左右相邻的像素中极性变成相同，而在上下相邻的像素中极性变成相反。

图13是示出和本发明的第二实施例相关的显示设备的另一实施例的典型方框图。如图所示，该显示设备包括一个具有排列成行的门线13、排列成列信号线12、排列在这种门线和信号线的交点上形成矩阵的像素11；以及用于分别提供视频信号Video1和Video2的两个视频线25和26，所述两个视频信号具有预定的相位关系并被划分为两条路经。虽然两条路径的视频信号被用于本实施例，通常可能使用具有预定相位关系的n条路径的视频信号。在这种情况下，可以提供n条视频线，其中，n是一个大于2的整数。除了上述的面板之外，这种显示设备还包括：一个垂直驱动电路16、一个水平驱动电路17和一个时钟产生装置89。最好，垂直驱动电路16和水平驱动电路17被结合在面板中。并且，在面板中还形成采样开关组23。采样开关组23的每一个开关相对于每个信号线12布置并且以两个信号线为单位连接到两条视频线之间。更具体地说，相对于第一信号线的开关被连接到视频线25，而相对于第二信号线的开关被连接到另一条视频线26。因此，信号线12交替连接到视频线25和26。通常，采样开关组23以n个信号线为单位连接在n个视频线之间。

垂直驱动电路16连接到每个门线13并且顺序逐行选择像素11。水平驱动电路17根据预定周期的时钟信号操作并且顺序产生采样脉冲A、B、C、D等，这些采样脉冲对连接到相同视频线的采样开关组23的开关不重叠但是对相邻的开关重叠，借此顺序驱动所述开关来把视频信号Video1和Video2顺序写入所选行的像素11。

本发明的一个特性项目在于时钟产生装置89产生用作水平驱动电路17的基准的第一时钟信号HCK，并产生每个具有比第一时钟信号HCK的脉冲宽度长的脉冲宽度的第二时钟信号DCK1和DCK2。水平驱动电路17由移位寄存器21和提取开关组22构成。移位寄存器21的每个阶在这里由S/R来表示。移位寄存器21与第一时钟信号HCK同步地移位水平启动脉冲HST，并且从相应的移位阶S/R顺序输出移位脉冲A、B、C、D等。水平启动脉冲HST由时钟产生装置89提供。提取开关组22的相应开关响应从移位寄存器21顺序输出的移位脉冲A、B、C、D等，提取第二时钟信号DCK1和DCK2等，并产生前面所述的采样脉冲A′、B′、C′、D′等。通过这种方式，水平驱动电路17顺序产生采样脉冲。所述采样脉冲对连接到相同视频线的采样开关组23的开关不重叠但是对相邻的开关重叠，借此顺序驱动所述开关。例如，采样脉冲A′和B′相互重叠，而采样脉冲A′和C′相互完全不重叠。

参照图14，对于图13所示的显示设备的操作将给出解释。水平驱动电路17根据第一时钟信号HCK(此后在某些情况被称为HCK脉冲)进行操作并通过顺序移位(transferring)启动脉冲HST来产生移位脉冲A、B、C、D等。除HCK脉冲外，时钟产生装置89向水平驱动电路17提供第二时钟信号DCK1和DCK2(此后在某些情况被称为DCK脉冲)。从图14的时序图显然可以看出，所述DCK脉冲在周期上和HCK脉冲相等但在脉冲宽度上大于HCK脉冲。DCK1和DCK2具有互成180℃的相位偏差。

图13所示的水平驱动电路17通过移位脉冲A、B、C、D......来接通/断开提取开关组22以提取DCK脉冲，借此产生采样脉冲A′、B′、C′、D′等。更具体地说，根据移动脉冲A通过提取DCK1脉冲产生采样脉冲A′。类似地，根据移位脉冲B通过提取DCK2脉冲获得采样脉冲B′。随后，同样根据移位脉冲通过提取DCK脉冲获得采样脉冲C′、D′等。由于引入这种时钟驱动方法，可以保持在相邻采样脉冲之间的重叠并且获得在连接到相同视频线的交替信号线之间的完全不重叠。例如，采样脉冲A′和B′相互重叠，采样脉冲A′和C′相互之间完全不重叠。

这种完全的不重叠可以应付特别是出现在基于点顺序驱动系统的有源矩阵类型显示设备中的垂直条纹或伪影。在图14的例子中，例如当采样脉冲A′跌落时，如虚线箭头指示，视频信号Video1在相应的视频线上被适当采样。此后，当采样脉冲C′如实线箭头指示升高时，在信号线上造成充电/放电，从而视频信号Video1的电势向下变动来叠加一个噪声。然而，在产生这个噪声的时间点，由于采样脉冲A′已经跌落，则不产生有害影响。

在本发明中，如所述的，引入了一种采用DCK脉冲来执行分割式采样保持驱动的时钟驱动方法。为了对付分割式采样保持驱动，和HCK脉冲相比具有更长的脉冲宽度和不同的占空比的DCK脉冲被用作那些要由时钟驱动提取的脉冲。由于DCK脉冲是如此由移位寄存器的相应的移位阶输出的移位脉冲而提取的，相邻的采样脉冲被定制为相互重叠，而对应于同一视频线的采样脉冲被定制为相互不重叠。通过这种方式，有可能在通过点-线反相驱动获得的交织图案上或是诸如一点水平线图案的特定图案中消除垂直条纹。还可能同时解决点-顺序有源矩阵显示设备所特有的垂直条纹和伪影问题。

图15是示出根据本发明的显示设备的具体结构例子的典型方框图。如所示出的，这种显示设备由在其内部形成有像素阵列15、垂直驱动电路16、水平驱动电路17等的面板33构成。像素阵列15包括排列成行的门线13、排列成列的信号线12以及排列在这种门线和信号线的交点上形成矩阵的像素11。垂直驱动电路16分别布置在左边和右边，并且连接到每个门线13的两端，门线13用于顺序选择像素11的行。水平驱动电路17连接到信号线12并且根据在预定周期内的HCK脉冲以顺序将视频信号写入所选行的像素11的方式来操作。该显示设备还具有一个时钟产生装置，其产生作为水平驱动电路17的操作的基准的HCK脉冲和在周期上和HCK脉冲相等但是在脉冲宽度上更宽的DCK脉冲。所述HCK脉冲包括时钟信号HCK和HCKX。HCKX是HCK的反相信号。DCK脉冲包括时钟信号DCK1、DCK1X、DCK2和DCK2X。DCK1X是DCK1的反相信号，而DCK2X是DCK2的反相信号。DCK1和DCK2具有相互间偏离180℃的相位差。为了简化附图的目的，这里省略实际上结合在面板33内的视频线和采样开关组。而且，预充电电路20连接到每个信号线12，并且在采样来自水平驱动电路17的视频信号之前，事先向每个信号线12施加一个预定电平的电势以改善显示清晰度。

本实施例的另一个特性项目在于时钟产生装置被划分为外部时钟产生电路18和内部时钟产生电路19。在布置在面板33之外的驱动系统板(未示出)上提供外部时钟产生电路18并且从外部向水平驱动电路17提供第一时钟信号HCK和HCKX。同时内部时钟产生电路19、垂直驱动电路16和水平驱动电路17共同形成在面板33上。所述电路19内部产生第二时钟信号DCK1、DCK1X、DCK2和DCK2X并随后把这些信号提供给水平驱动电路17。内部时钟产生电路19通过处理那里从外部时钟产生电路18提供的HCK脉冲来产生DCK脉冲。可以通过在面板中制造DCK脉冲来避免在面板33中形成的输入焊盘的数量的增长。假定全部的HCK和DCK脉冲都从外部提供，总共需要6个输入焊盘。在本实施例中，通过在面板中产生DCK脉冲可以把输入焊盘减少到4个。

图16是示出图15所示的内部时钟产生电路19的例子的具体结构的方框图。现在看第一路径(1)，从外部时钟产生电路提供的第一时钟信号HCK被划分成两路。一个直接提供到NOR电路55a的一个输入端子，而另一个提供给由串联连接的四个反相器51a-54a组成的延时电路。所述延时电路的输出提供给NOR电路55a的另一个输入端子。通过这种方式，非-延时信号HCK和延时的信号HCK′在NOR电路55a上进行NOR-处理。从NOR电路55a输出的信号由反相器56反相并且随后经由高速缓冲存储器57作为时钟信号DCK1输出。从NOR电路55a的输出端子获得的信号被经由高速缓冲存储器58形成支路，并作为DCK1和输出，随后其被发送到水平驱动电路。通常已知每当一个脉冲通过一个反相器时产生延时。因此在本实施例中，通过多个反相器的时钟信号HCK′和未通过任何反相器的时钟信号HCK相比具有几十纳秒的延时。这两个信号HCK′和HCK进行NOR-处理以随后产生所期望的时钟信号DCK1和DCK1X，每个都比信号HCK的脉冲宽度要宽。和上面类似，在路径(2)产生DCK2和DCK2X。

图17是用于解释图16所示的内部时钟产生电路的操作的波形图。在图17中，(1)表示图16所示的第一路径(1)的操作，而(2)表示图16所示的第二路径(2)的操作。现在观察图17(1)，HCK′和HCK相比具有预定定时的延时。这种延时量可以由串联连接的反相器的级数来优化设置。可以通过对脉冲HCK和HCK′进行NOR-处理来获取具有扩展脉冲宽度的信号DCK1X。HCK和HCK′通过延时处理而在相位上存在偏差。通过输出反相器使DCK1X反相来获得信号DCK1。类似地，如图17(2)所示，通过对于非-延时信号HCKX和延时信号HCKX′的相互逻辑处理来获得信号DCK2。信号DCK2X是通过反相信号DCK2获得的。

图18是示出根据本发明的一个实施例的基于点顺序驱动系统的有源矩阵类型液晶显示设备的结构例子的电路图。其中，例如液晶单元被用作像素的显示元件(光电元件)。为了简化附图的目的，这里示出一个具有四行和四列的像素阵列的示范性例子。在有源矩阵类型液晶显示设备中，通常薄膜晶体管(TFT)被用作每个像素的开关元件。

在图18中，四行四列的像素11的每个被排成阵列来形成一个矩阵，所述矩阵包括：作为像素晶体管的薄膜晶体管TFT、其中的像素极连接到薄膜晶体管TFT的漏极的液晶单元LC、和一个其一个电极连接到薄膜晶体管TFT的漏极的保持电容Cs。对于每个像素11来说，信号线12-1到12-4在像素阵列的方向逐列接线，而门线13-1到13-4在像素阵列的方向逐行接线。

在每个像素11中，薄膜晶体管TFT的源极(或漏极)连接到信号线12-1到12-4中相应的一个。薄膜晶体管TFT的门极分别连接到门线13-1到13-4。液晶单元LC的计数电极和保持电容Cs的其它电极连接到像素间共有的Cs线14。向Cs线14施加一个作为共有电压Vcom的预定DC电压。

因此，构造了一个像素阵列15，其中，像素11被排列成阵列以形成一个矩阵，信号线12-1到12-4相对像素11逐列相连，而门线13-1到13-4逐行相连。在此像素阵列15中，每个门线13-1到13-4的一端连接到布置在例如在像素阵列15的左边的垂直驱动电路16的相应级的输出端子。

垂直驱动电路16执行每场的垂直扫描(在行方向上)并且顺序逐行选择连接到门线13-1到13-4的像素11。更具体地说，当垂直驱动电路16向门线13-1递送扫描脉冲Vg1时，第一行上相应列的像素被选择。当扫描脉冲Vg2被递送给门线13-2时，第二行上相应列的像素被选择。类似地，扫描脉冲Vg3和Vg4被顺序递送给门线13-3和13-4。

水平驱动电路17布置在例如像素阵列15的上面。并且配备了外部时钟产生电路(定时发生器)18来向垂直驱动电路16和水平驱动电路17提供各种时钟信号。该外部时钟产生电路18产生垂直启动脉冲VST以命令垂直扫描的开始和产生水平启动脉冲HST以命令水平扫描的开始。其中，具有相互反相的垂直时钟脉冲VCK和VCKX被用作垂直扫描的基准。而具有相互反相的水平时钟脉冲HCK和HCKX被用作水平扫描的基准。

独立于外部时钟产生电路18，独立地提供内部时钟产生电路19。内部时钟产生电路19产生一对时钟脉冲DCK1和DCK2，它们和水平时钟脉冲HCK和HCKX在周期上相等但具有更大的脉冲宽度。

水平驱动电路17顺序采样视频信号Video1和Video2，并把采样的信号写入由垂直驱动电路16所选的行的像素11。所述视频信号Video1和Video2是从两个视频线25和26在每个水平扫描间隔(1H)输入的。在本实施例中，水平驱动电路17是通过采用一种时钟驱动方法而形成的，并包括移位寄存器21、时钟提取开关组22和采样开关组23。

移位寄存器21由对应于像素阵列15的像素列(在本实施例中是4列)的四个移位阶(S/R)21-1到21-4构成。响应水平启动脉冲HST，移位寄存器21与具有相互反向相位的水平时钟脉冲HCK和HCKX同步地执行移位操作。因此，具有和水平时钟脉冲HCK和HCKX周期相等的脉冲宽度的移位脉冲A到D被顺序从移位寄存器21的移位阶21-1到21-4输出。

时钟提取开关组22由与像素阵列15的像素列相对应的四个开关22-1到22-4构成。其中，这样的开关22-1到22-4中的每个的一端交替连接到时钟线24-1到24-2，通过所述时钟线24-1到24-2时钟脉冲DCK2和DCK1被从内部时钟产生电路19发送。即，开关22-1和22-3中的每个的一端连接到时钟线24-1，而开关22-2和22-4中的每个的一端相应连接到时钟线24-2。

时钟提取开关组22的开关22-1到22-4相应于从移位寄存器21的移位阶21-1到21-4顺序输出的移位脉冲A到D被提供。当移位脉冲A到D被从移位寄存器21的移位阶21-1到21-4递送时，时钟提取开关组22的开关22-1到22-4响应移位脉冲A到D被顺序接通，借此交替提取相位相互反相的时钟脉冲DCK2和DCK1。

采样开关组23由与像素阵列15的像素列相对应的4个开关23-1到23-4构成，其中这种开关23-1到23-4每个的一端交替连接到视频线25和视频线26以分别输入视频信号Video1和Video2。采样开关组23的开关23-1到23-4与由时钟提取开关组22的开关22-1到22-4提取的作为采样脉冲A′和D′的时钟脉冲DCK2和DCK1相对应地被提供。

当采样脉冲A′和D′由时钟提取开关组22的开关22-1到22-4递送以后，采样开关组23的开关23-1到23-4响应采样脉冲A′和D′被顺序接通，借此顺序和交替地采样经由视频线25和26输入的视频信号Video1和Video2，并随后把采样的信号提供给像素阵列15的信号线12-1到12-4。

在根据上述结构的本实施例的水平驱动电路17中，从移位寄存器21顺序输出的移位脉冲A到D并不直接被用作采样脉冲A′到D′，而是，作为替代，提取一对和移位脉冲A到D同步的时钟脉冲DCK2和DCK1。并且这样的时钟脉冲DCK2和DCK1被用作采样脉冲A′和D′。因此，有可能抑制采样脉冲A′到D′的波动。结果，可以消除任何从采样脉冲A′到D′的波动引起的伪影。

工业适用性

如上所述，根据本发明的第一个方面在一个基于点顺序驱动系统的有源矩阵类型显示设备中，在由一种时钟驱动方法执行的水平驱动中，采用了一个第二时钟信号，所述第二时钟信号的周期等于作为水平扫描的基准的第一时钟信号的周期，但是其具有比所述第一时钟信号小的占空比。并且这种第二时钟信号被提取和用作采样视频信号的采样脉冲，从而可以实现完全的不重叠采样，因此抑制否则可能由重叠采样导致的垂直条纹的发生，并且还可以提高伪影裕值。特别是根据本发明，第一时钟信号通过处理从外部提供的第二时钟信号而从内部产生。因此，有可能最小化在面板中形成的接线的数量和端子的数量。并且，由于第二时钟信号被从外部提供，其脉冲宽度可以被自由调节到一个优化值。因此，对于任何从垂直条纹以及伪影裕值引起的质量恶化可以获得优化的DCK脉冲。

根据本发明的第二方面，时钟驱动是通过使用DCK脉冲来执行的，所述DCK脉冲比作为水平驱动电路操作的基准的HCK脉冲具有更长的脉冲宽度和不同的占空比。结果，可以实现遵循于分割式采样保持驱动的完全不重叠采样以最终抑制任何垂直条纹和伪影的发生。并且同时，分配给分割式采样保持驱动中的相互相邻的信号线的采样脉冲相互重叠，因此实现了垂直条纹的消除。所述垂直条纹可能在线反相驱动模式中显示一个点校验图案时或是在点-线反相驱动模式中显示的一点水平线图案时出现。另外，可以基于由外部提供的HCK脉冲在面板内产生DCK脉冲，借此避免了输入焊盘的数目的增加或输入接线的数量的增加。

Claims (10)

1.一种显示设备，包括：

面板，其具有排列成行的门线、排列成列的信号线和排列在这种行和列的交点上以形成矩阵的像素；

垂直驱动电路，其连接到所述门线并顺序选择像素的行；

水平驱动电路，其连接到所述信号线，并且响应于预定周期的时钟信号，把一个视频信号顺序写入所选择的行的像素；和

时钟产生装置，其用于产生用作所述水平驱动电路的操作的基准的第一时钟信号和在周期上和第一时钟信号相等但具有更小占空比的第二时钟信号；

其中，所述水平驱动电路具有移位寄存器，其用于通过执行和第一时钟信号同步的移位操作而从其相应的移位阶顺序输出移位脉冲；第一开关组，其用于响应从所述移位寄存器顺序输出的移位脉冲提取第二时钟信号；和第二开关组，其用于响应于从所述第一开关组的开关提取的第二时钟信号，顺序采样输入的视频信号，并把采样的信号提供给每个信号线；

并且所述时钟产生装置被划分为布置在面板之外并且从外部提供第二时钟信号的外部时钟产生电路和形成在面板内并根据所述第二时钟信号向所述水平驱动电路提供第一时钟信号的内部时钟产生电路。

2.如权利要求1所述的显示设备，其中所述内部时钟产生电路包括一个D型触发器，用于通过处理由所述外部时钟产生电路提供到那里的第二时钟信号来产生第一时钟信号。

3.如权利要求2所述的显示设备，其中所述D型触发器由多个与非元件组成。

4.如权利要求1所述的显示设备，其中所述外部时钟产生电路能够变动地调整第二时钟信号的占空比。

5.一种显示设备，其包括

面板，其具有排列成行的门线、排列成列的信号线、排列在这种行和列的交点上以形成矩阵的像素，以及用于提供具有预定相位关系被分割成n条路径(n是大于2的整数)的视频信号；

垂直驱动电路，其连接到所述门线并顺序选择像素的行；

采样开关组，其对应于每个信号线被布置并且以n个信号线为单位连接在n个视频线之间；

水平驱动电路，其根据预定周期的时钟信号操作，并且顺序产生采样脉冲，所述采样脉冲相对于连接到相同视频线的所述采样开关组的开关不重叠，但是相对于相邻的开关重叠，并且顺序驱动所述开关，由此顺序地把视频信号写入所选择的行的像素；和

时钟产生装置，其用于产生用作所述水平驱动电路的操作的基准的第一时钟信号，并且还产生其脉冲宽度比第一时钟信号长的第二时钟信号；

其中，所述水平驱动电路具有移位寄存器，其用于通过执行和第一时钟信号同步的移位操作而从其相应的移位阶顺序输出移位脉冲；以及提取开关组，其用于响应从所述移位寄存器顺序输出的移位脉冲通过提取第二时钟信号顺序产生采样脉冲。

6.如权利要求5所述的显示设备，其中所述时钟产生装置被划分为布置在面板之外并且从外部向水平驱动电路提供第一时钟信号的外部时钟产生电路，以及形成在面板内并从内部向所述水平驱动电路提供第二时钟信号的内部时钟产生电路。

7.如权利要求6所述的显示设备，其中，所述内部时钟产生电路通过处理从所述外部时钟产生电路提供的第一时钟信号而产生第二时钟信号。

8.如权利要求7所述的显示设备，其中，所述内部时钟产生电路包括一个延时电路，用于延时第一时钟信号，并且从延时处理前的第一时钟信号和延时处理后的第一时钟信号中产生第二时钟信号。

9.如权利要求8所述的显示设备，其中，所述延时电路由偶数个串联连接的反相器构成。

10.如权利要求9所述的显示设备，其中，所述内部时钟产生电路具有一个与非电路，用于通过与非组合延时处理前的第一时钟信号和延时处理后的第一时钟信号来产生第二时钟信号。

Images