CN1567560A - 测试高速资料传输率的方法 - Google Patents

Abstract

一种用于多层电路、自动测试系统的资料选通脉冲最佳化的方法包含：首先，并行探测一包括多个电路的电路群；其次，将一自动化测试系统之一资料选通脉冲初始化至一相对于系统时脉循环之一选通脉冲设定点；其次，以并行方式藉使用该选通脉冲设定点来部分测试每一该电路的功能；其次，从该部分测试的步骤，在该选通脉冲设定点，记录一该电路群的电路合格率；其次，将该资料选通脉冲更新到一个新选通脉冲设定点；其次，重复该测试、记录、及更新的步骤直到完成该选通脉冲设定点的一特定范围为止；最后，将用于该电路群的有关于该最高电路合格率的资料选通脉冲设定至选通脉冲设定点。

Description

测试高速资料传输率的方法

技术领域

本发明是一种有关于测试积体电路元件的方法，特别是一种用于一并行、多层电路、自动化测试系统，而藉一最佳化资料选通脉冲(data strobe)来测试高速资料传输率的方法。

技术背景

制造积体电路元件的一个重要步骤就是测试。由于积体电路元件的复杂程度和运算速率与日俱增，使得在测试的步骤上呈现独特的挑战。一般而言，积体电路在制造的过程中会经过好几次的测试。尤其是，个别的积体电路晶片在进行切割和封装前做一次测试，而在封装之后会再测试一次，以确保其功能性。

一具有挑战性的电路测试会牵连到极高速的元件。特别是如双倍资料传输率(DDR，double data rate)动态随机存取记忆体(DRAM)等的高速资料传输元件更突显出用于自动测试系统的独特挑战。如以下所述，一「双倍资料传输速率动态随机存取记忆体」(DDR-RAM)是设计来提供双倍于系统时脉的资料处理速率。

如图1所示为一常见的积体电路晶圆10。多个积体电路晶片14以阵列方式跨越而呈现在晶圆10上。图中显示出两个晶片群，晶片群A 18及晶片群B22。每一个晶片群18和22各有包含四个晶片的一阵列。常见技术中一特别有用的概念是同时使用多数晶片、自动晶片测试系统来测试像是描述中的晶片群A或晶片群B的一晶片群。在这种类型的系统中，一般而言是同时测试一包含16个到32个晶片的晶片群。然后该整个晶片群就使用一共同的程式，以并行的方式同时做测试。每一个像是晶片群A中的晶片1、2、3和4的资料输出是以独立的方式加以评估每一个电路是否有通过测试。与单晶片测试系统相比，这种类型的测试体是对记忆体元件特别有效，且可重要地降低成本。

参阅图2，其显示用来测试多层经封装过的电路26A、26B、26C及26D之一自动测试系统25。在此案例中，一经封装过的元件26A、26B、26C及26D是以一多层电路、自动测试系统25同时做测试。此多数个封装测试系统的作用形式与前述如图1所示的该多数个晶片系统相同。不论是「多层电路」或是「同步测试系统」(simultaneous testing system)均展现了以下所述的用于测试机调时(tester timing)的独特挑战。

参阅图3，其显示用于DDR-RAM元件中，测试系统时脉30、测试中元件(DUT，device under test)的资料输出线34、和测试机的资料选通脉冲38的调时关系。此测试系统时脉30是由自动测试系统所产生。在此案例中，系统时脉有250MHz的频率。此系统时脉30是用来驱动「测试中的元件」，而在此案例中是指「双倍资料传输速率动态随机存取记忆体」(DDR DRAM)。为因应此测试型态的输入，此测试中元件(DUT)会产生一输出34。在此案例中，此资料输出的信号34包含了DDR DRAM的资料汇流排线(D0-Dn)。该DDR DRAM是设计来将资料输出到系统时脉的每一半时脉循环，使该输出信号34有一500MHz的有效频率或双倍于该系统时脉。

在此说明中，此资料输出信号34显示每半时脉循环会改变各种状态。更且，该资料输出信号34以有限的时间到达最终状态。此资料选通脉冲信号38是由该测试机所产生。该测试机是使用资料选通脉冲信号38，来将输出信号34的抽测加以调时。由该调时图可以看出，该资料选通脉冲38的调时，对准确地获取资料输出值34来说是有决定性的。

参阅图4所示，在此描述了该多层电路测试时所遭遇的困难。举例来说，可能将一该多层电路的测试使用于常见技术中图1的晶片群的实施例或常见技术中图2的封装元件群的实施例上。此外，在此常见技术的实施例中，该DUT元件包括元件DDR DRAM元件。再参考图3，此图除了展示该晶片1的资料输出64、晶片2的资料输出68及晶片3的资料输出72外，也展示了资料选通脉冲60。在此案例中，电路群中多层电路间的重要变化会导致每一电路调时性能(timing performance)上的重要变化。然而，在同步、并行测试当中，单一选通脉冲的调时中用于所有的电路。

由标记点76、80和84可以看出，资料线64、68和72在选通脉冲60致能(enable)时是位于不同的状态。在常见技术中，资料选通脉冲60的调时为静态。亦即，以相对于系统时脉来说，一单一选通脉冲的调时，是用于经测试过的每一该群。然而，该静态选通脉冲的调时，却导致正确运作的电路晶片无法通过测试，特别是那些位于运作中视窗中最远程的电路。

以下有数个常见技术的发明是与资料选通脉冲和测试相关。Li在美国专利6,240,042中描述一用于具改善同步化的DDR DRAM以产生资料选通脉冲信号的方法；而Fox等人在美国专利4,412,327中揭露一用于测试一积体电路(IC)的一测试电路。

发明内容

本发明的主要目的在提供一种用于测试积体电路元件的有效方法。

本发明的另一目的在提供一种用于多层电路、自动测试系统将一资料选通脉冲最佳化的方法。

本发明的又一目的是，将用于一多层电路、并行测试的资料选通脉冲最佳化，使电路合格率达到最高。

本发明的又一目的是藉将电路群加以样品测试，而使资料选通脉冲最佳化。

本发明的又一目的是提供一个方法，用于测试积体电路元件或已封装的零件。

本发明的又一目的是提供一使用经过最佳化的资料选通脉冲的多层电路、自动测试系统，以测试一多层电路的方法。

本发明的又一目的是提供一将资料选通脉冲加以最佳化的方法，用于一每时脉循环一单一选通脉冲及一每时脉循环一双资料选通脉冲。

本发明的目的，本发明揭露一种用于多层电路、自动测试系统的资料选通脉冲最佳化的方法包含：首先，并行探测一包括多个电路的电路群；其次，将一自动化测试系统之一资料选通脉冲初始化至一相对于系统时脉循环之一选通脉冲设定点；其次，以并行方式藉使用该选通脉冲设定点来部分测试每一该电路的功能；其次，从该部分测试的步骤，在该选通脉冲设定点，记录一该电路群的电路合格率；其次，将该资料选通脉冲更新到一个新选通脉冲设定点；其次，重复该测试、记录、及更新的步骤直到完成该选通脉冲设定点的一特定范围为止；最后，将用于该电路群的有关于该最高电路合格率的资料选通脉冲设定至选通脉冲设定点。

又，本发明的目的，本发明又揭露一种使用多层电路、自动化测试系统来测试多个电路的方法，包括：首先将一自动测试系统初始化到一包含多个电路群的第一电路群，其中每一电路群又包含多个电路，且其中该第一电路群被视为一电流电路群；其次，测试该电流电路群，其中该测试包含：并行探测该电流电路群；其次，将该自动测试系统之一资料选通脉冲初始化到一相对于一系统时脉循环的一选通脉冲设定点；其次，以并行的方式藉该选通脉冲设定点来部分测试每一该电路的功能；在该选通脉冲设定点，从该部分测试的步骤记录该电路群中的一电路合格率；其次，将该资料选通脉冲更新到一新的选通脉冲设定点；其次，重复该测试、记录、及更新的步骤直到完成该选通脉冲设定点的一特定范围为止；其次，将用于该电路群的该资料选通脉冲，设定至与最高的该电路合格率相关的该选通脉冲设定点；以及最后藉该最佳化的资料选通脉冲来测试该电流电路群；接着，将该系统以指标指示至目前被视为该电流电路群的下一该电路群；以及最后将测试该电流电路群和以指标指示到下一该电路群的该等步骤重复执行，直至所有该等电路群完成测试为止。

至于本发明的详细构造、运用原理、作用与功效，请参照下列的附图所作的说明即可得到完全的了解。

附图说明

图1是说明常见技术的晶片群概念，其中在一积体电路晶圆上的多晶片是藉一多晶片、自动晶圆测试系统而进行同步测试的。

图2是说明常见技术的封装群概念，其中多个经封装过的电路是藉一多封装、自动测试系统而进行同步测试。

图3是说明常见技术中，用于「双倍数据传输速率动态随机存取记忆体」(DDR-RAM)元件的介于测试系统时脉、测试中元件(DUT)资料输出线、以及一测试机选通脉冲之间的调时(timing)关系。

图4是说明常见技术中，用于并行、多电路测试中，在静态资料选通脉冲设定点使用上的困难。

图5是说明本发明第一较佳实施例中，用于一多层电路、自动测试系统的将一资料选通脉冲最佳化的方法。

图6是说明本发明第一较佳实施例中，藉在该特定范围内的一下限与一上限间的递增，用来更新资料选通脉冲的调时关系。

图7是说明本发明第一较佳实施例中，藉在该特定范围内的一下限与一上限间的「对分搜寻」，用来更新资料选通脉冲的调时关系。

图8是说明本发明第二较佳实施例中，使用多层电路、自动测试系统来测试多个电路的方法。

具体实施方式

本发明的较佳实施例揭露一种测试高速资料传输率的积体电路元件方法。特别是揭露一种将用于并行、多层电路、自动测试系统的资料选通脉冲加以最佳化的方法。该方法是适用于同步、多层晶片或多层封装测试。熟悉该项技艺人士当能明了的是，本发明的应用和延伸不会偏离本发明的范围。

参阅图5，其是表示本发明第一较佳实施例中用于一多层电路、自动测试系统而将资料选通脉冲加以最佳化的方法100。本发明的几个重要特征显示在图解中，并将进一步描述如下。本发明在一晶圆测试中或在经封装后的元件最终测试中特别有效。该方法100包括：首先，并行探测一电路群。在一晶圆测试的情况中，一积体电路晶圆上的一组晶片是以同步加以探测。而在经封装后的零件的测试情况中，该经封装后的零件以同步加以探测测试。此处电路一词可能用来代表晶圆上之一积体电路晶片或经封装后的积体电路。在步骤110中，该电路群包括多个电路。其次，在步骤114中，将一自动测试系统的资料选通脉冲加以初始化至相对于系统时脉循环的第一选通脉冲设定点。其次，在步骤118中，该群组的每一电路的功能是以并行的方式利用该选通脉冲设定点加以部分测试。其次，在步骤122中，将由在选通脉冲设定点进行部分测试的步骤中的电路群的电路合格率加以记录。其次，在步骤126中，将资料选通脉冲更新至一新的选通脉冲设定点。其次，在步骤130中，将测试、记录、和更新等之步重复运作直至完成一特定范围的资料选通脉冲设定点为止。最后，在步骤134中，将用于电路群的该资料选通脉冲配合最高的电路合格率加以设定。

于步骤110中，在将该电路群进行探测时，最好进行探测的电路在大约2个到128个之间。做为本发明的重要特征，在步骤118中只测试每一电路的部分功能。最好的情况是，测试中的元件(DUT)为一记忆体元件，而更好的情况是，该DUT为一「双倍资料传输速率动态随机存取记忆体」(DDR DRAM)。在此情况下，于步骤118的样品测试当中，只测试该记忆体阵列(memory array)的一部分。藉由仅同步测试电路群内每一电路中一部份的功能，此步骤118中每一设定点上的最新选通脉冲设定的效力就可以快速地评估出来。

在步骤126中，更新选通脉冲设定点的方法可能有好几个，但由于精确的方法对本发明的主要特征并不重要，故在此选择两种值得讨论的方法。参阅图6，其是展示一更新选通脉冲设定点的第一种方法。在此方法中，该选通脉冲设定点是在该特定范围内的一下限与一上限间递增。在步骤114中，如图6所示，该资料选通脉冲被初始化至选通脉冲1 210，并且在此实施例中是与系统时脉200相关。在步骤118中，该电路群中的每一电路的部分测试是使用选通脉冲1的设定点来进行，且如步骤122中所述以记录其合格率。然后该资料选通脉冲就借着将该调时位置向前递增至选通脉冲2 200所展示的关系来更新(updated)。此选通脉冲是利用部分测试来估算。而且此程序在该资料选通脉冲位置(data strobeposition)转移至选通脉冲3 230等等时一直重复进行，直到最后转移到选通脉冲N 240的位置，而资料选通脉冲值的该特定范围在此位置才完成。此方法可保证所有范围内有关于电路合格率的选通脉冲值都被估算到。

参阅图7所示，其说明在步骤126中，进行资料选通脉冲设定点更新(updating)的一替代方法。此方法是藉执行一「对分搜寻」(binary search)来选择一最佳的选通脉冲位置。

执行在此技术领域内很出名「对分搜寻法」有数种。举例来说，资料选通脉冲被初始化到选通脉冲1 250。然而，在选通脉冲1的合格率被估算后，该设定点被设定至选通脉冲范围的另一端，即选通脉冲N 260。其次，在选通脉冲1及选通脉冲N位置之间的范围R1被分割来选择在范围中间呈现选通脉冲S1270的设定点。选通脉冲S1设定点的合格率经估算后，再重新选择一个新的设定点，此设定点的合格率数据必须被考虑到。下一个资料选通脉冲设定点必须以是否将选通脉冲放置在靠近于选通脉冲1或选通脉冲N的位置似乎可增进合格率为根据来加以选择。下这个决定是根据选通脉冲1或选通脉冲N中哪一设定点可以显示较佳的合格率。在此案例中，选通脉冲N可提供较佳的合格率。因此，在选通脉冲S1和选通脉冲N之间的范围R2就被对分来选择设定点选通脉冲S2。此过程一直持续，直到最后的资料选通脉冲设定点被选定为止。这种用来更新资料选通脉冲的「对分搜寻法」具有可减少设定点数目的优点，且这些设定点必须经过估算，因此，可减少选择最佳化资料选通脉冲设定所需的时间。

特别需要注意的是，用于多层电路测试而将资料选通脉冲设定点最佳化的该崭新的方法是用于说明像是DDR DRAM的双倍资料速率元件的资料线的情况。该等DDR元件是特别要求用于高速应用元件的测试。根据将电路群进行样品测试且以在该技术和常见的方法(其选通脉冲位置为固定)相比较时，资料选通脉冲最佳化的能力会改善用于多层电路测试的电路合格率。此外，此方法也可用在使用每一系统时脉循环之一单一资料速率元件。更且，该方法也可用来在用于单一电路上的多个数据选通脉冲中选择最佳化的位置。举例来说，用于一电路的数个输出的个别数据选通脉冲可利用在此所揭露的方法一一予以最佳化。

现在来参阅图8，其是展示本发明的第二较佳实施例。一种使用多层电路、自动测试系统以测试多个电路的方法145描述于下。此方法145包含，第一步，在步骤150中，将一自动测试系统初始化到一包含多个电路群的第一电路群，其中每一电路群又包含多个电路，且其中该第一电路群被视为一电流电路群；其次，以一方法测试该电流电路群，该方法包含：首先，并行探测该电流电路群。其次，在步骤100中利用该第一最佳实施例的最佳化方法将用于电流电路群的资料选通脉冲最佳化。在步骤160中，该测试方法利用经最佳化的资料选通脉冲以测试该电流电路群的方式重新开始。其次，将该系统以指标指示至目前被视为该电流电路群的下一该电路群，且在步骤170中，此电路群被视为是最新群组。最后，在步骤180和190中，将测试该电流电路群和以指标指示到下一该电路群的该等步骤重复执行，直到所有该等电路群完成测试为止。与该第一实施例一样，该第二实施例的方法可以延伸至涵盖多个资料选通脉冲以及每一时脉循环的单一或双选通脉冲位置。

现在可就本发明的优点总结于下。为达成测试一积体电路元件的一有效方法是将一用于多层电路、自动测试系统的资料选通脉冲予以最佳化，使得晶片合格率达最高值。藉由对电路群进行样品测试而将该资料选通脉冲予以最佳化的方法对晶片测试或经封装后的晶片测试均属有效。最后，对用于每一时脉循环的单一选通脉冲及每一时脉循环的双倍选通脉冲，该方法皆可达成将资料选通脉冲予以最佳化。

如较佳实施例中所示，此藉一多层电路、测试系统以测试一积体电路元件的新方法可对常见技术提供一有效的选择性方法。

在较佳实施例的详细说明中所提出的具体的实施例仅为了易于说明本发明的技术内容，而并非将本发明狭义地限制于该实施例，凡依本发明的精神及以下权利要求范围的情况所作种种变化实施均属本发明的范围。

符号说明

1  晶片          2  晶片

3  晶片          4  晶片

10 晶圆          14 晶片

18 晶片群A       22 晶片群B

25 自动测试机    26A、26B、26C、26D 经封装后的电路元件

30 系统时脉      34 资料输出线

38 选通脉冲      60 选通脉冲

64 资料输出      68 资料输出

72 资料输出      76、80、84 标记点

100 使资料选通脉冲最佳化的方法      110 探测电路群

114 初始化资料选通脉冲              118 部分测试电路群中的每一电路

122 记录合格率                      126 更新选通脉冲设定点

130 选通脉冲设定点的特定范围完成测试    134 将选通脉冲设定至最高合格率设定点

145 以电路群测试多个电路的方法          150 初始化到第一电路群

160 使用最佳化的资料选通脉冲来测试电路群    170 指引到下一个电路群

180 最后的电路群？                          190 完成

200 系统时脉       210 选通脉冲1       220 选通脉冲2

230 选通脉冲3      240 选通脉冲N       250 选通脉冲1

260 选通脉冲N      270 选通脉冲S1      280 选通脉冲S2

Claims (25)

1.一种用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，包含：

并行探测一包括多个电路的电路群；

其次，将一自动化测试系统之一资料选通脉冲初始化至一相对于系统时脉循环的一选通脉冲设定点；

其次，以并行方式藉使用该选通脉冲设定点来部分测试每一该电路的功能；从该部分测试的步骤，在该选通脉冲设定点，记录一该电路群的电路合格率；

其次，将该资料选通脉冲更新到一个新选通脉冲设定点；

其次，重复该测试、记录、及更新的步骤直到完成该选通脉冲设定点的一特定范围为止；以及

其次，将用于该电路群的该最高晶片合格率的资料选通脉冲设定至选通脉冲的设定点。

2.如权利要求1所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其特征在于：其中该电路群包含在一积体电路晶圆上的一晶片群。

3.如权利要求1所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其特征在于：该电路群包含一已封装的积体电路元件群。

4.如权利要求1所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其特征在于：其中每一该电路包含一记忆体元件。

5.如权利要求1所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其特征在于：其中每一该电路群包含约2个到128个之间的该等电路。

6.如权利要求1所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其特征在于：其中该资料选通脉冲包含用于每一该系统时脉循环的一单一选通脉冲。

7.如权利要求1所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其特征在于：其中该资料选通脉冲包含用于每一该系统时脉循环的两个选通脉冲。

8.如权利要求1所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其特征在于：其中将该资料选通脉冲更新到一新的该选通脉冲设定点的该步骤包含在该特定范围内的一下限与一上限间的递增。

9.如权利要求1所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其特征在于：其中更新该资料选通脉冲到一新的该选通脉冲设定点的该步骤包含在一下限与一上限间的特定范围内的「对分搜寻」。

10.一种用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，包含：并行探测一包括多个电路的电路群；

其次，将一自动化测试系统的一资料选通脉冲初始化至一相对于系统时脉循环的一选通脉冲设定点；

其次，以并行方式藉使用该选通脉冲设定点来部分测试每一该电路的功能；从该部分测试的步骤，在该选通脉冲设定点，记录一该电路群的电路合格率；

其次，借着在该特定范围内的一下限与一上限间的递增将该资料选通脉冲更新到一个新的选通脉冲设定点；

其次，重复该测试、记录、及更新的步骤直到完成该选通脉冲设定点的一特定范围为止；以及

其次，将用于该电路群的该最高晶片合格率的资料选通脉冲设定至选通脉冲的设定点。

11.如权利要求10所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其特征在于：其中该电路群包含在一积体电路晶圆上的一晶片群。

12.如权利要求10所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其特征在于：其中该电路群包含一已封装的积体电路元件群。

13.如权利要求10所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其中每一该电路包含一记忆体元件。

14.如权利要求10所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其特征在于：其中该资料选通脉冲包含用于每一该系统时脉循环的一单一选通脉冲。

15.如权利要求10所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其特征在于：其中该资料选通脉冲包含用于每一该系统时脉循环的两个选通脉冲。

16.如权利要求10所述的用于多层电路、自动测试系统的资料选通脉冲最佳化的方法，其特征在于：其中每一该电路群包含约在2个到128个之间的该等电路。

17.一种使用多层电路、自动化测试系统来测试多个电路的方法，包括：

将一自动测试系统初始化到一包含多个电路群的第一电路群，其中每一电路群又包含多个电路，且其中该第一电路群被视为一电流电路群；

其次，测试该电流电路群，其中该测试包含；

并行探测该电流电路群；

其次，将该自动测试系统的一资料选通脉冲初始化到一相对于一系统时脉循环的一选通脉冲设定点；

其次，以并行的方式藉该选通脉冲设定点来部分测试每一该电路的功能；

在该选通脉冲设定点，从该部分测试的步骤记录该电路群中的一电路合格率；

其次，将该资料选通脉冲更新到一新的选通脉冲设定点；

其次，重复该测试、记录、及更新的步骤直到完成该选通脉冲设定点的一特定范围为止；

其次，将用于该电路群的该资料选通脉冲，设定至与最高的该电路合格率相关的该选通脉冲设定点；以及

其次，藉该最佳化的资料选通脉冲来测试该电流电路群；

其次，将该系统以指标指示至目前被视为该电流电路群的下一该电路群；以及

其次，将测试该电流电路群和以指标指示到下一该电路群的该等步骤重复执行，直至所有该等电路群完成测试为止。

18.如权利要求17所述的使用多层电路、自动化测试系统来测试多个电路的方法，其特征在于：其中该电路群包含在一积体电路晶圆上的晶片群。

19.如权利要求17所述的使用多层电路、自动化测试系统来测试多个电路的方法，其特征在于：其中该电路群包含已封装的积体电路元件群。

20.如权利要求17所述的使用多层电路、自动化测试系统来测试多个电路的方法，其特征在于：其中每一该电路包含一记忆体元件。

21.如权利要求17所述的使用多层电路、自动化测试系统来测试多个电路的方法，其特征在于：其中该资料选通脉冲包含一用于每一该系统时脉循环的一单一选通脉冲。

22.如权利要求17所述的使用多层电路、自动化测试系统来测试多个电路的方法，其特征在于：其中该资料选通脉冲包含用于每一该系统时脉循环的两个选通脉冲。

23.如权利要求17所述的使用多层电路、自动化测试系统来测试多个电路的方法，其特征在于：其中将该资料选通脉冲更新到一新的该选通脉冲设定点的该步骤包含在该特定范围内的一下限与一上限间的递增步进。

24.如权利要求17所述的使用多层电路、自动化测试系统来测试多个电路的方法，其特征在于：其中更新该资料选通脉冲到一新的该选通脉冲设定点的该步骤包含在一下限与一上限间的特定范围内的「对分搜寻」。

25.如权利要求17所述的使用多层电路、自动化测试系统来测试多个电路的方法，其特征在于：其中至少两个该资料选通脉冲被最佳化。

Images