CN1176467A - 一种测试半导体存储器件的方法及一种半导体存储器件 - Google Patents

一种测试半导体存储器件的方法及一种半导体存储器件 Download PDF

Info

Publication number
CN1176467A
CN1176467A CN97118209A CN97118209A CN1176467A CN 1176467 A CN1176467 A CN 1176467A CN 97118209 A CN97118209 A CN 97118209A CN 97118209 A CN97118209 A CN 97118209A CN 1176467 A CN1176467 A CN 1176467A
Authority
CN
China
Prior art keywords
signal
circuit
test
clock
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN97118209A
Other languages
English (en)
Inventor
岩切逸郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1176467A publication Critical patent/CN1176467A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

揭示了用于在半导体存储器件上完成指定的测试的方法和设备。此半导体存储器件有一个时钟产生电路和一个控制电路,时钟产生电路响应于操作请求信号,产生时钟信号,而控制电路产生复位信号,以在一段预定的时间之后停止产生时钟信号。控制电路还响应于时钟信号产生至少一个操作控制信号,以执行存储器件的基本操作。

Description

一种测试半导体存储器件的方法 及一种半导体存储器件
本发明涉及测试一种设置可产生时钟信号的操作时钟的半导体存储器件的一种方法，还涉及一种具有新结构的半导体存储器件。该半导体存储器件可以是行存储器、字段存储器等。该存储器件根据时钟信号执行一基本操作，并在操作结束后自动复位。“基本操作”一词在这里被定义为诸如读和/或写数据、更新数据等一般由一存储器件进行的操作。
在一种类型的半导体存储器件诸如动态随机存储器(DRAM)的运行中，假设电源电压为Vcc，常常会向每个存储单元的单元板施加具有Vcc/2的电平的电压。向单元板施加这一电压的理由是，可将单元板电压的变化减小到电源电压变化的一半，并且当逻辑电平“H”和“L”被写入存储单元时可以得到相同的余量。此Vcc/2电压在DRAM内产生。
在一个DRAM内，在一条位线和一个单元板之间或一条字线和一个单元板之间经常会形成由图案形成残留(patterning residual)之类造成的高阻(下面称为高阻短路，或称短路)电流通路。形成它的原因是该DRAM的这些部件是在接近微印刷术(microlithography)的处理极限的严格的精度下进行加工的。由于此短路具有高阻，它不会影响器件的基本操作。然而这种短路状态常常在较长一段时间后引起DRAM内绝缘膜的击穿，结果，这将破坏半导体存储器件的可靠性。相应地，此短路状态有时通过监视电路的电压电平来进行检测，该电路在设置在DRAM上的一个端子处产生Vcc/2的电压。
有两种方法监视Vcc/2端的电平。在第一种方法中，通过使DRAM处于备用状态来监视电平，而在第二种方法中通过使DRAM处于工作状态来监视电平。第一种方法可以用于检测一条字线和一个单元板之间的短路，但不能用于检测一条位线和一个单元板之间的短路。其原因在于，由于当使DRAM处于备用状态时，字线被置于地电平，若字线和单元板有高阻短路，则Vcc/2端的电平会在字线电平变化的影响下变化。这样，便可检测出短路来。另一方面，当DRAM处于备用状态时，位线电平一般被置于Vcc/2，即把位线置于与单元板相同的电平。这种情况下，由于即使位线和单元板短路，Vcc/2端的电平也不变化，所以无法检测出高阻短路。
这样，通过使DRAM处于工作状态可检测出一条位线和一个单元板是否短路。即，采用第二种方法，此方法中，将DRAM的一个检测放大器置于启动状态(工作状态)，位线可置于“H”或“L”逻辑电平，而在其一种状态下对Vcc/2端的电平进行监视。理由如下，使用第二种方法，在位线和单元板具有不同电平的状态，可以监视单元板的电平。
然而，当用这种方式监视DRAM时，必要监视在这样一种状态下的DRAM的指定部分的电平，在此状态下，其基本操作时间比普通用途的基本操作的操作时间延长了一段时间。理由如下，如前所述，由于在单元板和位线之间形成了高阻短路，要用较长的时间使单元板的电平受位线“H”或“L”的电平的影响，因此需要使位线处于“H”或“L”电平的时间与一般的基本操作所需的时间相比要较长些。这样的长时间检测也称为“长周期检测”。
参照图11特别地描述这一点。图11显示了Vcc/2端电平随经过时间的变化，从时刻“0”开始的所经过的时间由横坐标轴表示，在“0”时刻使检测放大器处于工作状态，而电压电平由纵座标轴表示。图11中，I是位线被置于Vcc电平的情况下的特性曲线，II是位线被置于地电平情况下的特性曲线。如图11所示，如果在一个单元板和一订位线之间存有高阻短路，即使当检测放大器处于工作状态，而位线被置于“H”或“L”电平，Vcc/2端电平(图11中的VCP电平)需要较长的时间才变化到短路能够被检测到的电平。特别地，假设在对DRAM的一般使用中使检测放大器返回非工作状态的所需的时间是T1，如果至少在一个时间T2(它大大迟于T1)之前检测放大器不处于工作状态，则一个异常状态(比如高阻短路)，就不会出现在VCP电平上。因此，当使用这种方法时，如果不使用频率比DRAM通常使用的时钟信号频率低的时钟信号，短路状态就不能被检测出来。
然而，此长周期的测试无法用于一种存储器内产生一个时钟信号的半导体存储器件，比如，一个诸如现有的字段存储器、行存储之类的串行存取存储器。原因是在一个此现有类型的半导体存储器件中，时钟信号的工作周期由设置在器件内的时钟产生电路确定，而且把此时钟信号作为一般基本操作的频率使用。此外，此时钟信号不能从半导体存储器件的外部进行控制。因此在目前状态下，不可能检测到比如在一种在存储器内产生时钟信号的半导体存储器件内的一条位线和一个单元板之间的短路。
参见图12到14，更加详细地描述这一点。图12是方框图，显示了设置在半导体存储器件内的时钟产生电路13外围的电路，此半导体存储器件在存储器内产生一个时钟信号CK。图13是方框图，显示了存储器的存储单元组外围的检测放大器、存储单元、位线和字线。图14是定时图，用于解释存储器的工作。
在现有的字段存储器、行存储器等存储器中，把各种操作请求信号Sx输入到一个仲裁器11。仲裁器11为每一操作建立优先级，并且对应于其优先级将操作请求信号S1输出到时钟产生电路13。如图14所示，响应于操作请求信号S1，时钟产生电路产生一个时钟信号CK。把时钟信号CK输入到对应ROW系统控制电路或控制电路15。ROW系统控制电路15控制(驱动或使之不活动)字线、一个ROW地址计数器和检测放大器。它还根据时钟信号CK产生各种驱动信号，并将这些信号输出到存储器件的相应部分。
存储器件根据驱动信号执行基本操作。如图14所示，各种驱动信号包括字线驱动信号S2和检测放大器驱动信号S3。如图13所示，把字线驱动信号输入到一个X译码器21，此译码器根据字线驱动信号S2的定时驱动字线。把检测放大器驱动信号S3输入到检测放大器23，因此驱动此检测放大器转入工作状态。如图13所示，B和C分别代表一条位线和一个单元板。
在完成了从字线启动操作到检测操作的过程序列后的一个指定时刻，ROW系统控制电路15向时钟产生电路输出一个复位信号S4，以使其复位。当时钟产生电路13被复位后，ROW系统控制电路15被复位，如图14所示。因为在一个现有的字段存储器或行存储器中，字线、检测放大器等驱动的定时是通过半导体存储器件内部产生的信号完成的，检测放大器或字线处于工作状态的时间不能从存储器件外部进行控制。因此，不可能完成长周期检测。
相应地，本发明的一个目的是为在存储器件里产生时钟信号的半导体存储器件提供一种完成长周期测试的方法，并开发一种适合此方法的新结构的半导体存储器件。
本发明包括一种方法和设备，以在具有时钟产生电路和控制电路的半导体存储器件上完成指定的测试。时钟产生电路响应于个操作请求信号产生一个时钟信号，而控制电路产生复位信号以在一段指定的时间后终止时钟信号的产生。控制电路响应于时钟信号，产生至少一种操作控制信号，以完成存储器件的基本操作。
这一检测是这样执行的，向半导体存储器件输入测试方式信号来驱动指定的测试；把复位信号的产生延迟一段超过预定的时间间隔的时间；当输入测试方式信号时执行所指定的测试；并通过停止输入测试方式信号来终止指定的测试。
这样，在内部产生时钟信号的半导体存储器件中，经过一段较长的时间(一个长周期)完成基本操作。由于可以检测到仅在长周期操作中才出现的故障，故可完成对一条位线和一个单元板之间的短路测试。
本发明的上述的和其它的目的、特点和优点将通过下文结合附图进行的描述而更好的理解。
图1是方框图，显示了本发明的半导体存储器件的第一实施例；
图2是定时图，显示了图1的半导体存储器件在测试方式下的操作；
图3是方框图，显示了本发明的半导体存储器件的第二实施例；
图4是定时图，显示了图3的半导体存储器件在测试方式下的操作；
图5是方框图，显示了本发明的半导体存储器件的第三实施例；
图6是方框图，显示了本发明的半导体存储器件的第四实施例；
图7显示了一种时钟选择电路；
图8显示了一种延迟电路和一种复位信号选择电路；
图9显示了一种块选择电路；
图10显示了一种计数器选择电路；
图11是一个曲线图，用于解释现有技术和本发明，显示了当一条位线和一个单元板之间被短路时单元板电压电平的变化；
图12是一个方框图，用于解释一种，产生时钟信号的现有的半导体存储器件；
图13是一个简图，显示了已知的半导体存储器的存储单元组外围的元件；以及
图14是一个用于解释图12的半导体存储器件的操作的图。
在下文中，结合附图对本发明的一种检测半导体存储器件的方法和一种适合这种检测的半导体存储器件的几个实施例进行了描述。图中相同的部件标以同一标号。
第一实施例
图1所示为本发明的第一实施例的方框图。该实施例提供了一种半导体存储器件，它包括仲裁器11，用于优先输出一个从作为到仲裁器的输入的各个操作请求信号Sx中选出的操作请求信号S1，时钟产生电路13，用于在接收到信号S1时输出一个时钟信号CK，还有ROW系统控制电路15，或是用于在收到时钟信号CK后至少输出操作信号S2和S3以分别驱动一个字线和一个检测放大器的控制电路。
这个半导体存储器件还有第一端子31，第二端子33，和时钟选择电路35。当将要执行规定的检测时，第一端子31从半导体存储器件的外部输入产生于外部的测试信号St到时钟选择电路35。当将要执行规定的检测时，第二端子33从半导体存储器件的外部输入产生于外部的时钟信号CKt到时钟选择电路35。测试方式信号和测试时钟信号延长了基本操作的操作时间，这和半导体存储器件的一般用途的基本操作的操作时间形成对照。这样，如果想要确定半导体存储器件中是否存有异常状态，基本操作的操作时间会通过输入测试信号而延长。
考虑结合图11所讨论的例子，一个普通的时钟信号是一个能够在时刻T1时将检测放大器从工作状态转入非工作状态的信号。作为对照，测试时钟信号CKt是一个能够在时刻T2或在时刻T2之后将检测放大器从工作状态转入非工作状态的信号。在测试时，测试时钟信号CKt取代普通的内部时钟信号CK。
测试时钟信号CKt例如可以是频率比时钟信号CK的频率低的一种时钟信号。测试时钟信号的最佳频率可以通过考虑要检测的项目(诸如要检测的短路电阻)来确定。
当把测试方式信号St输入进时钟选择电路35后，时钟选择电路35向ROW系统控制电路15提供测试时钟信号CKt，代替了来自时钟产生电路13的时钟信号CK。当未把测试方式信号St输入进时钟选择电路35时，时钟选择电路35向ROW系统控制电路提供由时钟产生电路13产生的时钟信号CK。
时钟选择电路35包括已知的逻辑电路。参见图7，时钟选择电路35由第一双输入“与”电路35a、第二双输入“与”电路35b，双输入“或”电路35c和一个反相器电路35d构成。第一双输入“与“电路35a接收测试方式信号St和测试时钟信号CKt。第二双输入“与”电路35b接收来自时钟产生电路13的时钟信号CK和经过反相器电路35d的测试方式信号St。把从第一和第二“与”电路35a和35b分别输出的信号输入进双输入“或”电路35c。双输入“或”电路35c的输出是时钟选择电路35的输出，把它输入进ROW系统控制电路15。
如果测试方式信号St处于“L”状态，“与”电路35b通过“或”电路35c输出来自时钟产生电路13的时钟信号CK到控制电路15。在这一操作方式下，完成参照图12到14所解释的一般基本操作。另一方面，当测试方式信号St被置于“H”状态时，“与”电路35a通过“或”电路35c向控制电路15输出提供给端子33的测试时钟信号CKt。在这一操作状态下，时钟选择电路35的输出被转换成测试时钟信号CKt，将半导体存储器件转入测试状态。在测试状态下当输入测试方式信号St后，此实施例的操作图2的定时图在下文中描述。
在测试状态下，时钟选择电路35向ROW系统控制电路15输出测试时钟信号CKt。响应于测试时钟信号CKt，ROW系统控制电路15使半导体存储器件完成基本操作。具体地说，此ROW系统控制电路15输出了启动一条字线和启动一个检测放大器的驱动信号S2和S3。
ROW系统控制电路15还产生一个复位信号S4，在产生测试时钟信号CKt后的规定时刻，以与在一般操作中相同的方式将它输入至时钟产生电路13。时钟产生电路13在收到复位信号S4后停止产生时钟信号CK。然而，由于半导体存储器件处于测试状态，时钟产生电路13和ROW系统控制电路15并不相互连接。这样，即使不再产生来自时钟产生电路13的时钟信号CK，ROW系统控制电路的操作仍将继续。
在测试状态下，只要测试时钟信号CKt不切换到“L”电平时ROW系统控制电路15就不复位。相应地，检测放大器保持在工作状态。因此，如果在一条位线和一个单元板之间产生了一个短路，就能够监视此短路，直到Vcc/2端的电平发生变化。
这样，可以完成一个长周期的测试。此测试并不限于一条位线和一个单元板之间的短路测试。也可以完成各种在半导体存储器件的基本操作中反映出来的异常状态的测试。这对于下文中将要描述的本发明的其它实施例也是如此。例如，一个半导体存储器件经常包括有一个电压提升电路，以提供一个接近2Vcc的电压，用作字线的驱动信号。也能完成对此电压提升线路的测试，以确定在长周期测试中是否保持已提升的电压电平。
第二实施例
图3是表示出本发明第二实施例的方框图。和第一实施例相似，此半导体存储器件设置有仲裁器11、时钟产生电路13、ROW系统控制电路15，和在执行规定测试时用于输入测试方式信号St的端子31。第二实施例还设有延迟电路41和复位信号选择电路43。把端子31、复位信号S4和延迟电路41的输出连接到复位信号选择电路43。
延迟电路41的输入端接收由ROW系统控制电路15所产生的复位信号S4。延迟电路41提供一个延迟，此延迟足以延长复位信号S4到达时钟产生电路13所需的时间，从而，在其间为进行测试而完成半导体存储器件的基本操作的操作时间比半导体存储器件用作一般用途完成的基本操作的操作时间要长。相应地，如果存储器件中存在异常状态，则将延长基本操作的操作时间。
例如，考虑参照图11解释的例子，由延迟电路41所提供的延迟足以延迟复位信号S4，因此它在时刻T2或在其后到达时钟产生电路13。当输入测试方式信号St时，复位信号选择电路43向时钟产生电路13输出一个从延迟电路41输出的复位信号Sd；不然，它向时钟产生电路13输出从ROW系统控制电路15输出的复位信号S4。
延迟电路41和复位信号选择电路43包括已知的逻辑电路。参见图8，延迟电路41为包括多个延迟器件的电路，需要这些延迟器件提供所需的延迟量。每个延迟器件包括反相器电路41a、连接到反相器输出侧的电阻器R和一个连接在电阻器R输出端和地之间的电容器C。调整反相器的级数，以使延迟电路41的输出侧和输入侧有相同的逻辑。
复位信号选择电路43是一个包括第一双输入“与”电路43a，第二双输入“与”电路43b，两个输入的“或”电路43c和反相器电路43d的电路。第一双输入“与”电路43a接收经过延迟电路41的经延迟的复位信号S4’和测试方式信号St。第二双输入“与”电路43b接收经过反相器电路43d的测试方式信号St和复位信号S4。把第一和第二个“与”电路43a和43b的输出分别输入到双输入“或”电路43c。双输入“或”电路43c的输出是复位信号选择电路43的输出。
当测试方式信号St处于“L”状态时，半导体存储器件执行一般操作，即参照图12到图14所解释的基本操作。具体地说，当信号St处于“L”状态时，把由ROW系统控制电路15产生的复位信号S4通过复位信号选择电路43的“与”电路43b和“或”电路43c连接到时钟产生电路13。另一方面，当测试方式信号St处于“H”状态时，把经延迟的复位信号S4’通过复位信号选择电路43的“与”电路43a和“或”电路43c连接到时钟产生电路13，而将半导体存储器件转入测试状态。
下文中参照图4的定时图描述此实施例在测试状态下的操作。当测试方式信号处于“L”状态时，时钟信号CK，字线驱动信号S2、检测放大器驱动信号S3和复位信号S4在同一时刻产生，如对图14所示的现有技术系统进行的解释那样。然而，当测试方式信号处于“H”状态时，把复位信号Sd到达时钟产生电路13的时刻延迟由延迟电路41提供的延迟量Td。由于须停止由时钟产生电路13产生的时钟信号CK的时刻延迟一延迟量Td，因而延长ROW系统控制电路15复位的时间。结果延长了诸如驱动字线，或启动检测放大器之类的基本操作的操作时间。因此，检测放大器处于工作状态的时间比一般用途下的时间要长。相应地，如果在一条位线和一个单元板之间产生了一个短路，便能够监视此短路，直到Vcc/2端的电平发生变化。这样，一个长周期的测试。
在第二实施例中，由于省略了用来输入第一实施例中所需的测试时钟信号CKt的端子33，故能够显著地减小芯片封装的大小。
第三实施例
在一个半导体存储器件中，当许多存储单元和一条字线或位线连接时，要启动每个存储单元是困难的。因此，在一个大容量的半导体存储器件中，存储单元组被分成多个单元块。本发明的第三实施例包括一个半导体存储器件，其中，时钟信号产生于此半导体存储器件内部，并且它的存储单元组被分成多个单元块。
当半导体存储器件的一个存储单元组被分成多个单元块时，需要对每一单元块上进行测试，以确定在一个单元板和一条位线之间是否存在高阻短路。这一测试可以通过对一个单元块驱动任何一条字线以实行上述的长周期测试来完成。理由如下，由于一个单元组中所有的检测放大器可同时转入工作状态，如果在一个单元板和任何一条位线之间产生了短路，则在VCP电平上便会显示出短路的影响。因此，为了缩短测试时间，最好是在一个单元块的测试一结束就驱动下一个单元块中的任何一条字线以跳到此单元块。然而，由于在一个域字段存储器(fieldmemory)和一个行存储器(line memory)等当中，只能够执行串行存取，故需要在器件中的地址计数器中对相应于每一单元块的地址加1，以对每一单元块，以在每一单元组进行测试。因此，在本发明的第一或第二实施例中，必须对每个地址执行一个长周期测试，这需要大量的测试时间。相应地，在第三实施例中，半导体存储器件使用了图5所示的结构，其存储单元被分成各个单元块1-4。
图5中，单元块1-4中的每一块设置有一个用于选择一条字线的X译码器。还设置有块选择电路51；端子53a到53d；第一端子31，用于输入测入方式信号St和ROW地址计数器55，用于输出地址数据以选择字线。ROW地址计数器55根据增量信号INC进行计数操作，输出地址数据A0到A9以选择一个存储单元块的一条字线。在此实施例中，规定地址数据A8到A9为输入到块选择大电路51的块选择位。把剩下的数据A0到A7被分别输入到单元块1到4的X译码器。
在半导体存储器件的一般操作中，根据地址数据A0到A9把存储单元组的字线从单元块1到4中一个接一个选出。另一方面，在测试方式中，只使用地址数据A0到A7，如下文中所描述的那样。端子53a到53d分别根据地址数据A8和A9连接到块选择电路51。这些端子53a到53d是用于输入一个块选择信号，以从多个单元块1到4中选出任意一个单元块的端子。把用于输入测试方式信号的第一端子31也连接到块选择电路51。当输入了一个测试方式信号St时，块选择电路51确认了来自终端子53a到53d的块选择信号，否则确认从ROW地址计数器55中输出的地址数据中规定位A8和A9的块的信号。可以通过组合已知的逻辑电路来得到块选择电路51。
图9表示出一种块选择电路的例子。在这一例子中，从ROW地址计数器55输入的数据是位A8和位A9，而且设置了一个信号输入系统，此系统中端53a到53d有四个位。这个例子中的块选择电路51是一个有作为输入数据的从ROW地址计数器55输出的块选择位A8和A9，还包括有四个输出的译码器51a，第一到第八双输入“与”电路51b到51i、第一到第四双输入“或”电路51j到51m和倒相器电路51n。把用于输入测试方式信号St的第一端子31连接到第一到第四双输入“与”电路51b到51e的每个“与”电路的一个输入侧。把端子53a到53d的每个端子不重复地分别连接到第一到第四双输入“与”电路51b到51e的另一输入侧。把第一端子31通过侧相器电路51n连接到第五到第八双输入“与”电路51f到51i中每个电路的一个输出侧。把译码器51a的四个输出的每个不重复地分别连接到第五到第八双输入“与”电路51f到51i中的每个“与”电路的另外的输入侧。把第一到第四双输入“与”电路51b到51e的每个输出不重复地分别连接到第一到第四双输入“或”电路51j到51m的每个“或”电路的一个输入侧。把第五到第八双输入“与”电路51f到51i的每个输出不重复地分别连接到第一到第四双输入“或”电路51j到51m的每一个电路的另外一个输出侧。把第一到第四双输入“或”电路51j到51m的输出分别是单元块选择电路51的输出。
在第三实施例中，当执行一指定测试时，把处于“H”状态的测试方式信号St输入到第一端子31，并且把单元块选择信号通过终端53a到53d逐个地输入。然后，由来自端子53a到53d的输入信号选择块1到4。即，在不逐个地增加ROW地址计数器55的计数时，可以改变要被指定的单元块。在一个选出的单元块中的对一条字线的选择是通过地址数据A0到A9中的地址数据A0到A7完成的。于是，一个长周期测试便完成了。由于第一和第二实施例都可以完成这一测试，故省略进一步的解释。
另一方面，当存储器件不处于测试状态时，通过来自ROW地址计数器55的数据A0到A9完成一般的串行存取。虽然此实施例有四个端子来从外源输入块选择信号，但这仅仅是因为考虑了这样一个例子，在此例子中图5所述的单元块1到4在一对一的基础上被选择。本发明并不限于这一特殊的实施例。
第三实施例还可以规定一个要从半导体存储器件的外面进行测试的单元块，在此半导体存储器件内产生一个时钟，而且它的存储单元组被分成多个单元块。相应地，由于不需选择所有地址，故可以缩短测试时间。
第四实施例
第三实施例使对每一单元块完成测试成为可能，方法是设置端子，用于从一个半导体存储器件的外部输入块选择信号。参见图6，本发明的第四实施例设置有一个第一端子31，用于按和第一到第三实施例相同的方式输入测试方式信号。存储器件还设置有ROW地址计数器55、块选择电路51、单元组选择地址计数器61和计数器选择电路63。
如果单元块选择电路51要同图13的存储单元组一起使用，则此电路51可以只包括译码器51a(见图9)。选择地址计数器61是一个由输入在半导体存储器件中设置的ROW地址计数器55的增量信号INC驱动的计数器。当输入测试方式信号St后，计数器选择电路63确认块选择地址计数器61的操作，否则确认地址计数器55的操作。详细而言，当输入一个测试方式信号St后，计数器选择电路63确认选择块地址计数器61的输出，否则确认ROW地址计数器55中的块规定位(图6中的A8和A9)的输出。
计数器选择电路63(它的一个例子示于图10)可包含一个由已知逻辑电路组合而成的电路。此例子中的计数器选择电路63是一个由第一到第四双输入“与”电路63a到63d、第一和第二双输入“或”电路63e到63f和反相器电路63g组成的电路。把用于输入测试方式信号St的第一端子31连接到第一到第二双输入“与”电路63a和63b的每个“与”电路的一个输入侧，而把块选择地址计数器61的输出A8和A9的每个输出不重复地分别连接到第一和第二双输入“与”电路63a和63b的每个“与”电路另外一个输入侧。把第一端子31通过反相器电路63g连接到第三和第四双输入“与”电路63c和63d的每个“与”电路的一个输入侧，而把从ROW地址计数器55输出的块指定位A8和A9中的每一个都不重复地分别连接到第三和第四双输入“与”电路63c和63d的每个“与”电路的另一个输入侧。把具有计数器55和61各自的输出Ag作为输入的双输入“与”电路63c和63a的各自的输出输入到第一双输入“或”电路63e。把具有计数器55和61各自的输出A9作为输入的双输入“与”电路63d和63b的各自的输出输入到双输入“或”电路63f。第一和第二双输入“或”电路63e和63f的输出是计数器选择电路63的输出。把计数器选择电路63的输出输入到块选择电路51的数据A8和A9输入端。
在第四实施例的半导体存储器件中，当输入一个测试方式信号St后，计数器选择电路63确认块选择地址计数器61的操作。当在已输入测试方式信号St的状态下输入一个增量信号，块选择地址计数器61中的数据对于每个增量操作会被逐个更新。即，相应于地址数据中块选择位，在计数器61侧根据增量信号更新位A8和A9。因此，在测试方式下，每次接收到一个增量信号，就逐个改变被指定的块。补充说一下，上述长周期测试是通过驱动一个字线而对一个指定的单元块完成，该字线是由地址数据A0到A9中的A0到A7选出的。
为了更好地理解，描述一下使用图6电路的测试。第一个单元块中的第一条字线由第一个增量信号选择，而完成第一和第二实施例中描述的长周期测试。第二个单元块中的第二条字线由第二个增量信号选择，以此类推；而第四单元组中的第四条字线由第四个增量信号选择。在这种方法下进行长周期测试，且当这种选择结束时，测试也终止了。所以，在此测试方式中，这种测试可以对各单元块相继进行。在第四实施例中，由于不需要第三实施例中所设置的用于输入来自外源的块选择信号的端子53a到53d，故可以大大地减小芯片和封装的尺寸。在此例子中，已经解释了多个单元块存取的一种特定序列。然而，可以接另一种更可取的顺序选择此单元块。
总之，揭示了一种用于测试半导体存储器件的方法，此半导体存储器件有一个时钟产生电路，用于相应于请求信号的接收而产生一个时钟信号，并响应从控制电路输出的复位信号而终止时钟，其中，控制电路使半导体存储器件在时钟信号产生时，完成它的基本操作并在时钟信号产生后的一指定时刻输出一个复位信号；第一和第二终端；还有一个时钟选择电路。当执行一个指定的测试时，把一个测试方式信号输入到第一端子，并把测试时钟信号输入到第二端子。和一般的操作时间相比，测试时钟信号延长了基本操作的操作时间，所以，当半导体存储器件中有异常状态时，是可以检测出的。
根据另外一种用于测试半导体存储器件的方法，设置了一种允许省略第二端子和时钟选择电路的延迟电路。当执行一指定的测试时，把测试方式信号输入到第一端子。
根据这些方法，可以完成一个长周期的测试。这样，由于对在内部产生时钟信号的半导体存储器件可完成长周期的测试，故可以完成对一条位线和一个单元板之间的高阻短路的测试。

Claims (18)

1.一种在包括时钟产生电路和控制电路的半导体存储器件上完成指定测试的方法，所述时钟产生电路响应于操作请求信号产生时钟信号，所述控制电路产生复位信号，以在经过所指定的一段时间后停止所述时钟信号的产生，所述控制电路还响应于所述时钟信号至少产生一个操作控制信号来完成所述存储器件的基本操作，其特征在于包括下面的步骤：
向半导体存储器件输入测试方式信号以启动指定的测试；
延迟复位信号的产生，使之超出预定的时间一段时间；
当输入所述测试方式信号时，执行指定的测试；以及
通过终止所述测试方式信号的输入结束指定的测试。
2.一种在包括时钟产生电路和控制电路的半导体存储器件上完成指定测试的方法，所述时钟产生电路响应于操作请求信号产生时钟信号，所述控制电路产生复位信号，以在经过段预定的时间后停止所述时钟信号的产生，所述控制电路还响应于所述时钟信号至少产生一个操作控制信号来完成所述存储器件的基本操作，其特征在于包括下面的步骤：
向时钟选择电路输入一个测试方式信号和测试时钟信号，所述时钟选择电路响应于所述测试方式信号用所述测试时钟信号作为所述控制电路的输入代替所述时钟信号；
通过继续向所述时钟选择电路输入所述测试方式信号和向所述控制电路输入所述测试时钟信号来执行所述指定的测试，所述控制电路至少产生一个操作控制信号，用于执行所述半导体存储器件的基本操作，所用的时间超出预定的时间；以及
通过终止所述测试方式信号向所述时钟选择电路的输入来结束指定的测试。
3.如权利要求2所述的测试半导体存储器件的方法，其特征在于，所述测试时钟信号的频率比所述时钟信号的频率低。
4.一种在有包括时钟产生电路和控制电路的半导体存储器件完成指定的测试的方法，所述时钟产生电路响应于操作请求信号产生时钟信号，所述控制电路产生复位信号，以在经过一段预定的时间后终止所述时钟信号的产生，所述控制电路还响应于时钟信号产生至少一个操作控制信号来完成所述半导体存储器件的基本操作，其特征在于包括下面的步骤：
向延迟电路输入从控制电路输出的复位信号，以产生经延迟的复位信号；
向复位信号选择电路输入测试方式信号、所述复位信号和所述经延迟的复位信号，当接收到所述测试方式信号时，所述复位信号选择电路用所述经延迟的复位信号代替所述复位信号；
在超出预定时间一段时间后，向时钟产生电路输入所述经延迟的复位信号以停止所述时钟信号；
通过继续向所述复位信号选择电路输入所述测试方式信号，执行指定的测试，所述控制电路至少产生一个操作控制信号，以执行所述半导体存储器件的基本操作，所用时间超出了预定的时间；以及
通过从所述复位信号选择电路上去除所述测试方式信号来终止所述指定的测试。
5.如权利要求1所述的测试半导体存储器件的方法，其特征在于还包括下面的步骤：
将所述半导体存储器件分成多个存储器块；
向块选择电路输入所述测试方式信号；
向所述块选择电路输入块选择信号，以选择要测试的存储器块；以及
在输入所述测试方式信号的时，对所述多个存储器块相继地执所述所指定的测试。
6.如权利要求2所述的测试半导体存储器件的方法，其特征在于还包括下面的步骤：
将所述半导体存储器件分成多个存储器块；
向块选择电路输入所述测试方式信号；
向所述块选择电路输入块选择信号，以选择要测试的存储器块；以及
在输入所述测试方式信号时，对所述多个存储器块相继的执行所述指定的测试。
7.如权利要求4所述的测试半导体存储器件的方法，其特征在于还包括下面的步骤：
将所述半导体存储器件分成多个存储器块；
向块选择电路输入所述测试方式信号；
向所述块选择电路输入块选择信号，以选择要测试的存储器块；以及
在输入所述测试方式信号时，对所述多个存储器块相继地执行所指定的测试。
8.如权利要求1所述的测试半导体存储器件的方法，其特征在于，所述存储器件具有位线和单元板，而且所述指定的测试是测试位线和单元板之间的高阻短路。
9.如权利要求2所述的测试半导体存储器件的方法，其特征在于，所述存储器件具有位线和单元板，而且所述指定的测试是测试位线和单元板之间的高阻短路。
10.如权利要求4所述的测试半导体存储器件的方法，其特征在于，所述存储器件具有位线和单元板，而且所述指定的测试是测试位线和单元板之间的高阻短路。
11.一种半导体存储器件，其特征在于包括：
时钟产生电路，用于响应于操作请求信号产生一个时钟信号，所述时钟信号有一个给定的频率；
控制电路，用于响应于所述时钟信号至少产生一个操作控制信号，执行所述存储器件的基本操作，所述控制电路还产生一个输出到所述时钟产生电路的复位信号，以在预定的时间间隔后停止产生所述时钟信号；以及
时钟选择电路，把它插在所述时钟产生电路和所述控制电路之间，用于接收测试方式信号和测试时钟信号，所述测试时钟信号有比时钟信号低的频率，当所述时钟选择电路不在接收时所述测试方式信号，所述时钟选择电路将所述时钟信号耦合至所述控制电路，而当所述时钟选择电路在接收所述测试方式信号时，所述时种选择电路把所述测试时钟信号耦合至所述控制电路。
12.一种半导体存储器件，其特征在于包括：
时钟产生电路，用于响应于操作请求信号，产生一个时钟信号；
控制电路，用于产生复位信号和至少一个操作控制信号，以在一段预定的时间间隔里响应于所述时钟信号，完成所述存储器件的基本操作；
延迟电路，用于接收所述复位信号并产生经延迟的复位信号；以及
复位信号选择电路，把它连接到所述时钟产生电路，以接收测试方式信号、所述复位信号和所述经延迟的复位信号，当所述复位信号选择电路不在接收所述测试方式信号时，把所述测试信号耦合至所述时钟产生电路，而当所述复位信号选择电路在接收所述测试方式信号时，把所述经延迟的复位信号耦合至所述时钟产生电路。
13.如权利要求11所述的一种半导体存储器件，包括被分成多个块的一个存储器单元组，其特征在于还包含用于向所述存储器件输入块信号以从所述多个块中选择任意一块的端子，这些端子被设置在位于所述半导体存储器件内的多块选择电路上。
14.如权利要求12所述的一种半导体存储器件，包括被分成多个块的一个存储器单元组，其特征在于还包含用于向所述存储器件输入块信号以从所述多个块中选择任意一块的端子，这些端子被设置在位于所述半导体存储器件内的多块选择电路上。
15.如权利要求11所述的半导体存储器件，包括被分成多个块的一个存储器单元组，其特征在于，还包括
块选择地址计数器，它由输入到地址计数器的增量信号启动，此地址计数器位于所述半导体存储器件内；以及
计数器选择电路，当输入所述测试方式信号时，确认所述块选择地址计数器的操作，并确认所述地址计数器的操作。
16.如权利要求12所述的半导体存储器件，它包括被分成多个块的一个存储器单元组，其特征在于，还包括
块选择地址计数器，它由输入到地址计数器增量信号启动，此地址计数器位于所述半导体存储器件内；以及
计数器选择电路，当输入所述测试方式信号时，确认所述块选择地址计数器的操作，并确认所述地址计数器的操作。
17.如权利要求11所述的半导体存储器件，其特征在于，所述半导体存储器件是一个串行存取存储器。
18.如权利要求17所述的半导体存储器件，其特征在于，所述串行存取存储器是字段存储器或行存储器。
CN97118209A 1996-09-03 1997-09-03 一种测试半导体存储器件的方法及一种半导体存储器件 Pending CN1176467A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP23285196A JP3544073B2 (ja) 1996-09-03 1996-09-03 半導体メモリ装置のテスト方法および半導体メモリ装置
JP232851/96 1996-09-03

Publications (1)

Publication Number Publication Date
CN1176467A true CN1176467A (zh) 1998-03-18

Family

ID=16945814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97118209A Pending CN1176467A (zh) 1996-09-03 1997-09-03 一种测试半导体存储器件的方法及一种半导体存储器件

Country Status (4)

Country Link
US (1) US5805514A (zh)
EP (1) EP0827157A3 (zh)
JP (1) JP3544073B2 (zh)
CN (1) CN1176467A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100386822C (zh) * 2003-06-20 2008-05-07 海力士半导体有限公司 用于测试存储器件的方法
CN104616694A (zh) * 2010-12-06 2015-05-13 华邦电子股份有限公司 串行接口的快闪存储器装置的复位动作的执行方法
CN103915119B (zh) * 2013-07-11 2017-02-15 威盛电子股份有限公司 数据储存装置以及快闪存储器控制方法
CN110120238A (zh) * 2018-02-07 2019-08-13 晨星半导体股份有限公司 控制存储器的电路及相关的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892729A (en) * 1997-07-25 1999-04-06 Lucent Technologies Inc. Power savings for memory arrays
JP3262033B2 (ja) * 1997-07-31 2002-03-04 日本電気株式会社 半導体記憶装置
US6078637A (en) 1998-06-29 2000-06-20 Cypress Semiconductor Corp. Address counter test mode for memory device
JP4125492B2 (ja) * 2001-02-01 2008-07-30 株式会社日立製作所 半導体集積回路装置とテスト方法及び半導体集積回路装置の製造方法
KR100505709B1 (ko) 2003-09-08 2005-08-03 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 효율적인파이어링을 수행할 수 있는 상 변화 메모리 장치
US20050273434A1 (en) * 2004-04-18 2005-12-08 Allen Lubow System and method for managing security in a supply chain
JP2005339588A (ja) * 2004-05-24 2005-12-08 Matsushita Electric Ind Co Ltd 半導体記憶装置の検査方法と半導体記憶装置
JP6383637B2 (ja) * 2014-10-27 2018-08-29 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5181205A (en) * 1990-04-10 1993-01-19 National Semiconductor Corporation Short circuit detector circuit for memory arrays
US5519659A (en) * 1993-10-01 1996-05-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having circuit for activating predetermined rows of memory cells upon detection of disturb refresh test
KR0122100B1 (ko) * 1994-03-10 1997-11-26 김광호 스트레스회로를 가지는 반도체집적회로 및 그 스트레스전압공급방법
JP3260583B2 (ja) * 1995-04-04 2002-02-25 株式会社東芝 ダイナミック型半導体メモリおよびそのテスト方法
KR0152914B1 (ko) * 1995-04-21 1998-12-01 문정환 반도체 메모리장치
US5640509A (en) * 1995-10-03 1997-06-17 Intel Corporation Programmable built-in self-test function for an integrated circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100386822C (zh) * 2003-06-20 2008-05-07 海力士半导体有限公司 用于测试存储器件的方法
CN104616694A (zh) * 2010-12-06 2015-05-13 华邦电子股份有限公司 串行接口的快闪存储器装置的复位动作的执行方法
CN104616694B (zh) * 2010-12-06 2018-05-08 华邦电子股份有限公司 串行接口的快闪存储器装置的复位动作的执行方法
CN103915119B (zh) * 2013-07-11 2017-02-15 威盛电子股份有限公司 数据储存装置以及快闪存储器控制方法
CN110120238A (zh) * 2018-02-07 2019-08-13 晨星半导体股份有限公司 控制存储器的电路及相关的方法
CN110120238B (zh) * 2018-02-07 2021-07-23 联发科技股份有限公司 控制存储器的电路及相关的方法

Also Published As

Publication number Publication date
JPH1079200A (ja) 1998-03-24
EP0827157A2 (en) 1998-03-04
EP0827157A3 (en) 1999-05-06
JP3544073B2 (ja) 2004-07-21
US5805514A (en) 1998-09-08

Similar Documents

Publication Publication Date Title
CN1093641C (zh) 存贮器试验装置
CN1176467A (zh) 一种测试半导体存储器件的方法及一种半导体存储器件
US4783785A (en) Method and apparatus for diagnosis of logical circuits
CN1043081C (zh) 半导体存贮器的老化起动电路及老化测试方法
US5717694A (en) Fail analysis device for semiconductor memory test system
CN1879173A (zh) 用于具有弱保持的动态单元的刷新
DE19713421A1 (de) Halbleiterspeicher-Testvorrichtung
US6898661B2 (en) Search memory, memory search controller, and memory search method
US6614704B2 (en) Circuit and method for refreshing memory cells in a DRAM
CN1426067A (zh) 半导体存储器件的刷新控制方法和半导体存储器件
EP0228332B1 (en) Automatic test system having a "true tester-per-pin" architecture
US6404250B1 (en) On-chip circuits for high speed memory testing with a slow memory tester
US6421276B1 (en) Method and apparatus for controlling erase operations of a non-volatile memory system
CN1216388A (zh) 非易失存储装置及退化检测方法
US6668331B1 (en) Apparatus and method for successively generating an event to establish a total delay time that is greater than can be expressed by specified data bits in an event memory
CN1835119A (zh) 半导体存储器及分析半导体存储器故障的方法
CN1143317C (zh) 具有测试模式的半导体存储装置
US11869570B2 (en) Refresh counter circuit, refresh counting method and semiconductor memory
CN1220264C (zh) 半导体集成电路及其制造方法
JP3548483B2 (ja) 半導体デバイスの試験方法および試験装置
CN1682164A (zh) 基于延迟预报的自适应数据处理方案
CN1152421C (zh) 测试电路的方法
CN1212437A (zh) 具有数字可控位线补偿器的浮置位线测试模式
EP1542130A1 (fr) Mémoire série comprenant des moyens d'intégration dans un plan mémoire étendu
EP0777236A1 (en) Method and circuit for testing semiconductor memory units

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication