CN1567441A - 一种具有对准功能的光盘烧录信号控制电路 - Google Patents
一种具有对准功能的光盘烧录信号控制电路 Download PDFInfo
- Publication number
- CN1567441A CN1567441A CN 03146558 CN03146558A CN1567441A CN 1567441 A CN1567441 A CN 1567441A CN 03146558 CN03146558 CN 03146558 CN 03146558 A CN03146558 A CN 03146558A CN 1567441 A CN1567441 A CN 1567441A
- Authority
- CN
- China
- Prior art keywords
- signal
- aforementioned
- burning
- delay
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Pulse Circuits (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
一种具有对准功能的光盘烧录信号控制电路,是利用一对准单元来对齐复数个烧录信号。该光盘烧录信号控制电路包含:一EFM编码器,是接收输入信号并编码成EFM信号;一烧录策略波形产生单元,是接收EFM信号,并根据烧录策略波形产生规则将该EFM信号转换成复数个烧录信号;一对准单元,是接收复数个烧录信号,并利用延迟方式对准该等复数个烧录信号,且输出为复数个对准烧录信号;以及一延迟校正单元,是接收对准单元所输出的复数个对准烧录信号,并侦测该等复数个对准烧录信号之间的延迟差异量,并输出延迟校正信号。该对准单元还接收延迟校正信号信号,藉以调整各烧录信号的延迟量。
Description
技术领域
本发明是关于光盘烧录信号控制电路,特别是关于利用一对准单元来对准(ALIGNMENT)烧录信号的具有对准功能的光盘烧录信号控制电路。
背景技术
图1显示一般光盘烧录装置中,烧录信号控制电路的方块图。如该图所示,该烧录信号控制电路10包含一EFM编码器(EIGHT-TO-FOURTEENMODULATION ENCODER)11、一烧录策略波形产生单元(WRITE STRATEGY WAVEFORMGENERATOR)12、一LD驱动单元(LASER DIODE DRIVER)13、以及一雷射光源(LD)14。EFM编码器11接收要烧录的输入资料(INPUT DATA),并根据EFM编码规则产生EFM信号。烧录策略波形产生单元12是接收EFM信号,并根据烧录策略波形产生规则将该EFM信号转换成复数个烧录信号(WRITESIGNALS),例如图1所示是三个烧录信号。烧录策略波形产生单元12一般包含一烧录策略脉冲产生单元121、一正反器122、以及一烧录信号运算单元123。LD驱动单元13接收复数个烧录信号,并整合为一驱动讯号来驱动雷射光源14。至于烧录策略波形产生单元12如何根据烧录策略波形产生规则将该EFM信号转换成复数个烧录信号为该行业习知的技术,例如美国第6,445,661号专利已详细揭露该技术,因此不重复说明。
随著光盘机的烧录速度的提升,烧录信号的时序也变的更为严谨(CRITICAL)。相对的,由于烧录策略波形产生单元的数字逻辑闸、缓冲器、以及输出驱动单元所造成的波形变形亦变的更为严重,例如各个烧录信号之间的延迟量不相同。图2所示为三个理想的烧录信号以及驱动讯号的波形,其中图2(A)为烧录策略波形产生单元12的三个烧录信号、以及图2(B)为LD驱动单元产生的驱动讯号。由于三个烧录信号WS1、WS2、WS3并没有产生变形,因此LD驱动单元产生的驱动讯号相当理想。
图3所示为变形的烧录信号以及驱动讯号,其中图3(A)为烧录策略波形产生单元12的三个烧录信号、以及图3(B)为LD驱动单元产生的驱动讯号。如图3所示,由于三个烧录信号WS1、WS2、WS3并没有对准(ALIGNMENT),因此LD驱动单元产生的驱动讯号已严重变形。若光盘机以此变形的驱动讯号来驱动雷射光源14,则所烧录的资料可能会有错误之虞,造成的后读取该光盘时发生资料错误。
因此,如何提供对准的烧录信号成为一个重要的课题。
发明内容
有鉴于上述问题,本发明的目的是提供一种可避免复数个烧录信号没有对准的光盘烧录信号控制电路,该装置是事先进行复数个烧录信号的间的延迟校正,再调整各烧录信号的延迟量来对准复数个烧录信号。
为达成上述目的,本发明光盘烧录信号控制电路包含:一EFM编码器,是接收输入信号并编码成EFM信号;一烧录策略波形产生单元,是接收EFM信号,并根据烧录策略波形产生规则将该EFM信号转换成复数个烧录信号;一对准单元,是接收复数个烧录信号,并利用延迟方式对准该等复数个烧录信号,且输出为复数个对准烧录信号;以及一延迟校正单元,是接收对准单元所输出的复数个对准烧录信号,并侦测该等复数个对准烧录信号的间的延迟差异量,并输出延迟校正信号。
该对准单元还接收延迟校正信号信号,藉以调整各烧录信号的延迟量。
本发明的技术方案是这样实现的:
一种具有对准功能的光盘烧录信号控制电路,是包含:
一EFM编码器,是接收烧录资料并编码成EFM信号;
一烧录策略波形产生单元,是接收前述EFM信号,并根据烧录策略波形产生规则将该EFM信号转换成复数个烧录信号;以及
一对准单元,是接收前述复数个烧录信号,并根据一预定延迟量分别对该等复数个烧录信号延迟,藉以对准该等复数个烧录信号,且输出复数个对准烧录信号。
还包含:
一延迟校正单元,是接收前述对准单元所输出的复数个对准烧录信号,并根据该等复数个对准烧录信号之间的相位差异值输出延迟校正信号。
其中前述对准单元还接收前述延迟校正信号,藉以调整前述复数个烧录信号的延迟量。
还包含:
一雷射二极管驱动单元,是根据接收前述复数个对准烧录信号产生一驱动信号;以及
一雷射二极管,是根据前述驱动信号产生雷射光。
其中前述EFM编码器还接收一校正信号,藉以在该校正信号被致能时,使前述烧录策略波形产生单元输出同相位且频率相同的复数个烧录信号。
其中前述对准单元具有复数个延迟单元,每个延迟单元包含:
一计数器,是输出计数值作为一延迟量;
一串接延迟包模组,是接收一个前述烧录信号并输出复数个不同延迟时间的延迟信号;以及
一多工器,是接收前述复数个不同延迟时间的延迟信号,并根据前述延迟量选择其中一个延迟信号输出,作为前述对准烧录信号;
其中,前述计数器还接收前述延迟校正信号,藉以设定延迟量。
其中前述延迟校正单元包含:
一相位侦测器,是接收前述延迟单元所输出的对准烧录信号,并输出相位误差信号;
一电荷帮浦,是接收前述相位误差信号,并根据该相位误差信号产生控制电流;
一积分器,是接收前述控制电流,并对该控制电流积分后产生一误差电压;以及
一延迟时间控制单元,是根据前述误差电压输出前述延迟校正信号。
其中前述延迟校正单元还包含:
一选择开关,是接收前述对准单元所输出的复数个对准烧录信号,并选择其中两个信号输出至前述相位侦测器。
其中前述延迟时间控制单元包含:
一第一比较器,是接收前述误差电压并与一第一参考电压比较,输出一第一比较信号;
一第二比较器,是接收前述误差电压并与一第二参考电压比较,输出一第二比较信号;
一第一及闸,是接收前述第一比较信号与一触发时脉,并产生一上数信号;
一第二及闸,是接收前述第二比较信号与前述触发时脉,并产生一下数信号;以及
一切换开关,是接收前述上数信号与下数信号,并根据前述切换信号将前述上数信号与下数信号输出至不同的延迟单元。
其中前述延迟校正单元还包含:
一多工器组,是具有复数个多工器,每个多工器的第一输入端同时接收一校正时脉,而另一输入端分别接收前述复数个对准烧录信号,该多工器组根据一控制信号来输出信号;以及
一校正模组,是包含复数个延迟单元,并分别接收前述多工器组的多工器所输出的信号,并输出信号至前述相位侦测器。
其中前述切换开关还接收前述控制信号,并根据前述切换信号与该控制信号将前述上数信号与下数信号输出至前述延迟校正单元的校正模组的延迟单元或对准单元的延迟单元。
附图说明
图1显示一般光盘烧录装置中,烧录信号控制电路的方块图
图2(A)为理想的烧录信号
图2(B)为LD驱动单元根据图2(A)的烧录信号所产生的驱动讯号
图3(A)为变形的烧录信号
图3(B)为LD驱动单元根据图3(A)的烧录信号所产生的驱动讯号
图4显示本发明具有对准功能的光盘烧录信号控制电路的方块图
图5显示图4的对准单元与延迟校正单元第一实施例的方块图
图6显示图5的延迟单元与延迟时间控制单元的方块图
图7显示图4的对准单元与延迟校正单元第二实施例的方块图
图8显示图7的延迟单元与延迟时间控制单元的方块图
图9为本发明具有对准功能的光盘烧录信号控制电路的校正方法的流程图,其中图9A为校正延迟校正单元本身所造成的延迟差异量的流程图
图9B为校正烧录策略波形产生单元造成的复数个烧录信号之间的延迟差异量的流程图
附图标记说明
10、20 光盘烧录信号控制电路
11、41 EFM编码器
12、42 烧录策略波形产生单元
121、421 烧录策略脉冲产生单元
122、422 正反器
123、423 烧录信号运算单元
13、43 LD驱动单元
14、44 雷射光源
45 对准单元
451、452、453 延迟单元
46、46′ 延迟校正单元
461 多工器组
462 校正模组
463 开关
464 相位侦测器
465 电荷帮浦
466 积分器
467、467′ 延迟时间控制单元
61 延迟包
62 多工器
63 计数器
65、66 比较器
67、68 及闸
69 切换开关
具体实施方式
以下附图详细说明本发明具有对准功能的光盘烧录信号控制电路。
由于习知的烧录信号控制电路在产生复数个烧录信号后,是直接输出至LD驱动单元,并没有进一步的侦测该等烧录信号是否对准。所以,该烧录信号控制电路可能会由于数字逻辑闸、缓冲器、以及输出驱动单元等误差造成复数个烧录信号之间具有有不同的延迟时间。因此,本发明为了解决该问题,特别利用一延迟校正单元来侦测复数个烧录信号之间的延迟差异量,并利用对准单元根据延迟差异量来对复数个烧录信号进行延迟,使输出至LD驱动单元的复数个烧录信号可以对准。
图4显示本发明具有对准功能的光盘烧录信号控制电路的方块图。该烧录信号控制电路40包含一EFM编码器41、一烧录策略波形产生单元42、一LD驱动单元43、一雷射光源44、一对准单元45、以及一延迟校正单元46。EFM编码器41接收要烧录的输入资料,并根据EFM编码规则产生EFM信号。烧录策略波形产生单元42是接收EFM信号,并根据烧录策略波形产生规则将EFM信号转换成复数个烧录信号,例如本实施例为三个烧录信号WS1、WS2、WS3。对准单元45接收复数个烧录信号WS1、WS2、WS3,并根据延迟差异量分别延迟输出每个烧录信号WS1、WS2、WS3,产生对准烧录信号AWS1、AWS2、AWS3。LD驱动单元43接收该等对准烧录信号AWS1、AWS2、AWS3并产生一驱动讯号来驱动雷射光源44。烧录策略波形产生单元42、LD驱动单元43、以及雷射光源44的架构与功能与习知技术相同,不再重复说明。而延迟校正单元46是接收并侦测由对准单元45所输出的对准烧录信号AWS1、AWS2、AWS3,并输出延迟校正信号给对准单元45。
本发明烧录信号控制电路40具有有两种操作模式,一种是校正模式、以及另一种是运作模式。校正模式是在烧录信号控制电路40开始烧录之前,先校正复数个烧录信号的间的延迟差异量;而运作模式是烧录信号控制电路40一般的烧录模式。当烧录信号控制电路40处于运作模式时,是利用对准单元45根据复数个烧录信号的间的延迟差异量分别延迟各个烧录信号,来对准复数个烧录信号,而延迟校正单元46此时是没有作用的。
当烧录信号控制电路40处于校正模式时,延迟校正单元46接收对准单元45所输出的对准烧录信号AWS1、AWS2、AWS3,并侦测复数个对准烧录信号的间的延迟差异量后,产生延迟校正信号给对准单元45。对准单元45即根据延迟校正信号调整各烧录信号的延迟量。
图5显示图4的对准单元与延迟校正单元第一实施例的方块图。如图5所示,对准单元45包含三个延迟单元451、452、453,是分别接收烧录信号WS1、WS2、WS3,并根据所设定的延迟量延迟各烧录信号WS1、WS2、WS3,并输出为对准烧录信号AWS1、AWS2、AWS3。对准单元45所包含的延迟单元的个数,是根据烧录策略波形产生单元42所输出的烧录信号的个数而定。
再参考图5,延迟校正单元46包含一开关463、一相位侦测器(PHASEDETECTOR,PD)464、一电荷帮浦465、一积分器466、以及一延迟时间控制单元467。该延迟校正单元46是用来侦测复数个烧录信号之间的延迟差异量,并校正对准单元45的各延迟单元451、452、453的延迟量。相位侦测器464是接对准烧录信号AWS1、以及由开关463所输出的对准烧录信号AWS2、AWS3的其中一个信号。由于相位侦测器464是侦测两个输入信号的相位差异量,并输出侦测信号,因此延迟校正单元46利用开关463来切换对准烧录信号AWS2、AWS3。
相位侦测器464用来侦测第一输入信号A与第二输入信号B的相位差异值,并根据相位差异值输出控制脉冲UP、DN来控制电荷帮浦465,其中第一输入信号A为对准烧录信号AWS1,而第二输入信号B为开关463所输出的信号。当第一输入信号A的相位超前(LEADING)第二输入信号B的相位时,相位侦测器464输出的控制脉冲UP会大于控制脉冲DN,藉以使电荷帮浦465产生正值(POSITIVE)的控制电流ICP。反之,当第一输入信号A的相位落后(LAGGING)第二输入信号B的相位时,相位侦测器464输出的控制脉冲UP会小于控制脉冲DN,藉以使电荷帮浦465来产生负值(NEGATIVE)的控制电流ICP。该校正电路则利用积分器466接收控制电流ICP,并对控制电流ICP进行积分动作后输出误差电压VERR。延迟时间控制单元467即根据该误差电压VERR产生延迟校正信号来校正对准单元45的各延迟单元的延迟量。
图6显示图5中的延迟单元与延迟时间控制单元的方块图。如图6所示,延迟单元451(452、453)由复数个串接的延迟包(DELAY CELL)61、一多工器62、以及一计数器63所构成。复数个延迟包61接收一输入信号后,产生复数个不同延迟时间的延迟信号并输出至多工器62。多工器62即根据计数器63所输出的延迟量(计数值),从复数个延迟信号中选取一延迟信号输出。所以,只要改变计数器63的计数值即可改变延迟单元的延迟时间。
延迟时间控制单元467是由比较器65、66、及闸67、68、以及一切换开关69所构成。比较器65接收积分器466所输出的误差电压VERR,并与一第一参考电压V1比较后,产生第一比较讯号。比较器66接收积分器466所输出的误差电压VERR,并与一第二参考电压V2比较后,产生第二比较讯号。及闸67接收触发时脉SC与第一比较讯号,产生上数信号。及闸68接收触发时脉SC与第二比较讯号,产生下数信号。切换开关69接收上数信号与下数信号,并根据切换信号将信号输出至不同的延迟单元的计数器63。计数器63即计数上数信号与下数信号的脉冲数作为延迟量。所以,根据图6的架构,当误差电压VERR高于第一参考电压V1后,表示第一输入信号A超前第二输入信号B,所以上数信号会有脉冲产生,使得计数器上数来增加延迟量;而当误差电压VERR低于第二参考电压V2后,表示第一输入信号A落后第二输入信号B,所以下数信号会有脉冲产生,使得计数器下数来降低延迟量。当然,图6的延迟单元仅是一种实施例,其他可以达到此功能的延迟单元均可应用于本发明。
另外,在校正烧录信号AWS1、AWS2时,上数信号与下数信号是利用切换开关69输出至延迟单元452的计数器;而当校正烧录信号AWS1、AWS3时,上数信号与下数信号是利用切换开关69输出至延迟单元453的计数器。切换开关69可为单纯的开关元件或是解多工器。在图5的实施例中,是以烧录信号AWS1为基准,调整烧录信号AWS2、AWS3的延迟量(计数值)。由于烧录信号AWS2、AWS3的时序可能超前或落后烧录信号AWS1,若将烧录信号AWS1的延迟单元451的延迟量设定成0,则落后烧录信号AWS1的烧录信号AWS2或AWS3将无法超前。因此在校正开始时,可以将对准单元45的延迟单元451、452、453的计数值设定为最大延迟量的一半,且在校正的过程中均不调整延迟单元451的延迟量,仅调整延迟单元452与453的延迟量(计数值)即可。
图7显示图4的延迟单元与延迟校正单元第二实施例的方块图。在第一实施例中,光盘烧录信号控制电路是利用延迟校正单元46来校正输入到对准单元45的烧录信号WS1、WS2、WS3之间的延迟差异量,但并未考虑到延迟校正单元46本身的延迟误差。有鉴于此,第二实施例的延迟校正单元46′除了包含开关463、一相位侦测器464、一电荷帮浦465、一积分器466、以及一延迟时间控制单元467′之外,还包含一多工器组461、以及一校正模组462,并利用多工器组461与校正模组462对延迟校正单元46′本身先进行延迟校正。等延迟校正单元46′本身的延迟校正完成后,再如第一实施例一样校正烧录信号WS1、WS2、WS3的延迟单元的延迟量。
多工器组461包含了三个多工器,是用来切换对准烧录信号AWS1、AWS2、AWS3或校正时脉CLK。而校正模组462与对准单元45相同,亦包含三个延迟单元4621、4622、4623,分别对对准烧录信号AWS1、AWS2、AWS3进行延迟输出。亦即,在进行延迟校正单元46′本身的延迟校正时,是将控制信号CAL1致能,使多工器组461将校正时脉CLK输出至校正模组462。之后,延迟校正单元46′利用校正模组462、相位侦测器464、电荷帮浦465、积分器466、以及延迟时间控制单元467′等回路来校正本身的延迟差异,亦即调整校正模组462的各延迟单元的延迟量。
图8显示图7的延迟单元与延迟时间控制单元的方块图。图8所示的延迟时间控制单元467′与图6所示的延迟时间控制单元467大致相同,唯一不同点是延迟时间控制单元467′的切换开关69′除了接收切换信号的控制外,还接收控制信号CAL1的控制。亦即,当控制信号CAL1被致能时,切换开关69′是将上数信号与下数信号输出到校正模组462的延迟单元;反之,当控制信号CAL1被禁能时,切换开关69′是将上数信号与下数信号输出到对准单元45的延迟单元。因此,只要一个延迟时间控制单元467′即可分别设定多个延迟单元的延迟量。
另外,由于实施例中的烧录策略波形产生单元是产生三个烧录信号,因此图5与图7的延迟校正单元需要开关463来切换不同的烧录信号来校正。但是,若烧录策略波形产生单元仅产生两个烧录信号时,则图5与图7的延迟校正单元的开关463是可以省略的。
图9显示本发明具有对准功能的光盘烧录信号控制电路的校正方法的流程图。如该图所示,本发明具有对准功能的光盘烧录信号控制电路的校正方法包含两个部分,一个部分是校正延迟校正单元本身所造成的延迟差异量,另一个部分是校正烧录策略波形产生单元造成的复数个烧录信号之间的延迟差异量。因此,图5所示的方块图中的延迟校正单元46,由于没有包含本身的校正架构,因此只需要校正烧录策略波形产生单元造成的复数个烧录信号的间的延迟量差异的步骤。以下参考图9说明本发明具有对准功能的光盘烧录信号控制电路的校正方法的步骤。
步骤S900:开始校正的程序。
步骤S902:将控制信号致能,并设定每个延迟单元的延迟量的初始值。由于控制信号被致能,所以是进行延迟校正单元本身的延迟量。而设定每个延迟单元的延迟量的初始值是将每个延迟单元的计数器的计数值设定为非0的值。
步骤S904:设定切换信号。将切换信号设定为第一组信号。若烧录策略波形产生单元所输出的烧录信号超过2个,例如本实施例为3个烧录信号,则必须利用开关来切换校正的信号。若烧录策略波形产生单元所输出的烧录信号只有2个,则此步骤可以省略。
步骤S906:校正延迟单元的延迟量。根据校正回路校正延迟校正单元本身的校正模组的延迟单元的延迟量。
步骤S908:侦测是否所有的延迟单元均已校正完毕,若已校正完毕,则跳至步骤S912,否则跳至步骤S910。
步骤S910:设定切换信号。将切换信号设定为下一组信号,并跳回步骤S906。
步骤S912:将控制信号禁能并输出校正信号。由于控制信号被禁能,所以是进行烧录策略波形产生单元的延迟量的校正。而输出校正信号是要求EFM编码器产生校正参考时脉。例如,所有的烧录信号均为相同相位与频率的信号。
步骤S914:设定切换信号。将切换信号设定为第一组信号。若烧录策略波形产生单元所输出的烧录信号超过2个,例如本实施例为3个烧录信号,则必须利用开关来切换校正的信号。若烧录策略波形产生单元所输出的烧录信号只有2个,则此步骤可以省略。
步骤S916:校正延迟单元的延迟量。根据校正回路校正延迟单元的延迟量。
步骤S918:侦测是否所有的延迟单元均已校正完毕,若已校正完毕,则跳至步骤S922,否则跳至步骤S920。
步骤S920:设定切换信号。将切换信号设定为下一组信号,并跳回步骤S916。
步骤S922:结束校正。
以上虽以实施例说明本发明,但并不因此限定本发明的范围,只要不脱离本发明的要旨,该行业者可进行各种变形或变更。例如,实施例中的延迟校正单元亦可与PLL结合。
在较佳实施例的详细说明中所提出的具体实施例仅用以方便说明本发明的技术内容,而非将本发明狭义地限制于上述实施例,在不超出本发明的精神与下述的申请专利范围的情况下,所作的种种变化实施,仍属于本发明的保护范围。
Claims (11)
1.一种具有对准功能的光盘烧录信号控制电路,是包含:
一EFM编码器,是接收烧录资料并编码成EFM信号;
一烧录策略波形产生单元,是接收前述EFM信号,并根据烧录策略波形产生规则将该EFM信号转换成复数个烧录信号;以及
一对准单元,是接收前述复数个烧录信号,并根据一预定延迟量分别对该等复数个烧录信号延迟,藉以对准该等复数个烧录信号,且输出复数个对准烧录信号。
2.如权利要求1所述的具有对准功能的光盘烧录信号控制电路,还包含:
一延迟校正单元,是接收前述对准单元所输出的复数个对准烧录信号,并根据该等复数个对准烧录信号之间的相位差异值输出延迟校正信号。
3.如权利要求2所述的具有对准功能的光盘烧录信号控制电路,其中前述对准单元还接收前述延迟校正信号,藉以调整前述复数个烧录信号的延迟量。
4.如权利要求1所述的具有对准功能的光盘烧录信号控制电路,还包含:
一雷射二极管驱动单元,是根据接收前述复数个对准烧录信号产生一驱动信号;以及
一雷射二极管,是根据前述驱动信号产生雷射光。
5.如权利要求1所述的具有对准功能的光盘烧录信号控制电路,其中前述EFM编码器还接收一校正信号,藉以在该校正信号被致能时,使前述烧录策略波形产生单元输出同相位且频率相同的复数个烧录信号。
6.如权利要求1所述的具有对准功能的光盘烧录信号控制电路,其中前述对准单元具有复数个延迟单元,每个延迟单元包含:
一计数器,是输出计数值作为一延迟量;
一串接延迟包模组,是接收一个前述烧录信号并输出复数个不同延迟时间的延迟信号;以及
一多工器,是接收前述复数个不同延迟时间的延迟信号,并根据前述延迟量选择其中一个延迟信号输出,作为前述对准烧录信号;
其中,前述计数器还接收前述延迟校正信号,藉以设定延迟量。
7.如权利要求3所述的具有对准功能的光盘烧录信号控制电路,其中前述延迟校正单元包含:
一相位侦测器,是接收前述延迟单元所输出的对准烧录信号,并输出相位误差信号;
一电荷帮浦,是接收前述相位误差信号,并根据该相位误差信号产生控制电流;
一积分器,是接收前述控制电流,并对该控制电流积分后产生一误差电压;以及
一延迟时间控制单元,是根据前述误差电压输出前述延迟校正信号。
8.如权利要求7所述的具有对准功能的光盘烧录信号控制电路,其中前述延迟校正单元还包含:
一选择开关,是接收前述对准单元所输出的复数个对准烧录信号,并选择其中两个信号输出至前述相位侦测器。
9.如权利要求7或8所述的具有对准功能的光盘烧录信号控制电路,其中前述延迟时间控制单元包含:
一第一比较器,是接收前述误差电压并与一第一参考电压比较,输出一第一比较信号;
一第二比较器,是接收前述误差电压并与一第二参考电压比较,输出一第二比较信号;
一第一及闸,是接收前述第一比较信号与一触发时脉,并产生一上数信号;
一第二及闸,是接收前述第二比较信号与前述触发时脉,并产生一下数信号;以及
一切换开关,是接收前述上数信号与下数信号,并根据前述切换信号将前述上数信号与下数信号输出至不同的延迟单元。
10.如权利要求9所述的具有对准功能的光盘烧录信号控制电路,其中前述延迟校正单元还包含:
一多工器组,是具有复数个多工器,每个多工器的第一输入端同时接收一校正时脉,而另一输入端分别接收前述复数个对准烧录信号,该多工器组根据一控制信号来输出信号;以及
一校正模组,是包含复数个延迟单元,并分别接收前述多工器组的多工器所输出的信号,并输出信号至前述相位侦测器。
11.如权利要求10所述的具有对准功能的光盘烧录信号控制电路,其中前述切换开关还接收前述控制信号,并根据前述切换信号与该控制信号将前述上数信号与下数信号输出至前述延迟校正单元的校正模组的延迟单元或对准单元的延迟单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031465587A CN1324574C (zh) | 2003-07-07 | 2003-07-07 | 一种具有对准功能的光盘烧录信号控制电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031465587A CN1324574C (zh) | 2003-07-07 | 2003-07-07 | 一种具有对准功能的光盘烧录信号控制电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1567441A true CN1567441A (zh) | 2005-01-19 |
CN1324574C CN1324574C (zh) | 2007-07-04 |
Family
ID=34471775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031465587A Expired - Fee Related CN1324574C (zh) | 2003-07-07 | 2003-07-07 | 一种具有对准功能的光盘烧录信号控制电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1324574C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101145701A (zh) * | 2006-09-13 | 2008-03-19 | 朋程科技股份有限公司 | 设定车辆发电机电压调节器工作电压的方法及集成电路 |
CN107846217A (zh) * | 2016-09-20 | 2018-03-27 | 瑞昱半导体股份有限公司 | 自我校正电路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001209958A (ja) * | 2000-01-24 | 2001-08-03 | Sony Corp | 記録装置 |
JP4395988B2 (ja) * | 2000-05-01 | 2010-01-13 | ソニー株式会社 | パルス幅制御回路及びこのパルス幅制御回路を用いた光ディスク用記録補償回路 |
US6636467B1 (en) * | 2000-06-30 | 2003-10-21 | Hewlett-Packard Development Company, L.P. | Method and apparatus for accurately calibrating the timing of a write onto storage media |
-
2003
- 2003-07-07 CN CNB031465587A patent/CN1324574C/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101145701A (zh) * | 2006-09-13 | 2008-03-19 | 朋程科技股份有限公司 | 设定车辆发电机电压调节器工作电压的方法及集成电路 |
CN107846217A (zh) * | 2016-09-20 | 2018-03-27 | 瑞昱半导体股份有限公司 | 自我校正电路 |
CN107846217B (zh) * | 2016-09-20 | 2021-05-25 | 瑞昱半导体股份有限公司 | 自我校正电路 |
Also Published As
Publication number | Publication date |
---|---|
CN1324574C (zh) | 2007-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1101955C (zh) | 时钟产生电路,锁相环电路,半导体装置以及设计方法 | |
CN1716774A (zh) | 脉宽调制电路 | |
CN1197247C (zh) | 同步锁相环的方法、锁相环及具有锁相环的半导体器件 | |
CN1089504C (zh) | 时钟恢复电路 | |
CN1277490A (zh) | 延迟电路、时钟生成电路及相位同步电路 | |
CN1885720A (zh) | 时钟生成电路和时钟生成方法 | |
CN1762103A (zh) | 用于可变宽度并行循环冗余校验计算的迭代电路和方法 | |
CN1377519A (zh) | 自动补偿扩频时钟发生器的方法与装置 | |
CN101030779A (zh) | 延时锁定环电路 | |
CN1480814A (zh) | 多相时钟发生电路 | |
CN101039145A (zh) | 时钟的实现方法、装置 | |
CN1716783A (zh) | 寄存器控制的延迟锁定回路及其控制方法 | |
CN1538622A (zh) | 改进的相位/频率检测器和锁相环电路 | |
CN1405650A (zh) | 插补电路和dll电路及半导体集成电路 | |
CN1216373C (zh) | 电压控制振荡器 | |
CN1823473A (zh) | 用于延迟锁定环的启动电路 | |
CN1638284A (zh) | Vco电路,pll电路,和数据记录装置 | |
CN101076941A (zh) | 滤波器特性调整装置及其特性调整方法 | |
CN1913361A (zh) | 锁定检测器和具有该锁定检测器的延迟锁定环 | |
CN1324574C (zh) | 一种具有对准功能的光盘烧录信号控制电路 | |
CN1378343A (zh) | Pll电路的模式转换方法和pll电路的模式控制电路 | |
CN1913420A (zh) | 对称d型触发器和包含其的相位频率检测器 | |
CN1225085C (zh) | 从时钟信号生成脉冲信号的电路 | |
CN1097343C (zh) | 接口电路和设定其确定电平的方法 | |
CN1960183A (zh) | 自动调整的高准确性振荡器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070704 Termination date: 20160707 |
|
CF01 | Termination of patent right due to non-payment of annual fee |