CN1533636A - 用于重构游程受约束序列的器件 - Google Patents

Abstract

描述了一种用于从代表所述序列的模拟输入信号(Si)中重构游程受约束的n进制数字序列的器件，该器件包括用于接收所述信号(Si)的输入(1)，它耦合到用于对输入信号(Si)进行时间离散采样的采样单元(2)。该器件还包括一个分区度量计算单元(3)，用于计算已采样输入信号(Ss)的后续样本(Ssn)的分区度量值(BMs，n)的集合。分区度量值集合中的每一个是样本(Ssn)的幅值对应于特定状态(S)的似然性的指示，一个状态定义被为一个n进制数字序列。该器件还包括一个延迟单元(4i)，它形成延迟单元的延迟链(4)的一部分。延迟链中的第一延迟单元(4a)耦合到分区度量计算单元(3)上。该器件还包括全程度量计算单元的全程度量计算链(5)，该全程度量计算链(5)包括一个或多个具有与延迟单元(4g)耦合的第一输入(5b1)和与前面的全程度量计算单元(5a)耦合的第二输入(5b2)的全程度量计算单元(5b)。全程度量计算单元(5a)从分区度量值(BMs，n)中计算出全程度量值(PMs，n－k)，全程度量值是样本序列相应于状态序列的似然性的指示。

Description

用于重构游程受约束序列的器件

本发明涉及一种用于从代表的模拟输入信号中重构游程受约束的n进制数字序列的器件，所述器件包括

一个用于接收所述信号的输入，

一个用于对输入信号进行时间离散采样的采样单元，

一个分区(branch)度量计算单元，用于对已采样输入信号的后续样本计算分区度量值的集合，分区度量值集合中的每一个是样本幅值相应于特定状态的似然性的指示，一个状态被定义为一个n进制数字序列，

一个用于对度量值进行延迟的延迟单元，

一个耦合到延迟单元的全程(path)度量计算单元，用于从分区度量值计算全程度量值，全程度量值是样本序列相应于状态序列的似然性的指示，

一个用于提供重构的游程受约束n进制数字序列的输出。

本发明涉及一种包括所述器件的用于再生记录载体的设备。

本发明还涉及一种用于再生被传输信号的器件。

在受害于符号间干扰和噪声的传输或存储信道中，为改善比特误码率，与诸如阈值检测器之类的单次采样检测器相比，序列比特检测器更为优先。通常情况下，著名的Viterbi搜索算法被用来从所有可能序列的大集合中找出最可能的序列。

举例来说，下面描述了一个d＝2的游程受限(RLL)码(例如，在DVD的情况下EFM+码)3抽头Viterbi检测的实现方式。d＝2的RLL码3抽头检测器的状态图和格子结构分别示于图1A和图1B。在此情况下，输入信号的6个可能状态(a-f)得到区分。状态a-f中的每一个对应于一个n进制数值序列，在这种情况下，位如图1A所示。每个序列反过来在眼图中必然伴有一个特定电平，即所谓的参考电平(r1_a，....，r1_f)。参考电平是已知的或是从输入信号值估计的。一个全程度量(PMs，n)与每一个状态(St)有关。这通过把先前状态的全程度量(PMs，n-1)与由第n个输入样本(Ssn)和参考电平(r1)导出的分区度量(BMs，n)相加计算的。在具有多于一个的电位先行状态的状态(a，d)的情况下，具有最小全程度量的先行状态被首先选择，存储先行状态以便于以后的反向跟踪。全程度量值借助全程度量计算单元5计算，该单元参考图2更详细地描述。图2所示的全程度量计算单元包括加法单元50b，50c，50e，50f，以计算状态b，c，e和f的全程度量值。图3A中详细示出了加法单元50b。加法单元50c，50e，50f与此相同。全程度量计算单元5还包括比较选择加法单元50a和50d。比较选择加法单元之一50a更详细示于图3B中。另一比较选择加法单元50d和50a相同。另外，比较选择加法单元50a和50d提供输出信号PD_a和PD_d，指示状态a和d的先行状态中哪一个具有最小的全程度量值。如图2所示，在已知的检测器中，全程度量计算单元5的输出通过延迟单元55和标准化单元59耦合到其输入。后一单元59例如通过把该设定值从其它值中减去防止设定的全程度量值无限制增大。这样，状态a，...，f中的每一个状态的最短全程度量值Pm_a，....Pm_f是递归计算的。仍如图2所示，全程度量计算单元5耦合到最小值检测器7上。后者选择具有最小全程度量值的状态Smin。全程度量计算单元5和最小值检测器被耦合到反向跟踪单元8上。反向跟踪单元8包括具有延迟单元81a，...，81d并具有延迟单元82a，...，82d的第一延迟链，延迟单元81a，...，81d的每一延迟单元把先行状态信息PD_a延迟一个时钟周期，延迟单元82a，...，82d的每一延迟单元把先行状态信息PD_d延迟一个时钟周期。在已知的检测器中，对每个状态的全程度量值递归计算只有一个时钟周期可用。因此这种已知的检测器存在一个缺点，即其全程度量值的计算严重限制了器件可达到的速度。

本发明的目的在于为在开头段落中描述的器件提供一种克服这一缺点的措施。根据本发明，该器件的特征在于延迟单元形成延迟单元链的一部分，该链的第一延迟单元耦合到分区度量计算单元，并且全程度量计算单元形成全程度量计算单元链的一部分，该链包括具有与延迟单元耦合的第一输入和与先前全程度量计算单元的输出耦合的第二输入的全程度量计算单元。

在根据本发明的该器件中，每个状态的全程度量值是从一时窗内的分区度量值集合估计出来的。发明人发现，当格子结构中远离现在网格的那些网格部分对位检测没有贡献并且由此可以忽略时，该估计是可靠的。延迟单元链和全程度量计算单元链形成流水线结构。这使得相应于这些链的长度的多个时钟周期可用于计算全程度量值成为可能。全程度量值的计算不再限制器件可以达到的速度，使得检测处理显著增加。另外，因为全程度量值计算为从预定数量的分区度量值的加和，因此标准化步骤的多余的。

在根据本发明的器件中，在一特定时窗内的分区度量值都是同时可用的。这使得以任何顺序计算全程度量值成为可能。其实施例由权利要求2和3描述。

权利要求4的实施例是特别有利的，因为其中反向跟踪单元是多余的。

根据本发明的器件特别适于用在用于再生记录载体的设备中。

此外，根据本发明的器件适于用在用于再生被传输信号的接收器中。

参考附图，更为详细地说明这些其它方面。其中：

图1A和图1B分别示出了d＝2的RLL码三抽头检测器的状态图和格子结构，

图2示出了包括一个延迟单元和一个全程度量值计算单元的常规器件的单元，

图3A和图3B示出图2所示的常规单元的一部分，

图4示出了按照本发明的器件的第一实施例，

图5示出了按照本发明的器件的第二实施例，

图5A和图5B示出图5中器件的一部分，

图6A示出了两种局部格子结构的组合，

图6B示出了按照本发明的器件的第三实施例，

图7A和图7B分别更详细示出了图6A中器件的一个部分，

图8示意性示出用于再生记录载体的设备，

图9示意性示出用于再生被传输信号的器件。

按照本发明的器件的实施例示于图4中，该器件从代表所述序列的模拟输入信号S_i中重构游程受约束的n进制数字序列。所示器件包括用于接收所述信号S_i的输入1。用于产生具有输入信号S_r的时间离散样本S_s，n的已采样输入信号S_s的采样单元2耦合到输入1。该器还包括分区度量计算单元3，用于对样本输入信号Ss的后续样本Ss_n计算分区度量值BM_s，n的集合。分区度量值BM_s，n集合中的每个集合是样本的幅值相应于一个特定状态的似然性的指示，一个状态被定义为一个n进制数字序列。在图4所示的实施例中，分区度量单元3分别为状态a，...，f计算分区度量值BM_a，n，...，BM_f，n。该器件还配有一个延迟单元4i和用于从分区度量值BM_s，n中计算全程度量值PM_s，n的全程度量计算单元5a。全程度量计算单元5a被耦合到延迟单元4i上。全程度量值PM_s，n是样本S_s，n序列相应于状态St的序列的似然性的指示。所示器件有一个输出7，用于提供重构的游程受约束的n进制数字序列Sr。

根据本发明的器件的特征在于，延迟单元4I形成延迟单元4a，...，4i的延迟链4中的一部件。链4中的第一延迟单元4a耦合到分区度量计算单元3上。全程度量计算单元5a形成全程度量计算单元5a，...，5h的全程度量计算单元链5的一部分。全程度量计算单元链5包括一个或多个具有与延迟单元4g耦合的第一输入5b1并具有与前一段全程度量计算单元5a耦合的第二输入5b2的全程度量计算单元5b。

该器件配有一个最小全程度量决定单元7，它耦合到链5中最后的全程度量单元链5h上。最小全程度量决定单元7产生一个信号S_min，它指示状态a，...，f中的哪一个具有从全程度量值PM_a，n-1到PM_f，n-1的最小全程度量。

信号Smin被供给反向跟踪单元8，此反向跟踪单元进一步接收来自全程度量计算单元化5e，5f，5g和5h的先行状态信息5e4，5f4，5g4和5h4。反向跟踪单元8计算具有相应于样本S_s，n-5的最大似然性的状态。该反向跟踪单元从由信号S_min指示的状态开始反向跟踪。

在图4所示的实施例中，全程度量计算链5至少包括一个全程度量计算单元5a，此单元具有一个与延迟单元4h耦合的第一输入5a1，并具有与第一另外的全程度量计算单元5b的第二输入5b2耦合的输出5a3，所述另外的全程度量计算单元5b配有耦合到在延迟单元4h前面的另一延迟单4g上的第一输入5b1。

如图4所示，按照本发明的器件以流水线方式计算全程度量值，使得多于一个的时钟周期可用于每个全程度量值的计算。当分区度量值BMn，s可用时，器件的全程度量计算单元5a就计算PM_s，n+6 ¹，这是计算PMs，n+6的第一阶段。同时，器件的全程度量计算单元5b计算PM_s，n+5 ²，这是计算PMs，n+5的第二阶段。同时，全程度量计算单元5c，5d，5e，5f，5g计算PM_s，n+4 ³，PM_s，n+3 ⁴，PM_s，n+2 ⁵，PM_s，n+1 ⁶和PM_s，n ⁷和PM_s，n-1。

按照本发明的另一实施例示于图5。在此格子结构是以反方向，即向着过去方向建立的。所述实施例不同于图4所示的实施例，其中的全程度量计算单元链105至少包括一个具有与延迟单元104b耦合的第一输入105_a1，并具有与第二另外的全程度量计算单元104_b的第二输入105_b2耦合的输出105_a3的全程度量计算单元105a。另外的全程度量计算单元105_b配有第一输入105_b1，它耦合到在延迟单元104_b前面的另外的延迟单元104_c上。在图5所示的实施例中，具有相应于样本S_s，n-5的最大似然性的状态通过正向跟踪计算，由最小全程度量决定单元107产生的起始信号S_min指示出状态a，...，f中的那一个具有从全程度量值PM_a，n-1到值PM_f，n-1中的最小全程度量。当样本S_n，n-1到样本S_n，n-9的每个状态的所有分区度量值都在延迟链中可用时，最小全程度量值可以以任何顺序计算。在图5所示的实施例中，在时间点n-k由全程度量计算单元所计算的全程度量值PM_s，n-k的集合是从相应于那一时间点输入信号的样本S_s，n-k的分区度量值的集合及后续时间点n-k+1时的全程度量值PM_s，n-kt1的集合计算得来的。

在图5所示的实施例中，全程度量计算单元105a，...，105h同时分别计算全程度量值PMs，n-2，......，PMs，n-9的相应的阶段。

在本实施例中，状态b，c，e和f分别有逻辑后续状态a，b，d和e。以暂时的意义上讲，逻辑后续状态表明那些后面提到的状态不会超越前面提到的状态，但如果向时间的反方向跨越格子结构，则后面提到的状态超越前面提到的状态。因此，例如，通过将全程度量值PM_{c， n-k+1}和分区度量值BM_b，n-k相加计算状态b的全程度量值PM_b，n-k。状态a有a和b作为可能的逻辑后续状态，状态d有d和e作为可能的逻辑后续状态。因此，通过将状态a的分区度量值BM_a，n-k与后续状态a和b的全程度量值PMs，n-k+1中的最小值相加，计算得出全程度量值PM_{a， n-k}。图5A和5B说明了这一点。

如图6A所示，图1B中的格子结构也可看作是两种合并的局部格子结构的组合。基于这种观点，本发明中器件的另一实施例示于图6B。图6B中的器件部分遵从时序格子结构，部分遵从反时序格子结构。图6B所示的器件包括全程度量计算单元的第一个全程度量计算单元链205，这些单元以与图4实施例中相同的顺序耦合到延迟链204的延迟单元，即彼此后续的全程度量计算单元与彼此先行的延迟单元相耦合。该器件还包括全程度量计算单元的第二全程计算链205’，这些单元以与图5的实施例相同的顺序耦合到延迟链204的延迟单元，耦合顺序同图5，即彼此后续的全程度量计算单元与后续的延迟单元相耦合。图5所示器件配有第三另外的全程度量计算单元205c。该单元具有耦合到第一另外的全程度量计算单元205_a的第一类输入205_c1，和耦合到第二另外的全程度量计算单元的205_b上的第二输入205_c2。在这一情况下，由具有最低全程度量值的信号Smin所指示的状态是被检测到的状态，使得在这一实施例中反向跟踪或正向跟踪单元是多余的。

第三另外的全程度量计算单元205_c的一些部分详示于图7A和图7B中，图7A示出了一个用于计算状态b的全程度量值PM_b，n-k的模块254。该模块具有用于接收全程度量值PM_a，n-k-1的第一输入，并具有用于接收全程度量值PM_c，n-k+1的第二输入。该模块包括加法单元254，用于把这些全程度量值PM_c，n-k+1和PM_a，n-k-1与在第三输入接收到的分区度量值BM_b，n-k相加，从而得到全程度量值PM_b，n-k。第三另外的全程度量计算单元205_c包括同样的一些模块用于计算全程度量值PM_c，n-k，PM_e，n-k和PM_f，n-k。

图7B示出了第三另外的全程度量计算单元205_c的另一模块255。该模块包括用于接收全程度量值PM_a，n-k-1和PM_f，n-k-1的第一输入。这些第一输入耦合到最小值检测器256上，该检测器把这两个全程度量值中的最小值体提给加法单元257。该模块包括用于接收全程度量值PM_{a， n-k+1}和PM_b，n-k+1的第二输入。这些第二输入耦合到另一最小值检测器258上，该检测器将两个全程度量值中的最小值提供给加法单元257。加法单元257把由最小值检测器256和258所选择的最小的两个全程度量值加到分区度量值BM_a，n-k上，从而获得全程度量值PM_a，n-k。第三另外的全程度量计算单元205_c包括与模块254完全相同的一模块，用于计算全程度量值PM_d，n-k。

图7所示的器件包括一个单元207，用于确定在时刻n-k，此处为时刻n-5，状态a，...，f中哪一个状态具有最小的全程度量值。所述状态Smin代表了重构的n进制值Sr。在序列包括奇数个n进制值时，重构的n进制值Sr最好是定义所述状态的序列的中心n进制值。在序列包括偶数个(2k)n进制值的情况下，重构的n进制值Sr最好是第k或第k+1的n进制值。

图8示意性示出了再生记录载体9的设备。所示设备包括一个读出单元10，用于响应存储在记录载体9上的图样产生读出信号。存储在记录载体上的图形可以例如是用磁或光的方式检测的图形。记录载体可以例如是磁带、卡或盘的形式。图8所示的设备还包括一个按照本发明的器件11，例如，在图4、5和6之一中示出的器件的实施例。图8所示的设备还包括一个纠错和解码单元12，它耦合到所述器件的输出上，用于从重构的n进制信号Sr中产生已纠错信号Scorr。例如，该单元12包括一个CIRC解码器。

图9示意性示出了用于再生被传输信号的接收器。该接收器包括一个接收单元，用于接收并解调被传输信号。被传输信号例如是用QPSK，QAM或OFDM方法调制在载波上的。已解调信号作为输入信号提供给按照本发明的器件21，例如，在图4，图5和图6之一中示出的器件的实施例。同样，图9所示设备还包括一个纠错和解码单元22，它耦合到所述器件21的输出，用于从已重构n进制信号Sr中产生已纠错信号Scorr。单元22例如包括CIRC解码器。

应该说明的是，本发明的保护范围不限于这里描述过的实施例。本发明的保护范围也不受权利要求中参考号码的限制。“包括”一词并不排除在权利要求中提到的部件以外的部件。在元件前的词“一个”也不排除可以使用多个该元件。形成本发明的一部分的装置可以用专用硬件实现，也可以用编程的通用目的处理器实现。本发明具备每一个新特征及这些新特征的组合。

Claims (6)

1.用于从代表所述序列的模拟输入信号(Si)中重构游程受约束的n进制数字序列的器件，该器件包括：

一个用于接收所述信号(Si)的输入(1)，

一个用于对输入信号(Si)进行时间离散采样的采样单元(2)，

一个分区度量计算单元(3)，用于对已采样输入信号(Ss)的后续样本(Ss_n)计算分区度量值(BM_s，n)的集合，分区度量值集合中的每一个是样本(Ss_n)幅值相应于特定状态(S)的似然性的指示，一个状态被定义为一个n进制数字序列，

一个用于对度量值进行延迟的延迟单元(4i)，

一个耦合到延迟单元(4i)的全程度量计算单元(5a)，用于从分区度量值(BM_s，n)计算全程度量值(PM_s，n-k)，全程度量值是样本序列相应于状态序列的似然性的指示，

一个用于提供重构的游程受约束n进制数字序列的输出(6)其特征在于延迟单元(4i)形成延迟单元的延迟链(4)的一部分，延迟链的第一延迟单元(4a)耦合到分区度量计算单元(3)，并且全程度量计算单元(5a)形成全程度量计算单元的全程度量计算链(5)的一部分，全程度量计算链(5)包括一个或多个具有与延迟单元(4g)耦合的第一输入(5b1)和与前面的全程度量计算单元(5a)耦合的第二输入(5b2)的全程度量计算单元(5b)。

2.按照权利要求1的器件，其特征在于全程度量计算链(5)至少包括一个全程度量计算单元(5a)，其第一输入(5a1)耦合到延迟单元(4h)，其输出(5a3)耦合到第一另外的全程度量计算单元(5b)的第二输入(5b2)，所述第一另外的全程度量计算单元(5b)提供有第一输入(5b1)，它们耦合到先于延迟单元(4h)的另外延迟单元(4g)。

3.按照权利要求1的器件，其特征在于全程度量计算单元(105)的链至少包括一个全程度量计算单元(105a)，其第一输入(105_a1)耦合到延迟单元(104b)，并且其输出(105_a3)耦合到第二另外的全程度量计算单元(105_b)的第二输入(105_b2)，所述另外的全程度量计算单元(105_b)提供有第一输入(105_b1)，这些输入耦合到后于延迟单元(104_b)的另外延迟单元(104_c)。

4.按照权利要求2和3的器件，其特征为第三另外的全程度量计算单元(205_c)，其第一输入(205_c1)耦合到第一另外的全程度量计算单元(205_a)，其第二输入(205_c2)耦合到第二另外的全程度量计算单元(205_b)。

5.一种用于再生记录载体(9)的设备，包括

读出单元(10)，用于响应存储在记录载体(9)内的图形产生读信号(S_i)，

按照权利要求1至4之一的器件(11)，接收读信号(S_i)作为其输入信号，

耦合到所述器件(11)的输出的纠错及解码单元(12)。

6.一种用于再生被传输信号(S_t)的接收器，包括

接收单元(20)，用于接收并解调被传输信号(S_t)，

按照权利要求1至4之一的器件(21)，接收已解调信号(S_i)作为其输入信号，

耦合到所述器件的输出的纠错与解码单元(22)。

Images