JP3160674B2 - ビタビ復号器のパスメモリ情報を用いた回線状態推定回路 - Google Patents
ビタビ復号器のパスメモリ情報を用いた回線状態推定回路Info
- Publication number
- JP3160674B2 JP3160674B2 JP10656191A JP10656191A JP3160674B2 JP 3160674 B2 JP3160674 B2 JP 3160674B2 JP 10656191 A JP10656191 A JP 10656191A JP 10656191 A JP10656191 A JP 10656191A JP 3160674 B2 JP3160674 B2 JP 3160674B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- path memory
- viterbi decoder
- match
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明はビタビ復号器のパスメモ
リ情報を用いた回線状態推定回路に関するものである。
リ情報を用いた回線状態推定回路に関するものである。
【０００２】
【従来の技術】図１に従来のビタビ復号器１と回線状態
推定部２の簡略図を示す。パスメモリ部１３では、メト
リック計算部１１で各状態毎に求められたメトリックを
もとに、ＡＣＳ部１２によりパスを選択する。そして、
選択されたパスに相当するデータが対応するパスメモリ
位置に蓄えられ、復号動作が進行するにつれてパスメモ
リの内容が更新されていく。回線状態が良好な程パスが
マージする為に要する時間が短く、パスがマージすると
その時刻でのパスメモリの内容も一致する。一方回線状
態が劣悪な場合には、復号動作が進んでもパスがマージ
する確率が低くなる。このように、ある時刻でのパスメ
モリ内容の全一致・不一致は回線状態に大きく依存して
いる。従って、抽出部１５で抽出し全一致・不一致検出
回路２１でパスメモリ内容の全一致・不一致情報を検出
し、累積加算器２２で累積加算し、信号変換回路２３の
回線状態信号出力から回線状態を推定する事が出来る。
推定部２の簡略図を示す。パスメモリ部１３では、メト
リック計算部１１で各状態毎に求められたメトリックを
もとに、ＡＣＳ部１２によりパスを選択する。そして、
選択されたパスに相当するデータが対応するパスメモリ
位置に蓄えられ、復号動作が進行するにつれてパスメモ
リの内容が更新されていく。回線状態が良好な程パスが
マージする為に要する時間が短く、パスがマージすると
その時刻でのパスメモリの内容も一致する。一方回線状
態が劣悪な場合には、復号動作が進んでもパスがマージ
する確率が低くなる。このように、ある時刻でのパスメ
モリ内容の全一致・不一致は回線状態に大きく依存して
いる。従って、抽出部１５で抽出し全一致・不一致検出
回路２１でパスメモリ内容の全一致・不一致情報を検出
し、累積加算器２２で累積加算し、信号変換回路２３の
回線状態信号出力から回線状態を推定する事が出来る。
【０００３】図２に回線誤り個数対全一致回数特性の一
例を示す。これは計算機シミュレーション結果で、ｎが
２５，１５，１３，１０において観測した場合を示して
いる。個々にｎは現時刻から何時刻前のパスメモリを観
測するかを示す値である。レート１／２の畳み込み符号
化された規定長のデータ列に対し、規定個数の誤りをラ
ンダムな位置に挿入てビタビデコーダに入力し、回線状
態推定を行う。この試行を２０００回行い平均化して得
た特性である。ここで、ｎは観測位置が現時刻から何時
刻前のパスメモリ位置かを表す。同図より、回線誤り個
数が変化しても全一致確率に変化が全く表れない箇所
（ｎ＝２５の回線誤り個数０から５）や変化の小さい箇
所（ｎ＝１０の回線誤り個数２０から３３，ｎ＝１５の
回線誤り個数２５から３３など）がある事がわかる。こ
の領域では、全一致回数から挿入誤り個数を判別する事
が不可能あるいは困難であり、従ってこの部分を用いて
回線状態推定を行うと推定誤差が非常に大きくなる。推
定誤差を小さく抑える為には、回線誤り個数対全一致回
数特性の傾きが急峻な部分を用いなければならない。ま
た判別困難な領域が存在する事より、図１に示されるた
だ１箇所の全一致・不一致検出では広範囲な回線誤り個
数に対して高精度な推定を行うことは困難である。 ま
た、誤りパターンの違いによって同一誤り個数に対して
も全一致回数にばらつきが生じる。このことが推定誤差
改善の限定要因となる為、ばらつきによる誤差を小さく
抑える事が必要である。
例を示す。これは計算機シミュレーション結果で、ｎが
２５，１５，１３，１０において観測した場合を示して
いる。個々にｎは現時刻から何時刻前のパスメモリを観
測するかを示す値である。レート１／２の畳み込み符号
化された規定長のデータ列に対し、規定個数の誤りをラ
ンダムな位置に挿入てビタビデコーダに入力し、回線状
態推定を行う。この試行を２０００回行い平均化して得
た特性である。ここで、ｎは観測位置が現時刻から何時
刻前のパスメモリ位置かを表す。同図より、回線誤り個
数が変化しても全一致確率に変化が全く表れない箇所
（ｎ＝２５の回線誤り個数０から５）や変化の小さい箇
所（ｎ＝１０の回線誤り個数２０から３３，ｎ＝１５の
回線誤り個数２５から３３など）がある事がわかる。こ
の領域では、全一致回数から挿入誤り個数を判別する事
が不可能あるいは困難であり、従ってこの部分を用いて
回線状態推定を行うと推定誤差が非常に大きくなる。推
定誤差を小さく抑える為には、回線誤り個数対全一致回
数特性の傾きが急峻な部分を用いなければならない。ま
た判別困難な領域が存在する事より、図１に示されるた
だ１箇所の全一致・不一致検出では広範囲な回線誤り個
数に対して高精度な推定を行うことは困難である。 ま
た、誤りパターンの違いによって同一誤り個数に対して
も全一致回数にばらつきが生じる。このことが推定誤差
改善の限定要因となる為、ばらつきによる誤差を小さく
抑える事が必要である。
【０００４】
【発明が解決しようとする課題】上述のように、パスメ
モリ情報を用いて回線状態を推定する場合、パスメモリ
内容の全一致・不一致検出をただ１箇所で行っているた
め広範囲な回線誤り個数に対して十分な推定精度を得る
事が出来なかった。また誤りパターンの違いが原因とな
り、同一の回線誤り個数に対しても全一致回数にばらつ
きが生じるため、高推定精度が得られなかった。本発明
はこのような従来技術の問題点を解決しようとするもの
であって、全一致・不一致検出回路をｍ箇所に設定し、
それらから得られるｍ個のデータの中からｐ個のデータ
を選択・処理して用いる事により、広範囲な回線誤りに
対し高推定精度を達成できる回線状態推定回路を提供す
るものである。
モリ情報を用いて回線状態を推定する場合、パスメモリ
内容の全一致・不一致検出をただ１箇所で行っているた
め広範囲な回線誤り個数に対して十分な推定精度を得る
事が出来なかった。また誤りパターンの違いが原因とな
り、同一の回線誤り個数に対しても全一致回数にばらつ
きが生じるため、高推定精度が得られなかった。本発明
はこのような従来技術の問題点を解決しようとするもの
であって、全一致・不一致検出回路をｍ箇所に設定し、
それらから得られるｍ個のデータの中からｐ個のデータ
を選択・処理して用いる事により、広範囲な回線誤りに
対し高推定精度を達成できる回線状態推定回路を提供す
るものである。
【０００５】
【課題を解決するための手段】本発明によれば、ビタビ
復号器のパスメモリ部のＭ（Ｍは、２以上の整数）箇所
の全測定可能位置の中で、あらかじめ定められたｍ（ｍ
は、ｍ≦Ｍを満たす、２以上の整数）箇所の各々におけ
る２k-1 （ｋは、１より大きい整数）個のパスメモリ内
容をデータセットとして抽出する手段と、抽出された２
k-1 個のデータからなるデータセットｍ個のそれぞれが
全一致か不一致かを決定するｍ個の全一致・不一致検出
回路と、それぞれの全一致・不一致検出回路出力を規定
期間累積していくｍ個の累積加算回路と、ｍ個の累積加
算回路の出力を入力とし、それらの入力信号をもとにそ
れらの中からｐ（ｐは、１以上の整数）個の情報を選択
し出力とする選択回路と、選択回路出力を処理して回線
での誤り状態を表す信号へ変換する信号変換回路を有す
る事を特徴とする、ビタビ復号器のパスメモリ情報を用
いた回線状態推定回路が得られる。
復号器のパスメモリ部のＭ（Ｍは、２以上の整数）箇所
の全測定可能位置の中で、あらかじめ定められたｍ（ｍ
は、ｍ≦Ｍを満たす、２以上の整数）箇所の各々におけ
る２k-1 （ｋは、１より大きい整数）個のパスメモリ内
容をデータセットとして抽出する手段と、抽出された２
k-1 個のデータからなるデータセットｍ個のそれぞれが
全一致か不一致かを決定するｍ個の全一致・不一致検出
回路と、それぞれの全一致・不一致検出回路出力を規定
期間累積していくｍ個の累積加算回路と、ｍ個の累積加
算回路の出力を入力とし、それらの入力信号をもとにそ
れらの中からｐ（ｐは、１以上の整数）個の情報を選択
し出力とする選択回路と、選択回路出力を処理して回線
での誤り状態を表す信号へ変換する信号変換回路を有す
る事を特徴とする、ビタビ復号器のパスメモリ情報を用
いた回線状態推定回路が得られる。
【０００６】
【作用】本発明による回線状態推定回路によれば、ｍ個
所のパスメモリ位置からの得られる情報の中でｐ個を選
択・処理して推定を行う為、広範囲な回線誤り個数に対
して常に推定誤差が最小である最適な推定値が得られ
る。
所のパスメモリ位置からの得られる情報の中でｐ個を選
択・処理して推定を行う為、広範囲な回線誤り個数に対
して常に推定誤差が最小である最適な推定値が得られ
る。
【０００７】
【実施例】図３は本発明の一実施例である回線状態推定
回路の構成を示した図である。ビタビ復号器１Ａはパス
メモリ部１３Ａが複数の抽出部１５を有している点で従
来８の図１のものと異なっている。これに伴って回線状
態推定回路２Ａは、複数の検出器３１より成る全一致・
不一致検出部３と、複数の累積加算回路４１より成る累
積加算部４と、選択回路５と、信号変換回路６とから成
っている。はじめに回線状態推定回路２Ａの動作に就い
て説明すると、あらかじめ定められたｍ個所のパスメモ
リ位置の内容を対応する全一致・不一致検出回路３１で
全一致・不一致を検出し、その出力を規定期間累積加算
器４１で累積加算し、それらの中からｐ個の情報を選択
回路５により選択し、信号変換回路６を用いて選択され
た信号を処理し、その結果を回線状態を表す信号に変換
し出力する事によって高精度な回線推定を行う。
回路の構成を示した図である。ビタビ復号器１Ａはパス
メモリ部１３Ａが複数の抽出部１５を有している点で従
来８の図１のものと異なっている。これに伴って回線状
態推定回路２Ａは、複数の検出器３１より成る全一致・
不一致検出部３と、複数の累積加算回路４１より成る累
積加算部４と、選択回路５と、信号変換回路６とから成
っている。はじめに回線状態推定回路２Ａの動作に就い
て説明すると、あらかじめ定められたｍ個所のパスメモ
リ位置の内容を対応する全一致・不一致検出回路３１で
全一致・不一致を検出し、その出力を規定期間累積加算
器４１で累積加算し、それらの中からｐ個の情報を選択
回路５により選択し、信号変換回路６を用いて選択され
た信号を処理し、その結果を回線状態を表す信号に変換
し出力する事によって高精度な回線推定を行う。
【０００８】図３に於けるビタビ復号器１Ａにおいて、
例えば状態数ｋ＝６とすると状態数は３２となる。従っ
て、全一致・不一致検出は３２の状態数について行う。
また、符号化レートをＲ、パスメモリ長をＭＬ、ビタビ
復号器に入力されるデータ系列長をＤＬとすると、１デ
ータ系列に対する全一致・不一致検出回数Ｎは下記の数
式１で示される回数で示される。検出回数が復号回数Ｄ
Ｌ＊Ｒより少ない理由は、復号開始からｋ−１の時点ま
ではパスが全状態に達していない為にパスメモリの内容
も全状態決定されておらず、この段階では全一致・不一
致検出できない為と復号動作が完了した時点で全一致・
不一致検出動作を停止するのでｎ回は検出できない為で
ある。
例えば状態数ｋ＝６とすると状態数は３２となる。従っ
て、全一致・不一致検出は３２の状態数について行う。
また、符号化レートをＲ、パスメモリ長をＭＬ、ビタビ
復号器に入力されるデータ系列長をＤＬとすると、１デ
ータ系列に対する全一致・不一致検出回数Ｎは下記の数
式１で示される回数で示される。検出回数が復号回数Ｄ
Ｌ＊Ｒより少ない理由は、復号開始からｋ−１の時点ま
ではパスが全状態に達していない為にパスメモリの内容
も全状態決定されておらず、この段階では全一致・不一
致検出できない為と復号動作が完了した時点で全一致・
不一致検出動作を停止するのでｎ回は検出できない為で
ある。
【０００９】
【数１】
【００１０】
【発明の効果】以上説明したように本発明の回線状態推
定回路によれば、全一致・不一致検出箇所をｍ箇所に設
定し、その設定された検出箇所から得られる情報をもと
にそれらの中からｐ個の情報を選択・処理して用いる事
により、広範囲な回線状態にわたって推定誤差を低く抑
える事を可能となった。
定回路によれば、全一致・不一致検出箇所をｍ箇所に設
定し、その設定された検出箇所から得られる情報をもと
にそれらの中からｐ個の情報を選択・処理して用いる事
により、広範囲な回線状態にわたって推定誤差を低く抑
える事を可能となった。
【図１】ビタビ復号器と従来の回線状態推定回路を示す
図である。
図である。
【図２】計算器シミュレーションで観測した回線誤り個
数と全一致回数の関係を表わす図である。
数と全一致回数の関係を表わす図である。
【図３】ビタビ復号器と本発明による回線状態推定回路
を表す図である。
を表す図である。
１ （従来の）ビタビ復号器 １Ａ （本発明の）ビタビ復号器 ２ （従来の）回線状態推定部 ２Ａ （本発明の）回線状態推定部 ３ 全一致・不一致検出部 ４ 累積加算部 ５ 選択回路 ６ 信号変換回路 １１ メトリック計算部 １２ ＡＣＳ部 １３ （従来の）パスメモリ部 １３Ａ （本発明の）パスメモリ部 １４ 最尤判定部 １５ 抽出部 ２１ 全一致・不一致検出回路 ２２ 累積加算回路 ２３ 信号変換回路 ３１ （複数の）検出回路 ４１ （複数の）累積加算回路
Claims (1)
- 【請求項１】 ビタビ復号器のパスメモリ部のＭ（Ｍ
は、２以上の整数）箇所の全測定可能位置の中で、あら
かじめ定められたｍ（ｍは、ｍ≦Ｍを満たす、２以上の
整数）箇所の各々における２k-1 （ｋは、１より大きい
整数）個のパスメモリ内容をデータセットとして抽出す
る手段と、抽出された２k-1 個のデータからなるデータ
セットｍ個のそれぞれが全一致か不一致かを決定するｍ
個の全一致・不一致検出回路と、それぞれの全一致・不
一致検出回路出力を規定期間累積していくｍ個の累積加
算回路と、ｍ個の累積加算回路の出力を入力とし、それ
らの入力信号をもとにそれらの中からｐ（ｐは、１以上
の整数）個の情報を選択し出力とする選択回路と、選択
回路出力を処理して回線での誤り状態を表す信号へ変換
する信号変換回路を有する事を特徴とする、ビタビ復号
器のパスメモリ情報を用いた回線状態推定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10656191A JP3160674B2 (ja) | 1991-04-12 | 1991-04-12 | ビタビ復号器のパスメモリ情報を用いた回線状態推定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10656191A JP3160674B2 (ja) | 1991-04-12 | 1991-04-12 | ビタビ復号器のパスメモリ情報を用いた回線状態推定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04314212A JPH04314212A (ja) | 1992-11-05 |
| JP3160674B2 true JP3160674B2 (ja) | 2001-04-25 |
Family
ID=14436723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10656191A Expired - Fee Related JP3160674B2 (ja) | 1991-04-12 | 1991-04-12 | ビタビ復号器のパスメモリ情報を用いた回線状態推定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3160674B2 (ja) |
-
1991
- 1991-04-12 JP JP10656191A patent/JP3160674B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04314212A (ja) | 1992-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0139511B1 (en) | Digital data decoders | |
| US6148431A (en) | Add compare select circuit and method implementing a viterbi algorithm | |
| KR940019106A (ko) | 신호 처리 방법 | |
| US6606728B1 (en) | Rate (M/N) code encoder, detector, and decoder for control data | |
| US6301314B1 (en) | Viterbi decoding apparatus and viterbi decoding method | |
| CN100512020C (zh) | 一种译码方法及译码装置 | |
| CN102948097B (zh) | 用于ber估计的方法和电路 | |
| KR100298520B1 (ko) | 바이트 동기화 검출 회로 및 바이트 동기화 방법 | |
| JP3567733B2 (ja) | 信号復号方法、信号復号回路及びこれを用いた情報伝送通信装置、情報記憶再生装置 | |
| JP3160674B2 (ja) | ビタビ復号器のパスメモリ情報を用いた回線状態推定回路 | |
| US6798726B2 (en) | Data decoding | |
| JP3151844B2 (ja) | 再生データ検出方式 | |
| JPH04314213A (ja) | ビタビ復号器のパスメモリ情報を用いた回線状態推定回路 | |
| JP2855873B2 (ja) | 再生データ検出方式 | |
| JPH0410773B2 (ja) | ||
| JPH04314214A (ja) | ビタビ復号器のパスメモリ情報を用いた回線状態推定回路 | |
| EP1307970B1 (en) | Data decoding | |
| US6637003B1 (en) | Viterbi decoder and synchronism controlling method | |
| JP3235333B2 (ja) | ビタビ復号方法およびビタビ復号化装置 | |
| US6542103B2 (en) | Error signal generating arrangement | |
| JP2907090B2 (ja) | 信頼度生成装置およびその方法 | |
| CN108809335B (zh) | 译码方法与装置 | |
| JP2591011B2 (ja) | 逐次復号法を用いた通信回線の回線品質推定方式 | |
| JP2516673B2 (ja) | ビタビ復号器のビットエラ―レ―ト検出方法 | |
| JPH0832458A (ja) | 復号装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010117 |
|
| LAPS | Cancellation because of no payment of annual fees |