JP2004511946A - ランレングス制限系列を再構築するための装置 - Google Patents
ランレングス制限系列を再構築するための装置 Download PDFInfo
- Publication number
- JP2004511946A JP2004511946A JP2002535262A JP2002535262A JP2004511946A JP 2004511946 A JP2004511946 A JP 2004511946A JP 2002535262 A JP2002535262 A JP 2002535262A JP 2002535262 A JP2002535262 A JP 2002535262A JP 2004511946 A JP2004511946 A JP 2004511946A
- Authority
- JP
- Japan
- Prior art keywords
- path metric
- unit
- metric calculation
- input
- calculation unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
Landscapes
- Engineering & Computer Science (AREA)
- Artificial Intelligence (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
本発明は、n−式数字からなるランレングス制限された系列を表すアナログ入力(Si)から該ランレングス制限系列を再構築するための装置について記載される。本装置は、該アナログ入力信号(Si)の離散時間でのサンプルを採取するためのサンプリングユニット(2)に接続され、該アナログ入力信号(Si)を受信するための入力(1)を備えている。本装置は、該サンプリングされた入力信号(SS)の連続するサンプルについて、分岐メトリック値(BMs,n)のセットを計算するための分岐メトリック計算ユニット(3)をさらに備えている。分岐メトリック値(BMs,n)のセットのそれぞれは、該サンプルの振幅値が特定の状態(s)に対応する可能性についての指示である。状態とは、n−式数字の系列として定義されている。本発明は、遅延ユニットの遅延回路(4)の一部を形成する遅延ユニット(4i)をさらに備えている。該遅延回路の第1の遅延ユニット(4a)は、該分岐メトリック計算ユニット(3)に接続される。本装置は、経路メトリック計算ユニットからなる経路メトリック計算回路(5)を備え、経路メトリック計算回路(5)は、遅延ユニット(4g)に接続される第1の入力(5b1)と前の経路メトリック計算ユニット(5a)に接続される第2の入力(5b2)とを有する1つ以上の経路メトリック計算ユニット(5b)を備える。経路メトリック計算ユニット(5a)は、分岐メトリック値(BMs,n)から経路メトリック値(PMs,n−k)を計算する。経路メトリック値は、サンプルの系列が状態の系列に対応する可能性についての指示である。
Description
【0001】
[発明の分野]
本発明は、n−式数字からなるランレングス制限された系列を表すアナログ入力から該ランレングス制限系列を再構築するための装置に関する。
本装置は、以下を備えている。該アナログ入力信号を受信するための入力。該アナログ入力信号の離散時間でのサンプルを採取するためのサンプリングユニット。該サンプリングされた入力信号の連続するサンプルについて、該サンプルの振幅値がn−式数字の系列として定義される特定の状態に対応する可能性についてのそれぞれ指示である分岐メトリック値のセットを計算するための分岐メトリック計算ユニット。分岐メトリック値を遅延するための遅延ユニット。該遅延ユニットに接続され、サンプルの系列が状態の系列に対応する可能性についての指示である経路メトリック値を該分岐メトリック値から計算するための経路メトリック計算ユニット。n−式数字の再構築されたランレングス制限系列を供給するための出力。
【0002】
また、本発明は、記録キャリアを再生するための装置に関する。
さらに、本発明は、送信信号を再生するための装置に関する。
【0003】
[発明の背景]
内部シンボル干渉及びノイズに苦しむ伝送チャネル及び記憶チャネルでは、系列ビット検出器は、ビット誤り率を改善するための閾値検出器のようなサンプル検出器あたり選択されることがある。通常、公知のViterbiサーチアルゴリズムが使用され、全ての可能な系列からなる大きなセットから、最も可能性のある系列が発見される。
【0004】
例を通して、d=2のランレングス制限(RLL)符号(たとえば、EFMであり、この場合DVD)の3タップViterbi検出の公知の実現が以下に記載される。状態図及びd=2のRLL符号の3タップ検出器のトレリスは、図1A及び図1Bのそれぞれに示されている。
【0005】
この場合、入力信号の6つの可能な状態が識別される。状態a〜fのそれぞれは、n‐式数字(n−ary digit)の系列、この場合図1Aに示されるビットに対応している。その順番に関する系列のそれぞれは、いわゆる基準レベル(rl_a,...,rl_f)と呼ばれるアイパターンにおける固有のレベルを伴う。この基準レベルは、既知又は入力信号から推定される。
【0006】
経路メトリクス(path metrics)PMs,nは、それぞれの状態に関連付けされている。これらは、前の状態の経路メトリックPMs,n−1と、n番目の入力サンプルSSN及び基準レベルrlから導出された分岐メトリクス(branch metrics)BMs,nとを加算することにより計算される。
【0007】
1以上の潜在的な先行者を有する状態(a,d)の場合、最小の経路メトリクスを有する先行者がはじめに選択され、先行者の状態は、後のバックトラックを容易にするために記憶される。経路メトリクスは、図2を参照して更に詳細に記載される経路メトリクス計算ユニット5により計算される。
【0008】
図2に示される経路メトリック計算ユニットは、状態b,c,e及びfについて経路メトリック値を計算するための加算ユニット50b,50c,50e,50fを備えている。加算ユニット50bは、図3Aにおいてより詳細に示されている。加算ユニット50c,50e,50fは、加算ユニット50bと同じである。
【0009】
経路メトリック計算ユニット5は、比較選択加算ユニット50a,50dをさらに備えている。比較選択加算ユニット50aのうちの1つは図3Bに更に詳細に示されている。他の比較選択加算ユニット50dは、ユニット50aと同じである。さらに、比較選択加算ユニット50a,50dは、状態a及びdのどの先行者が最小の経路メトリック値を有するかを示す出力信号PDa,PDdを提供する。
【0010】
図2に示されるように、公知の検出器において、経路メトリック計算ユニット5の出力は、遅延ユニット55及び正規化ユニット59を介してその入力に接続される。正規化ユニット59は、たとえば、他の値からこの最小値のセットを引くことにより、経路メトリック値のセットが制限されなくなることを防止する。
【0011】
このようにして、状態a,...,fのそれぞれについて、最短の経路メトリック値PMa,...,PMfは、反復的に計算される。図2に示されるように、経路メトリック計算ユニット5は、最小検出器7に接続される。該検出器は、最小の経路値を有する状態Sminを選択する。経路計算ユニット5及び最小検出器は、バックトラックユニット8に接続される。
【0012】
バックトラックユニット8は、1クロックサイクルだけ先行者の情報PDaをそれぞれ遅延する遅延ユニット81a,...,81dと、1クロックサイクルだけ先行者の情報PDdをそれぞれ遅延する遅延ユニット82a,...,82dを有する第1の遅延回路を備えている。
【0013】
公知の検出器では、それぞれの状態の経路メトリック値の反復計算のために、1クロックサイクルのみを利用することができる。したがって、公知の検出器では、経路メトリック値の計算は、装置の達成可能な速度を厳しく制限するという問題がある。
【0014】
[発明の概要]
本発明の目的は、上記問題点を克服することができる、開始節で記載された装置のための手段を提供することにある。本発明によれば、本装置は、遅延ユニットが該遅延ユニットからなる回路の一部を形成し、該回路の第1の遅延ユニットが分岐メトリック計算ユニットに接続されていることを特徴とし、経路メトリック計算ユニットが該経路メトリック計算ユニットからなる回路の一部を形成し、該回路が、遅延ユニットに接続される第1の入力と、前の経路メトリック計算ユニットの出力に接続される第2の入力とを有する経路メトリック計算ユニットを備えていることを特徴としている。
【0015】
本発明による装置では、それぞれの状態の経路メトリック値は、時間窓内の分岐メトリック値からなるセットから推定される。この推定は、深い過去においてトレリスの一部として信頼することができることが本願発明者により認識されている。遅延ユニットからなる回路、及び経路メトリック計算ユニットからなる回路は、パイプライン構造を形成している。この構造により、これらの回路の長さに対応する複数のクロックサイクルは、経路メトリック値を計算するために利用可能となる。経路メトリック値の計算は、検出処理が大幅に増加されるように、装置の達成可能な速度をもはや制限しない。さらに、経路メトリック値が所定数の分岐メトリック値からの総和として計算されるので、正規化ステップが不要となる。
【0016】
本発明による装置では、特定の時間窓内の分岐メトリック値は、全て同時に利用することができる。これにより、経路メトリック値をいずれかの順序で計算することができる。その実施の形態は、請求項2及び請求項3により記載される。
請求項4の実施の形態は、バックトラックユニットが不要となるので特に好ましい。
【0017】
本発明による装置は、記録キャリアを再生するための装置における使用向けに特に適している。さらに、本発明による装置は、送信された信号を再生するための受信機における使用向けに適している。
本発明のこれら及び他の態様は、添付図面を参照して更に詳細に記載される。
【0018】
[発明の実施の形態]
図4には、本発明による、n−式数字からなるランレングス制限された系列を表すアナログ入力信号から、該ランレングス制限系列を再構築するための装置の実施の形態が示されている。
【0019】
図示される装置は、上記アナログ信号Siを受信するための入力1を備えている。該アナログ信号Siの離散時間サンプルSs,nにより、サンプリングされた入力信号SSを生成するためのサンプリングユニット2は、入力1に接続されている。本装置は、サンプリングされた入力信号SSからなる連続するサンプルSSnについて、分岐メトリック値BMs,nからなるセットを計算するための分岐メトリック計算ユニット3をさらに備えている。分岐メトリック値BMs,nからなるセットのそれぞれは、サンプルの振幅値が特定の状態に対応する可能性についての指示である。この状態は、n−式数字からなる系列として定義されている。
【0020】
図4の実施の形態では、分岐メトリックユニット3は、状態a,...,fのそれぞれについて、分岐メトリック値BMa,n,...,BMf,nを計算する。本装置には、遅延ユニット4iと、分岐メトリック値BMs,nから経路メトリック値PMs,nを計算するための経路メトリック計算ユニット5aとが設けられている。
【0021】
経路メトリック計算ユニット5aは、遅延ユニット4iに接続されている。経路メトリック値PMs,nは、サンプルの系列SS,Nが状態の系列Stに対応する可能性についての指示である。図示される装置は、n−式数字からなる再構築されたランレングス制限された系列Srを提供するための出力7を有している。
【0022】
本発明による装置は、遅延ユニット4iが遅延ユニット4a,...,4iからなる遅延回路4の一部を形成することを特徴としている。この回路4の第1の遅延ユニット4aは、分岐メトリック計算ユニット3に接続されている。経路メトリック計算ユニット5aは、経路メトリック計算ユニット5a,...,5hからなる経路メトリック計算回路5の一部を形成している。経路メトリック計算回路5は、遅延ユニット4gに接続される第1の入力5b1と、前の経路メトリック計算ユニット5aに接続される第2の入力5b2とを有する1つ以上の経路メトリック計算ユニット5bを備えている。
【0023】
本装置には、最小経路メトリック判定ユニット7が設けられており、該ユニット7は、回路5における最後の経路メトリック計算ユニット5hに接続されている。最小経路メトリック判定ユニット7は、経路メトリック値PMa,n−1からPMf,n−1までのどの状態a,...,fが最小の経路メトリックを有するかを示す信号Sminを生成する。
【0024】
信号Sminは、バックトラックユニット8に供給され、該ユニット8は、経路メトリック計算ユニット5e、5f、5g及び5hから先行者の情報5e4、5f4、5g4及び5h4を更に受信する。バックトラックユニット8は、サンプルSs,n−5に対応する最も高い可能性を有する状態を計算する。バックトラックユニット8は、信号Sminにより示される状態からバックトラッキングを開始する。
【0025】
図4に示される実施の形態では、経路メトリック計算回路5は、遅延ユニット4hに接続される第1の入力5a1と、第1の更なる経路メトリック計算ユニット5bの第2の入力5b2に接続される出力5a3を有する少なくとも1つの経路メトリック計算ユニット5aを備えている。この第1の更なる経路メトリック計算ユニット5bには、遅延ユニット4hに先行する更なる遅延ユニット4gに接続される第1の入力5b1が設けられている。
【0026】
図4に示されるように、本発明による装置は、パイプライン的な方法で経路メトリック値を計算する。これにより、それぞれの経路メトリック値の計算について、1クロックサイクル以上のサイクルが利用可能となる。
【0027】
分岐メトリック値BMn,sが利用可能であるとき、本装置の経路メトリック計算ユニット5aは、PMs,n+6の第1のステージの計算である
【0028】
【外1】
を計算する。同時に、本装置の経路メトリック計算ユニット5bは、PMs,n+5の計算の第2のステージの
【0029】
【外2】
世代である
【0030】
【外3】
を計算する。
【0031】
同時に、ユニット
【0032】
【外4】
に関する経路メトリック計算は、
【0033】
【外5】
を計算する。
【0034】
図5には、本発明による装置の別の実施の形態が示されている。ここでは、トレリスが反対方向、いわば過去に向かって構築されている。かかる実施の形態は、経路メトリック計算ユニット105からなる回路が、遅延ユニット104bに接続される第1の入力105a1と、第2の更なる経路メトリック計算ユニット105bの第2の入力105b2に接続される出力とを有する少なくとも1つの経路メトリック計算ユニット105aを備えている点で、図4に示される実施の形態と異なる。
【0035】
この第2の更なる経路メトリック計算ユニット105bには、遅延ユニット104bに続く更なる遅延ユニット104cに接続される第1の入力105b1が設けられている。図5に関するこの実施の形態では、サンプルSs,n−5に対応する最も高い可能性を有する状態は、最小経路メトリック判定ユニット107により生成され、経路メトリック値PMa,n−1からPMf,n−1まで、どの状態a,...,fが最小経路メトリックを有するかを示す信号Sminを開始する、フォーワードトラッキングにより計算される。サンプルSs,n−1からSs,n−9について、それぞれの状態について、全ての分岐メトリック値を遅延回路において利用可能である。
【0036】
図5の実施の形態では、経路メトリック計算ユニットにより計算される、時間的にn−kであるポイントについて、経路メトリック値PMs,n−kからなるセットは、時間的な上記ポイントについての入力信号のサンプルSs,n−kについて分岐メトリック値からなるセット、及び時間的にn−k+1である続くポイントについて経路メトリック値PMs,n−k+1からなるセットから計算される。
【0037】
図5に関する実施の形態では、経路メトリック計算ユニット105a,...,105hのそれぞれは、それぞれのステージの経路メトリック値PMs,n−2,...,PMs,n−9を同時に計算する。
【0038】
本発明では、状態b,c,e及びfは、論理的な後継者a,b,d及びeをそれぞれ有する。論理的な後継者により、後に述べた状態は、前に述べた状態を時間的な意味で受け継がないが、トレリスが時間的に後方に通過する場合にはこれらの状態を引き継ぐ。したがって、たとえば、経路メトリック値PMb,n−kは、状態bについて、経路メトリック値PMc,n−k+1と分岐メトリック値BMb,n−kを加算することにより計算される。
【0039】
状態aは、潜在的な論理的後継者として状態a及び状態bを有しており、状態dは、潜在的な論理的後継者として状態d及び状態eを有している。したがって、経路メトリック値PMa,n−kは、状態aについての分岐メトリック値BMa,n−kをその論理的な後継者a及びbについての最小の経路メトリック値PMs,n−k+1に加算することにより計算される。このことは、図5A及び図5Bに例示されている。
【0040】
図6Aに示されるように、図1Bのトレリスは、2つのマージしている部分的なトレリスの組合せとして考えることができる。この見通しに基づいて、本発明の装置の更なる実施の形態では、図6Bに示されている。図6Bの装置は、年代の昇順及び降順にトレリスに部分的に従う。
【0041】
図6Bに示される装置は、図4の実施の形態におけるのと同じオーダーで、遅延回路204の遅延ユニットに接続される経路メトリック計算ユニットからなる第1の経路メトリック計算回路205を備えている。すなわち、互いに後続する経路メトリック計算ユニットが相互に先行の遅延ユニットに接続される。
【0042】
本装置は、図5の実施の形態と同じオーダーで、遅延回路204の遅延ユニットに接続される経路メトリック計算ユニットからなる第2の経路メトリック計算回路205’をさらに備えている。すなわち、互いに後続する経路メトリック計算ユニットが相互に先行する遅延ユニットに接続される。
【0043】
図5に示される装置には、第3の更なる経路メトリック計算ユニット205cが設けられている。このユニットは、第1の更なる経路メトリック計算ユニット205aに接続される第1の入力205c1と、第2の更なる計算ユニット205bに接続される第2の入力205c2を有している。最も小さな経路メトリック値を有する信号Sminにより示される状態は、バックトラックユニット又はフォーワードトラックユニットが本実施の形態で不要となるような、この場合は検出された状態である。
【0044】
図7A及び図7Bには、第3の更なる経路メトリック計算ユニット205cの部分が更に詳細に示されている。図7Aは、状態bについて経路メトリック値PMb,n−kを計算するためのモジュール254を示している。モジュールは、経路メトリック値PMa,n−k−1を受信するための第1の入力を有し、経路メトリック値PMc,n−k+1を受信するための第2の入力を有している。
【0045】
このモジュールは、これら経路メトリック値PMc,n−k+1及びPMa,n−k−1を、第3の入力で受信されるブランチメトリック値BMb,n−kに加算して、経路メトリック値PMb,n−kを得るための加算ユニット254を備えている。第3の更なる経路メトリック計算ユニット205cは、経路メトリック計算ユニットPMc,n−k、PMe,n−k、PMf,n−kを計算するための同じモジュールを備えている。
【0046】
図7Bは、第3の更なる経路メトリック計算ユニット205cの別のモジュール255を示している。このモジュールは、経路メトリック値PMa,n−k+1及びPMf,n−k−1を受信するための第1の入力を備えている。これら第1の入力は、最小値検出器256に接続され、該検出器256は、これら2つの経路メトリック値の最小値を加算ユニット257に供給する。
【0047】
モジュールは、経路メトリック値PMa,n−k+1及びPMb,n−k+1を受信するための第2の入力を備えている。これら第2の入力は、別の最小値検出器258に接続され、該検出器258は、これら2つの経路メトリック値の最小値を加算ユニット257に供給する。
【0048】
加算ユニット257は、最小検出器256,258により選択された2つの経路メトリック値の最小値を分岐メトリック値BMa,n−kに加算して、経路メトリック値PMa,n −kを得る。第3の更なる経路メトリック計算ユニット205cは、経路メトリック値PMd,n−kを計算するためのモジュール254と同じモジュールを備えている。
【0049】
図7に示される装置は、どの状態a,...,fが時間n−k、ここではn−5で最小の経路メトリック値を有するかを判定するためのユニット207を備えている。かかる状態Sminは、再構築されたn−式値Srについての代表値である。再構築されたn−式値Srは、かかる状態を定義する系列の中央のn−式の値であることが好ましい。この場合、系列は、奇数番号のn−式の値を備えている。系列が、偶数番号(2k)のn−式の値を備えている場合、再構築されたn−式の値Srは、k番目又はk+1番目のn−式の値であることが好ましい。
【0050】
図8は、記録キャリア9を再生するための装置を概念的に示している。図示される本装置は、記録キャリア9に記憶されているパターンに応答して読取り信号を発生するための読取りユニット10を備えている。記録キャリアに記憶されているパターンは、たとえば、磁気的又は光学的に検出可能なパターンである。記録キャリアは、たとえば、テープ、カード又はディスクの形式の場合がある。
【0051】
図8の装置は、たとえば、図4、図5及び図6のうちのいずれか1つに示されるような本発明による装置11を更に備えている。図8の装置は、再構築されたn−式信号Srから誤り訂正信号Scorrを生成するために、かかる装置の出力に接続されている誤り訂正及び復号ユニット12を更に備えている。ユニット12は、たとえば、CIRCデコーダを備えている。
【0052】
図9は、送信された信号を再生するための受信機を概念的に示している。受信機は、送信された信号を受信及び復調するための受信ユニット20を備えている。送信信号は、たとえば、QPSK,QAM又はOFDM方法によりキャリアに変調されている。復調信号は、図4、図5及び図6のうちのいずれか1つにおいて示されるような装置の実施の形態である、本発明による装置21に入力信号として供給される。同様に、図9の装置は、再構築されたn−式信号Srから誤り訂正信号Scorrを生成するために、かかる装置21の出力に接続される誤り訂正及び復号ユニット22をさらに備えている。ユニット22は、たとえば、CIRCデオーダを備えている。
【0053】
なお、本発明の保護の範囲は、記載された実施の形態に限定されるものではない。又、本発明の保護の範囲は、特許請求の範囲における参照符号により限定されるものでもない。単語「備える“comprising”」は、請求項に記載された構成要素又はステップ以外の要素又はステップを排除するものではない。構成要素に先行する単語“a(n)”は、それら複数の構成要素を排除するものではない。本発明の一部を形成する手段は、専用ハードウェアの構成、又はプログラムされた汎用プロセッサの構成の両者で実現される場合がある。本発明は、それぞれ新たな機能又は該機能の組合せで存在する。
【図面の簡単な説明】
【図1】
図1A及び図1Bは、d=2のRLL符号についての状態図、及び3タップ検出器のトレリスのそれぞれを示している。
【図2】
遅延ユニット及び経路メトリック計算ユニットを備える従来の装置からなるユニットを示す。
【図3】
図3A及び図3Bは、図2の従来のユニットの一部を示す図である。
【図4】
本発明による装置の第1実施の形態を示す図である。
【図5】
本発明による装置の第2実施の形態を示す図である。
【図5A】
図5の装置の一部を示す図である。
【図5B】
図5の装置の一部を示す図である。
【図6A】
2つの部分的なトレリスの結合を示す図である。
【図6B】
本発明による装置の第3実施の形態を示す図である。
【図7】
図7A及び図7Bは、図6Aの装置の一部を更に詳細にそれぞれ示す図である。
【図8】
記録キャリアを再生するための装置を概念的に示す図である。
【図9】
送信された信号を再生するための装置を概念的に示す図である。
[発明の分野]
本発明は、n−式数字からなるランレングス制限された系列を表すアナログ入力から該ランレングス制限系列を再構築するための装置に関する。
本装置は、以下を備えている。該アナログ入力信号を受信するための入力。該アナログ入力信号の離散時間でのサンプルを採取するためのサンプリングユニット。該サンプリングされた入力信号の連続するサンプルについて、該サンプルの振幅値がn−式数字の系列として定義される特定の状態に対応する可能性についてのそれぞれ指示である分岐メトリック値のセットを計算するための分岐メトリック計算ユニット。分岐メトリック値を遅延するための遅延ユニット。該遅延ユニットに接続され、サンプルの系列が状態の系列に対応する可能性についての指示である経路メトリック値を該分岐メトリック値から計算するための経路メトリック計算ユニット。n−式数字の再構築されたランレングス制限系列を供給するための出力。
【0002】
また、本発明は、記録キャリアを再生するための装置に関する。
さらに、本発明は、送信信号を再生するための装置に関する。
【0003】
[発明の背景]
内部シンボル干渉及びノイズに苦しむ伝送チャネル及び記憶チャネルでは、系列ビット検出器は、ビット誤り率を改善するための閾値検出器のようなサンプル検出器あたり選択されることがある。通常、公知のViterbiサーチアルゴリズムが使用され、全ての可能な系列からなる大きなセットから、最も可能性のある系列が発見される。
【0004】
例を通して、d=2のランレングス制限(RLL)符号(たとえば、EFMであり、この場合DVD)の3タップViterbi検出の公知の実現が以下に記載される。状態図及びd=2のRLL符号の3タップ検出器のトレリスは、図1A及び図1Bのそれぞれに示されている。
【0005】
この場合、入力信号の6つの可能な状態が識別される。状態a〜fのそれぞれは、n‐式数字(n−ary digit)の系列、この場合図1Aに示されるビットに対応している。その順番に関する系列のそれぞれは、いわゆる基準レベル(rl_a,...,rl_f)と呼ばれるアイパターンにおける固有のレベルを伴う。この基準レベルは、既知又は入力信号から推定される。
【0006】
経路メトリクス(path metrics)PMs,nは、それぞれの状態に関連付けされている。これらは、前の状態の経路メトリックPMs,n−1と、n番目の入力サンプルSSN及び基準レベルrlから導出された分岐メトリクス(branch metrics)BMs,nとを加算することにより計算される。
【0007】
1以上の潜在的な先行者を有する状態(a,d)の場合、最小の経路メトリクスを有する先行者がはじめに選択され、先行者の状態は、後のバックトラックを容易にするために記憶される。経路メトリクスは、図2を参照して更に詳細に記載される経路メトリクス計算ユニット5により計算される。
【0008】
図2に示される経路メトリック計算ユニットは、状態b,c,e及びfについて経路メトリック値を計算するための加算ユニット50b,50c,50e,50fを備えている。加算ユニット50bは、図3Aにおいてより詳細に示されている。加算ユニット50c,50e,50fは、加算ユニット50bと同じである。
【0009】
経路メトリック計算ユニット5は、比較選択加算ユニット50a,50dをさらに備えている。比較選択加算ユニット50aのうちの1つは図3Bに更に詳細に示されている。他の比較選択加算ユニット50dは、ユニット50aと同じである。さらに、比較選択加算ユニット50a,50dは、状態a及びdのどの先行者が最小の経路メトリック値を有するかを示す出力信号PDa,PDdを提供する。
【0010】
図2に示されるように、公知の検出器において、経路メトリック計算ユニット5の出力は、遅延ユニット55及び正規化ユニット59を介してその入力に接続される。正規化ユニット59は、たとえば、他の値からこの最小値のセットを引くことにより、経路メトリック値のセットが制限されなくなることを防止する。
【0011】
このようにして、状態a,...,fのそれぞれについて、最短の経路メトリック値PMa,...,PMfは、反復的に計算される。図2に示されるように、経路メトリック計算ユニット5は、最小検出器7に接続される。該検出器は、最小の経路値を有する状態Sminを選択する。経路計算ユニット5及び最小検出器は、バックトラックユニット8に接続される。
【0012】
バックトラックユニット8は、1クロックサイクルだけ先行者の情報PDaをそれぞれ遅延する遅延ユニット81a,...,81dと、1クロックサイクルだけ先行者の情報PDdをそれぞれ遅延する遅延ユニット82a,...,82dを有する第1の遅延回路を備えている。
【0013】
公知の検出器では、それぞれの状態の経路メトリック値の反復計算のために、1クロックサイクルのみを利用することができる。したがって、公知の検出器では、経路メトリック値の計算は、装置の達成可能な速度を厳しく制限するという問題がある。
【0014】
[発明の概要]
本発明の目的は、上記問題点を克服することができる、開始節で記載された装置のための手段を提供することにある。本発明によれば、本装置は、遅延ユニットが該遅延ユニットからなる回路の一部を形成し、該回路の第1の遅延ユニットが分岐メトリック計算ユニットに接続されていることを特徴とし、経路メトリック計算ユニットが該経路メトリック計算ユニットからなる回路の一部を形成し、該回路が、遅延ユニットに接続される第1の入力と、前の経路メトリック計算ユニットの出力に接続される第2の入力とを有する経路メトリック計算ユニットを備えていることを特徴としている。
【0015】
本発明による装置では、それぞれの状態の経路メトリック値は、時間窓内の分岐メトリック値からなるセットから推定される。この推定は、深い過去においてトレリスの一部として信頼することができることが本願発明者により認識されている。遅延ユニットからなる回路、及び経路メトリック計算ユニットからなる回路は、パイプライン構造を形成している。この構造により、これらの回路の長さに対応する複数のクロックサイクルは、経路メトリック値を計算するために利用可能となる。経路メトリック値の計算は、検出処理が大幅に増加されるように、装置の達成可能な速度をもはや制限しない。さらに、経路メトリック値が所定数の分岐メトリック値からの総和として計算されるので、正規化ステップが不要となる。
【0016】
本発明による装置では、特定の時間窓内の分岐メトリック値は、全て同時に利用することができる。これにより、経路メトリック値をいずれかの順序で計算することができる。その実施の形態は、請求項2及び請求項3により記載される。
請求項4の実施の形態は、バックトラックユニットが不要となるので特に好ましい。
【0017】
本発明による装置は、記録キャリアを再生するための装置における使用向けに特に適している。さらに、本発明による装置は、送信された信号を再生するための受信機における使用向けに適している。
本発明のこれら及び他の態様は、添付図面を参照して更に詳細に記載される。
【0018】
[発明の実施の形態]
図4には、本発明による、n−式数字からなるランレングス制限された系列を表すアナログ入力信号から、該ランレングス制限系列を再構築するための装置の実施の形態が示されている。
【0019】
図示される装置は、上記アナログ信号Siを受信するための入力1を備えている。該アナログ信号Siの離散時間サンプルSs,nにより、サンプリングされた入力信号SSを生成するためのサンプリングユニット2は、入力1に接続されている。本装置は、サンプリングされた入力信号SSからなる連続するサンプルSSnについて、分岐メトリック値BMs,nからなるセットを計算するための分岐メトリック計算ユニット3をさらに備えている。分岐メトリック値BMs,nからなるセットのそれぞれは、サンプルの振幅値が特定の状態に対応する可能性についての指示である。この状態は、n−式数字からなる系列として定義されている。
【0020】
図4の実施の形態では、分岐メトリックユニット3は、状態a,...,fのそれぞれについて、分岐メトリック値BMa,n,...,BMf,nを計算する。本装置には、遅延ユニット4iと、分岐メトリック値BMs,nから経路メトリック値PMs,nを計算するための経路メトリック計算ユニット5aとが設けられている。
【0021】
経路メトリック計算ユニット5aは、遅延ユニット4iに接続されている。経路メトリック値PMs,nは、サンプルの系列SS,Nが状態の系列Stに対応する可能性についての指示である。図示される装置は、n−式数字からなる再構築されたランレングス制限された系列Srを提供するための出力7を有している。
【0022】
本発明による装置は、遅延ユニット4iが遅延ユニット4a,...,4iからなる遅延回路4の一部を形成することを特徴としている。この回路4の第1の遅延ユニット4aは、分岐メトリック計算ユニット3に接続されている。経路メトリック計算ユニット5aは、経路メトリック計算ユニット5a,...,5hからなる経路メトリック計算回路5の一部を形成している。経路メトリック計算回路5は、遅延ユニット4gに接続される第1の入力5b1と、前の経路メトリック計算ユニット5aに接続される第2の入力5b2とを有する1つ以上の経路メトリック計算ユニット5bを備えている。
【0023】
本装置には、最小経路メトリック判定ユニット7が設けられており、該ユニット7は、回路5における最後の経路メトリック計算ユニット5hに接続されている。最小経路メトリック判定ユニット7は、経路メトリック値PMa,n−1からPMf,n−1までのどの状態a,...,fが最小の経路メトリックを有するかを示す信号Sminを生成する。
【0024】
信号Sminは、バックトラックユニット8に供給され、該ユニット8は、経路メトリック計算ユニット5e、5f、5g及び5hから先行者の情報5e4、5f4、5g4及び5h4を更に受信する。バックトラックユニット8は、サンプルSs,n−5に対応する最も高い可能性を有する状態を計算する。バックトラックユニット8は、信号Sminにより示される状態からバックトラッキングを開始する。
【0025】
図4に示される実施の形態では、経路メトリック計算回路5は、遅延ユニット4hに接続される第1の入力5a1と、第1の更なる経路メトリック計算ユニット5bの第2の入力5b2に接続される出力5a3を有する少なくとも1つの経路メトリック計算ユニット5aを備えている。この第1の更なる経路メトリック計算ユニット5bには、遅延ユニット4hに先行する更なる遅延ユニット4gに接続される第1の入力5b1が設けられている。
【0026】
図4に示されるように、本発明による装置は、パイプライン的な方法で経路メトリック値を計算する。これにより、それぞれの経路メトリック値の計算について、1クロックサイクル以上のサイクルが利用可能となる。
【0027】
分岐メトリック値BMn,sが利用可能であるとき、本装置の経路メトリック計算ユニット5aは、PMs,n+6の第1のステージの計算である
【0028】
【外1】
を計算する。同時に、本装置の経路メトリック計算ユニット5bは、PMs,n+5の計算の第2のステージの
【0029】
【外2】
世代である
【0030】
【外3】
を計算する。
【0031】
同時に、ユニット
【0032】
【外4】
に関する経路メトリック計算は、
【0033】
【外5】
を計算する。
【0034】
図5には、本発明による装置の別の実施の形態が示されている。ここでは、トレリスが反対方向、いわば過去に向かって構築されている。かかる実施の形態は、経路メトリック計算ユニット105からなる回路が、遅延ユニット104bに接続される第1の入力105a1と、第2の更なる経路メトリック計算ユニット105bの第2の入力105b2に接続される出力とを有する少なくとも1つの経路メトリック計算ユニット105aを備えている点で、図4に示される実施の形態と異なる。
【0035】
この第2の更なる経路メトリック計算ユニット105bには、遅延ユニット104bに続く更なる遅延ユニット104cに接続される第1の入力105b1が設けられている。図5に関するこの実施の形態では、サンプルSs,n−5に対応する最も高い可能性を有する状態は、最小経路メトリック判定ユニット107により生成され、経路メトリック値PMa,n−1からPMf,n−1まで、どの状態a,...,fが最小経路メトリックを有するかを示す信号Sminを開始する、フォーワードトラッキングにより計算される。サンプルSs,n−1からSs,n−9について、それぞれの状態について、全ての分岐メトリック値を遅延回路において利用可能である。
【0036】
図5の実施の形態では、経路メトリック計算ユニットにより計算される、時間的にn−kであるポイントについて、経路メトリック値PMs,n−kからなるセットは、時間的な上記ポイントについての入力信号のサンプルSs,n−kについて分岐メトリック値からなるセット、及び時間的にn−k+1である続くポイントについて経路メトリック値PMs,n−k+1からなるセットから計算される。
【0037】
図5に関する実施の形態では、経路メトリック計算ユニット105a,...,105hのそれぞれは、それぞれのステージの経路メトリック値PMs,n−2,...,PMs,n−9を同時に計算する。
【0038】
本発明では、状態b,c,e及びfは、論理的な後継者a,b,d及びeをそれぞれ有する。論理的な後継者により、後に述べた状態は、前に述べた状態を時間的な意味で受け継がないが、トレリスが時間的に後方に通過する場合にはこれらの状態を引き継ぐ。したがって、たとえば、経路メトリック値PMb,n−kは、状態bについて、経路メトリック値PMc,n−k+1と分岐メトリック値BMb,n−kを加算することにより計算される。
【0039】
状態aは、潜在的な論理的後継者として状態a及び状態bを有しており、状態dは、潜在的な論理的後継者として状態d及び状態eを有している。したがって、経路メトリック値PMa,n−kは、状態aについての分岐メトリック値BMa,n−kをその論理的な後継者a及びbについての最小の経路メトリック値PMs,n−k+1に加算することにより計算される。このことは、図5A及び図5Bに例示されている。
【0040】
図6Aに示されるように、図1Bのトレリスは、2つのマージしている部分的なトレリスの組合せとして考えることができる。この見通しに基づいて、本発明の装置の更なる実施の形態では、図6Bに示されている。図6Bの装置は、年代の昇順及び降順にトレリスに部分的に従う。
【0041】
図6Bに示される装置は、図4の実施の形態におけるのと同じオーダーで、遅延回路204の遅延ユニットに接続される経路メトリック計算ユニットからなる第1の経路メトリック計算回路205を備えている。すなわち、互いに後続する経路メトリック計算ユニットが相互に先行の遅延ユニットに接続される。
【0042】
本装置は、図5の実施の形態と同じオーダーで、遅延回路204の遅延ユニットに接続される経路メトリック計算ユニットからなる第2の経路メトリック計算回路205’をさらに備えている。すなわち、互いに後続する経路メトリック計算ユニットが相互に先行する遅延ユニットに接続される。
【0043】
図5に示される装置には、第3の更なる経路メトリック計算ユニット205cが設けられている。このユニットは、第1の更なる経路メトリック計算ユニット205aに接続される第1の入力205c1と、第2の更なる計算ユニット205bに接続される第2の入力205c2を有している。最も小さな経路メトリック値を有する信号Sminにより示される状態は、バックトラックユニット又はフォーワードトラックユニットが本実施の形態で不要となるような、この場合は検出された状態である。
【0044】
図7A及び図7Bには、第3の更なる経路メトリック計算ユニット205cの部分が更に詳細に示されている。図7Aは、状態bについて経路メトリック値PMb,n−kを計算するためのモジュール254を示している。モジュールは、経路メトリック値PMa,n−k−1を受信するための第1の入力を有し、経路メトリック値PMc,n−k+1を受信するための第2の入力を有している。
【0045】
このモジュールは、これら経路メトリック値PMc,n−k+1及びPMa,n−k−1を、第3の入力で受信されるブランチメトリック値BMb,n−kに加算して、経路メトリック値PMb,n−kを得るための加算ユニット254を備えている。第3の更なる経路メトリック計算ユニット205cは、経路メトリック計算ユニットPMc,n−k、PMe,n−k、PMf,n−kを計算するための同じモジュールを備えている。
【0046】
図7Bは、第3の更なる経路メトリック計算ユニット205cの別のモジュール255を示している。このモジュールは、経路メトリック値PMa,n−k+1及びPMf,n−k−1を受信するための第1の入力を備えている。これら第1の入力は、最小値検出器256に接続され、該検出器256は、これら2つの経路メトリック値の最小値を加算ユニット257に供給する。
【0047】
モジュールは、経路メトリック値PMa,n−k+1及びPMb,n−k+1を受信するための第2の入力を備えている。これら第2の入力は、別の最小値検出器258に接続され、該検出器258は、これら2つの経路メトリック値の最小値を加算ユニット257に供給する。
【0048】
加算ユニット257は、最小検出器256,258により選択された2つの経路メトリック値の最小値を分岐メトリック値BMa,n−kに加算して、経路メトリック値PMa,n −kを得る。第3の更なる経路メトリック計算ユニット205cは、経路メトリック値PMd,n−kを計算するためのモジュール254と同じモジュールを備えている。
【0049】
図7に示される装置は、どの状態a,...,fが時間n−k、ここではn−5で最小の経路メトリック値を有するかを判定するためのユニット207を備えている。かかる状態Sminは、再構築されたn−式値Srについての代表値である。再構築されたn−式値Srは、かかる状態を定義する系列の中央のn−式の値であることが好ましい。この場合、系列は、奇数番号のn−式の値を備えている。系列が、偶数番号(2k)のn−式の値を備えている場合、再構築されたn−式の値Srは、k番目又はk+1番目のn−式の値であることが好ましい。
【0050】
図8は、記録キャリア9を再生するための装置を概念的に示している。図示される本装置は、記録キャリア9に記憶されているパターンに応答して読取り信号を発生するための読取りユニット10を備えている。記録キャリアに記憶されているパターンは、たとえば、磁気的又は光学的に検出可能なパターンである。記録キャリアは、たとえば、テープ、カード又はディスクの形式の場合がある。
【0051】
図8の装置は、たとえば、図4、図5及び図6のうちのいずれか1つに示されるような本発明による装置11を更に備えている。図8の装置は、再構築されたn−式信号Srから誤り訂正信号Scorrを生成するために、かかる装置の出力に接続されている誤り訂正及び復号ユニット12を更に備えている。ユニット12は、たとえば、CIRCデコーダを備えている。
【0052】
図9は、送信された信号を再生するための受信機を概念的に示している。受信機は、送信された信号を受信及び復調するための受信ユニット20を備えている。送信信号は、たとえば、QPSK,QAM又はOFDM方法によりキャリアに変調されている。復調信号は、図4、図5及び図6のうちのいずれか1つにおいて示されるような装置の実施の形態である、本発明による装置21に入力信号として供給される。同様に、図9の装置は、再構築されたn−式信号Srから誤り訂正信号Scorrを生成するために、かかる装置21の出力に接続される誤り訂正及び復号ユニット22をさらに備えている。ユニット22は、たとえば、CIRCデオーダを備えている。
【0053】
なお、本発明の保護の範囲は、記載された実施の形態に限定されるものではない。又、本発明の保護の範囲は、特許請求の範囲における参照符号により限定されるものでもない。単語「備える“comprising”」は、請求項に記載された構成要素又はステップ以外の要素又はステップを排除するものではない。構成要素に先行する単語“a(n)”は、それら複数の構成要素を排除するものではない。本発明の一部を形成する手段は、専用ハードウェアの構成、又はプログラムされた汎用プロセッサの構成の両者で実現される場合がある。本発明は、それぞれ新たな機能又は該機能の組合せで存在する。
【図面の簡単な説明】
【図1】
図1A及び図1Bは、d=2のRLL符号についての状態図、及び3タップ検出器のトレリスのそれぞれを示している。
【図2】
遅延ユニット及び経路メトリック計算ユニットを備える従来の装置からなるユニットを示す。
【図3】
図3A及び図3Bは、図2の従来のユニットの一部を示す図である。
【図4】
本発明による装置の第1実施の形態を示す図である。
【図5】
本発明による装置の第2実施の形態を示す図である。
【図5A】
図5の装置の一部を示す図である。
【図5B】
図5の装置の一部を示す図である。
【図6A】
2つの部分的なトレリスの結合を示す図である。
【図6B】
本発明による装置の第3実施の形態を示す図である。
【図7】
図7A及び図7Bは、図6Aの装置の一部を更に詳細にそれぞれ示す図である。
【図8】
記録キャリアを再生するための装置を概念的に示す図である。
【図9】
送信された信号を再生するための装置を概念的に示す図である。
Claims (6)
- n−式数字からなるランレングス制限された系列を表すアナログ入力(Si)から前記ランレングス制限系列を再構築するための装置であって、
前記アナログ入力信号(Si)を受信するための入力(1)と、
前記アナログ入力信号(Si)の離散時間でのサンプルを採取するためのサンプリングユニット(2)と、
前記サンプリングされた入力信号(SS)の連続するサンプルについて、該サンプルの振幅値がn−式数字の系列として定義される特定の状態(s)に対応する可能性についてのそれぞれ指示である分岐メトリック値(BMs,n)のセットを計算するための分岐メトリック計算ユニット(3)と、
分岐メトリック値を遅延するための遅延ユニット(4i)と、
前記遅延ユニット(4i)に接続され、サンプルの系列が状態の系列に対応する可能性についての指示である経路メトリック値(PMs,n−k)を前記分岐メトリック値(BMs,n)から計算するための経路メトリック計算ユニット(5a)と、
n−式数字の再構築されたランレングス制限系列を供給するための出力(6)とを備え、
遅延ユニット(4i)は、該遅延ユニットからなる遅延回路(4)の一部を形成し、前記遅延回路の第1の遅延ユニット(4a)は、前記分岐メトリック計算ユニット(3)に接続され、
前記経路メトリック計算ユニット(5a)は、該経路メトリック計算ユニットからなる経路メトリック計算回路(5)の一部を形成し、前記経路メトリック計算回路(5)は、遅延ユニット(4g)に接続される第1の入力(5b1)と、前の経路メトリック計算ユニット(5a)に接続される第2の入力(5b2)とを有する1つ以上の経路メトリック計算ユニット(5b)を備える、
ことを特徴とする装置。 - 前記経路メトリック計算回路(5)は、遅延ユニット(4h)に接続される第1の入力(5a1)と、第1の更なる経路メトリック計算ユニット(5b)の第2の入力(5b2)に接続される出力(5a3)とを有する少なくとも1つの経路メトリック計算ユニット(5a)を備え、前記第1の更なる経路メトリック計算ユニット(5b)には、前記遅延ユニット(4h)の前の更なる遅延ユニット(4g)に接続される第1の入力(5b1)が設けられる、
ことを特徴とする請求項1記載の装置。 - 前記経路メトリック回路(105)は、第1の入力(105a1)が遅延ユニット(104b)に接続され、出力(105a3)が第2の更なる経路メトリック計算ユニット(105b)の第2の入力(105b2)に接続される少なくとも1つの経路メトリック計算ユニット(105a)を備え、前記第2の更なる経路メトリック計算ユニット(105b)には、前記遅延ユニット(104b)に続く更なる遅延ユニット(104c)に接続される第1の入力(105b1)が設けられる、
ことを特徴とする請求項1記載の装置。 - 前記第1の更なる経路メトリック計算ユニット(205a)に接続される第1の入力(205c1)と、前記第2の更なる経路メトリック計算ユニット(205b)に接続される第2の入力(205c2)とを有する第3の更なる経路メトリック計算ユニットが設けられる、
ことを特徴とする請求項2又は3記載の装置。 - 記録キャリアを再生するための装置であって、
前記記録キャリア(9)に記憶されるパターンに応答して読取り信号(Si)を発生するための読取りユニット(10)と、
その入力信号として前記読取り信号(Si)を受信する、請求項1乃至4のいずれか記載の装置(11)と、
前記装置(11)の出力に接続される誤り訂正及び復号ユニット(12)と、
を備える装置。 - 送信信号(St)を再生するための受信機であって、
前記送信信号(St)を受信して復調するための受信ユニット(20)と、
その入力信号として前記復調された信号を受ける、請求項1乃至4のいずれか記載の装置(21)と、
前記装置の出力に接続される誤り訂正及び復調ユニット(22)と、
を備える受信機。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP00203490 | 2000-10-08 | ||
PCT/EP2001/011148 WO2002031982A2 (en) | 2000-10-08 | 2001-09-26 | Device for reconstructing a runlength constrained sequence |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004511946A true JP2004511946A (ja) | 2004-04-15 |
Family
ID=8172114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002535262A Withdrawn JP2004511946A (ja) | 2000-10-08 | 2001-09-26 | ランレングス制限系列を再構築するための装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6980606B2 (ja) |
EP (1) | EP1421698A2 (ja) |
JP (1) | JP2004511946A (ja) |
CN (1) | CN100338881C (ja) |
TW (1) | TWI232652B (ja) |
WO (1) | WO2002031982A2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3171772B2 (ja) * | 1995-08-23 | 2001-06-04 | 沖電気工業株式会社 | ビタビ復号方法及びビタビ復号装置 |
US5881075A (en) * | 1996-03-18 | 1999-03-09 | Samsung Electronics Co., Ltd. | Viterbi decoder |
KR100212836B1 (ko) * | 1996-06-14 | 1999-08-02 | 전주범 | 비터비 디코더의 트레이스백 진행 구조 |
KR19980079114A (ko) * | 1997-04-30 | 1998-11-25 | 배순훈 | 트렐리스 코드 데이터의 디코딩방법 및 장치 |
KR100248014B1 (ko) * | 1997-12-31 | 2000-03-15 | 윤종용 | Tcm 복호기 및 그 복호방법 |
US6738949B2 (en) * | 1998-05-13 | 2004-05-18 | Matsushita Electric Industrial Co., Ltd. | Error correction circuit and error correction method |
JP2000224054A (ja) * | 1999-01-27 | 2000-08-11 | Texas Instr Inc <Ti> | ビタビデコ―ディングの速度を増大させる方法と装置 |
JP2003152777A (ja) * | 2001-11-16 | 2003-05-23 | Nec Corp | 迂回パス設計回路、迂回パス設計方法、およびそのプログラム |
-
2001
- 2001-08-28 TW TW090121177A patent/TWI232652B/zh not_active IP Right Cessation
- 2001-09-26 EP EP01986808A patent/EP1421698A2/en not_active Withdrawn
- 2001-09-26 JP JP2002535262A patent/JP2004511946A/ja not_active Withdrawn
- 2001-09-26 WO PCT/EP2001/011148 patent/WO2002031982A2/en active Application Filing
- 2001-09-26 CN CNB01803053XA patent/CN100338881C/zh not_active Expired - Fee Related
- 2001-10-02 US US09/969,002 patent/US6980606B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2002031982A3 (en) | 2004-03-25 |
WO2002031982A2 (en) | 2002-04-18 |
EP1421698A2 (en) | 2004-05-26 |
US6980606B2 (en) | 2005-12-27 |
TWI232652B (en) | 2005-05-11 |
US20020041641A1 (en) | 2002-04-11 |
CN1533636A (zh) | 2004-09-29 |
CN100338881C (zh) | 2007-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5432820A (en) | Maximum-likelihood decoding method and device | |
EP0647036A1 (en) | Method and means for detecting partial response waveforms using a modified dynamic programming Heuristic | |
JP3709159B2 (ja) | 光ディスク用高倍速ビタビ検出器 | |
US20020114411A1 (en) | Recording state detection system for use in a disk drive | |
JP3567733B2 (ja) | 信号復号方法、信号復号回路及びこれを用いた情報伝送通信装置、情報記憶再生装置 | |
JP2004511946A (ja) | ランレングス制限系列を再構築するための装置 | |
US6731699B2 (en) | Detector, reproduction system, receiver and method | |
JPH1166760A (ja) | ディジタル信号再生装置 | |
JP2002008322A (ja) | クロック抽出回路 | |
US6718511B2 (en) | Method and apparatus to detect a signal received from a channel signal | |
JPH05334811A (ja) | 再生データ検出方式 | |
US6771580B2 (en) | Data reproduction apparatus | |
JP2668452B2 (ja) | 最尤復号制御方式 | |
JP2668449B2 (ja) | 最尤復号制御方式 | |
JP3565365B2 (ja) | 光ディスクの評価装置 | |
JP2855873B2 (ja) | 再生データ検出方式 | |
JP2668451B2 (ja) | 最尤復号制御方式 | |
EP1111607A1 (en) | Method and apparatus to detect a signal received from a channel signal | |
JP2600589B2 (ja) | 再生データ検出装置 | |
JP2006221783A (ja) | 非対称最尤検出のための機器、システム、信号担持媒体、および方法(非対称最尤検出のための機器、システム、および方法) | |
JP2002025201A (ja) | 記録再生装置 | |
JP2842251B2 (ja) | 再生データ検出方法 | |
JPH06124549A (ja) | 再生データ検出方式 | |
Wells | Algorithms for threshold level selection and decoder logic design in decision-aided symbol-by-symbol data receivers for magnetic recording applications | |
US20070263753A1 (en) | Viterbi decoding method and viterbi decoder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080924 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090520 |