CN1508686A - 微型计算机及其评价装置 - Google Patents

Abstract

本发明提供一种微型计算机及其评价装置。该微型计算机具有指定程序存储器的地址的地址计数器，将所述地址计数器的地址数据输出到用于评价所述地址数据的外部仪器，其特征在于，具有：为了使所述外部仪器只存储分支时的地址数据，将判断所述地址计数器的地址数据是否为分支的数据的判断数据与该地址数据一同输出到所述外部仪器的地址数据输出装置。由此可正确地评价地址计数器的地址数据。

Description

微型计算机及其评价装置

技术领域

本发明涉及微型计算机及其评价装置。

背景技术

所谓单片微型计算机为：将ROM(程序存储器)、RAM、CPU、周边电路集成到单一的半导体芯片上，将该半导体芯片固定在基板上，通过外部引脚和导线的焊接，与在该半导体芯片上所形成的输入输出端口(周边电路)相连接，在外部引脚处于露出的状态下用树脂材料(绝缘材料)覆盖具有的该半导体芯片的基板的计算机。另外，作为最近的单片微型计算机，考虑到将软件存储到ROM的时间、制造成本等，有替代掩模型ROM、集成了可电改写数据的不易失性存储器(比如EEPROM)。

但是，存储到单片微型计算机的ROM内的数据(比如程序数据、图表数据等)是根据单片微型计算机进行控制的被控制体为不同的。为此，在单片微型计算机作为ROM具有上述的不易失性存储器时，每当在被控制体的种类被变更时，就采用调试工具(评价装置)所评价的数据，来改写被存储到ROM内的数据。

在这里，所谓调试工具，是指通过与单片微型计算机相连接，并通过实时地读取出根据指定ROM的地址的地址计数器的地址数据、ROM的程序数据的运算数据等的变化，来评价程序数据的对错的工具。这样，就可以正确地改写ROM所存储的数据。

另外，涉及调试工具的技术，比如发表在以下的专利文献1中。

【专利文献1】

特开平11-282713号公报

但是，在微型计算机动作时，用以往的调试工具实时地读出地址计数器的地址数据并全部进行存储，这就需要大容量的易失性存储器或不易失性存储器。为此，当加快上述的存储器的地址数据的存储速度时，一部分的地址数据就有可能没有被存储，就会出现不能正确地评价数据的问题。而且还存在着随着调试工具的大型化，成本上升的问题。

另外，在最近，单片微型计算机的运算处理速度有数百MHz高速度的。为此，用以往的调试工具就不能实时地读出地址数据、运算数据等的变化，就会出现不能正确地评价数据的问题。

还有，单片微型计算机的由树脂材料所覆盖的封装，考虑到装入到小型仪器(比如数字照相机、移动电话机)内并使其小型化，与此相随，外部引脚的间隔就变得极其狭窄。为此，用以往的调试工具从物理角度上就不能读出地址数据、运算数据等，就会和前者一样出现不能正确地评价数据的问题。

发明内容

以解决上述问题为主的本发明为一种具有指定程序存储器的地址的地址计数器，将所述地址计数器的地址数据输出到用于评价所述地址数据的外部仪器的微型计算机，其特征在于：具有：为了让所述外部仪器只存储分支时的地址数据，将判断所述地址计数器的地址数据是否为分支的数据的判断数据和该地址数据一同输出到所述外部仪器的地址数据输出装置。

关于本发明的上述以外的特征，将在本说明书中结合附图进行明确的记述。

附图说明

图1为表示本发明的微型计算机及其评价装置的大致构造的方框图。

图2为表示本发明的微型计算机的内部要素的方框图。

图3为说明本发明的微型计算机的评价装置的判断动作的流程图。

图中：2-微型计算机，4-程序计数器，6-位宽变换电路，8-调试工具，10-控制部，12-存储装置，16-ROM，44-串行输入输出端口，46、48、50、52、54-输入输出端口。

具体实施方式

通过本说明书及所附图面的记述，至少明确了以下的事项。

本发明的微型计算机，具有指定程序存储器的地址的地址计数器，将所述地址计数器的地址数据输出到用于评价所述地址数据的外部仪器的微型计算机，其特征在于，具有：为了使所述外部仪器只存储分支时的地址数据，将判断所述地址计数器的地址数据是否为分支的数据的判断数据与该地址数据一同输出到所述外部仪器的地址数据输出装置。

根据该微型计算机，将判断所述地址计数器的地址数据是否为分支的数据的判断数据和该地址数据一同输出到所述外部仪器。即、由于外部仪器只存储分支时的地址数据(需要最小限度的地址数据)就即可，因而就可以设置小容量的存储器。这样，外部仪器即使在微型计算机的运算处理速度为高速化、对上述存储器的地址数据的存储速度变快，也可以存储必要的地址数据并正确地评价数据。另外，也可以防止外部仪器的大型化及成本上升。

另外，在该微型计算机中，所述地址数据也可以附加有所述判断数据。

根据该微型计算机，由于将和判断数据一体化的地址数据输出到外部仪器，因而作为外部仪器就可以有效地存储分支时的地址数据并正确地评价数据。

另外，在该微型计算机中，所述地址数据输出装置使用由所述外部仪器提供的比使微型计算机动作的时钟高的频率的时钟，以比所述地址计数器的地址数据的位数少的位数为单位，将所述地址计数器的地址数据输出到所述外部仪器。

根据该微型计算机，通过设置输入来自外部仪器的时钟的接口和输出地址计数器的地址数据的最小限度的接口，就可以将地址数据输出到外部仪器。比如，适用具有可电改写数据的程序存储器的大量生产用的微型计算机的话，每当在变更被控制体时，根据外部仪器的地址数据的评价结果，就可以得到给程序存储器的正确的改写数据。

另外，在该微型计算机中，所述地址数据输出装置也可以将所述地址计数器的地址数据串行输出。

根据该微型计算机，输入来自外部仪器的时钟的接口和输出地址计数器的地址数据的接口的数量只要两个即可。

另外，在该微型计算机中，所述地址数据输出装置也可以将所述地址计数器的地址数据分割为多个进行输出。

根据该微型计算机，与将地址计数器的地址数据作为串行数据的情况相比，就可以降低外部仪器所提供的时钟的频率。

另外，本发明的微型计算机的评价装置，从具有指定程序存储器的地址的地址计数器的微型计算机中读出所述地址计数器的地址数据，其特征在于，具有：在读出所述地址计数器的地址数据是否为分支的数据后进行判断，只有在所述地址计数器的地址数据为分支的数据时才将该地址数据进行存储的地址数据存储装置。

另外，在该微型计算机的评价装置中，所述地址数据存储装置，在所述地址计数器的地址数据为没有分支的数据时，禁止该地址数据的存储。

根据该微型计算机的评价装置，由于地址数据存储装置只存储分支时的地址数据(需要最小限度的地址数据)即可，因而就可以设置小容量的存储器。这样，地址数据存储装置即使在微型计算机的运算处理速度为高速化、对上述存储器的地址数据的存储速度变快，也可以存储必要的地址数据并正确地评价数据。另外，也可以防止评价装置的大型化及成本上升。

另外，在该微型计算机的评价装置中，所述地址数据存储装置将判断所述地址数据是否为分支的数据的判断数据和所述地址数据一同读出。这时，所述地址数据也可以附加有所述判断数据。

根据该微型计算机的评价装置，由于由微型计算机提供和判断数据一体化的地址数据，因而就可以有效地存储分支时的地址数据并正确地评价数据。

另外，在该微型计算机的评价装置中，所述地址数据存储装置也可以使用比所述微型计算机动作的时钟高的频率的时钟，以比所述地址计数器的地址数据的位数少的位数为单位，读取所述地址计数器的地址数据。

根据所述微型计算机的评价装置，由于对微型计算机具有的地址计数器的地址数据的评价实施了特殊处理，因而即使在微型计算机的运算处理速度很快的情况下，也可以实时地读取出地址计数器的地址数据并正确地进行评价。另外，由于与微型计算机的连接线的数量少，因而即使在微型计算机自身为小型化的情况下，也可以实时地读取地址计数器的地址数据并正确地进行评价。

＝＝＝整体的构造＝＝＝

参照图1，对本发明的整体的大致构造进行说明。图1为表示本发明的微型计算机及其评价装置的大致构造的方框图。还有，微型计算机为具有可电改写数据的程序存储器的量产化的产品。

在图1中，微型计算机2具有程序计数器4(地址计数器)和位宽变换电路6(地址数据输出装置)。

程序计数器4指定微型计算机的程序存储器(图中未示)的地址，设定规定的二进位制值的地址数据。

位宽变换电路6为取得程序计数器4的地址数据、将由开始位及判断位(判断数据)所构成的标题附加到该地址数据的最上位的位一侧的电路。在这里，开始位用于区分多个的各地址数据，取其逻辑值为“0”。另外，判断位用于判断程序计数器4的地址数据是否是未加+1而分支的数据。判断位根据从程序存储器读出的程序数据的解读结果，在程序存储器4的地址数据为增加了+1时，使逻辑值为“0”，另一方面，在程序存储器4的地址数据为分支的数据时，使逻辑值为“1”。另外，开始位及判断位也可以为与上述的逻辑值相反的逻辑值。

而且，位宽变换电路6以比程序计数器4的地址数据的位数少的位数为单位，将附加有标题的地址数据进行输出。比如，位宽变换电路6也可以为并行/串行变换电路。即、位宽变换电路6在将附加有标题的地址数据并行输入的同时，将该地址数据串行输出。另外，位宽变换电路6也可以为将附加有标题的地址数据(n位)分割为多个(m：m＜n)的电路。即、位宽变换电路6在将附加有标题的地址数据并行输入的同时，将该地址数据分割为以n/m位为单位的m个数据并按顺序并行输出。从该位宽变换电路6所得到的地址数据，被提供给评价后述的地址数据的调试工具。另外，由于多个地址数据被位宽变换电路6连续地输出，因而开始位就可以有效地起到作用。

调试工具8(外部仪器及评价装置)用于评价微型计算机2的位变换电路6所提供的地址数据，具有控制部10和存储装置12。另外，由控制部10及存储部12构成本发明的地址数据存储装置。

控制部10在生成用于使位变换电路6输出地址数据的时钟的同时，控制存储部12的写入及读出。由程序计数器4所设定的地址数据的值，与微型计算机2动作的系统时钟同步增加或变更为规定的地址数据。为此，控制部10将具有比维持微型计算机2动作的系统时钟的频率高的频率的时钟提供给位宽变换电路6。

作为一例，微型计算机2动作的系统时钟为1MHz，位宽变换电路6为将16位的地址数据(但上位两个位为标题)由并行变换为串行的并行/串行电路。这时，由于控制部10在程序计数器4的地址数据接受变更前必须取得该地址数据，因而就将16MHz的时钟提供给位宽变换电路6。这样，位宽变换电路6就与16MHz的时钟同步、并确实地跟随程序计数器4的地址数据的变更，将16位的地址数据串行输出。

另外，作为另一例，使微型计算机2动作的系统时钟为1MHz，位宽变换电路6为将16位的地址数据A15～A0(其中A15为开始位、A14为判断位)分割为以4位为单位的数据A15～A12、A11～A8、A7～A4、A3～A0的电路。这时，由于控制部10在程序计数器4的地址数据接受变更前必须取得该地址数据，因而就将4MHz的时钟提供给位宽变换电路6。这样，位宽变换电路6就与4MHz的时钟同步、并确实地跟随程序计数器4的地址数据的变更，按4位数据A15～A12、A11～A8、A7～A4、A3～A0的顺序并行输出。

存储装置12在从位宽变换电路6所得到的地址数据中，只存储分支时的地址数据。在这里，通过在从位宽变换电路6所得到的地址数据中分离开始位及判断位并提供给控制部10，来控制存储装置12的写入。详细来讲，控制部10被提供开始位并恰当地分别各地址数据，控制部10被提供判断位来判断地址数据是否为分支的数据。这样，在控制部10判断地址数据为分支的数据时，存储装置12将从位宽变换电路6如上述的例子那样所得到的地址数据按顺序存储到控制部10所指定的地址。另外，作为存储装置12，可以采用SRAM、DRAM等易失性存储器、EPROM、EEPROM等不易失性存储器、及硬盘等。但作为存储装置12，只要为确实可以存储从位宽变换电路6所得到的地址数据的存储装置，也可以采用上述以外的存储元件。

在这里，控制部10通过将使微型计算机2开始动作的开始信号和使微型计算机2停止动作的停止信号提供给微型计算机2，也可以适宜地控制微型计算机2的动作期间。这样，控制部10在使微型计算机2停止动作的期间，读出存储装置12所存储的到现在为止的分支时的地址数据，就可以以地址数据的变化为基准，整体或间断地评价程序存储器的数据。

＝＝＝微型计算机的构造＝＝＝

接下来，参照图2对本发明的微型计算机进行说明。图2为表示本发明的微型计算机的内部要素的方框图。另外，对和图1同样的要素付与同样的号码。

在图2中，多个内部要素通过内部总线14相连接。另外，内部总线14具有地址总线及数据总线。但也可以将地址总线及数据总线分开。

首先，ROM16(程序存储器)事先存储有使微型计算机2适宜地实施运算处理的程序数据、微型计算机2适宜地实施运算处理时参照的图表数据等。另外，在本实施例中，ROM16作为可改写数据的不易失性存储器最好为EEPROM(包含闪存ROM)或EPROM。比如，在内装有EPROM的微型计算机2中，通过切下一部分半导体芯片上的树脂材料设置紫外线照射用的窗口部分，就可以作为大量生产的产品来使用。

对于程序计数器4进行详细的叙述。程序计数器4在ROM16的全部地址中，指定存储有实施运算处理的程序数据或图表数据的地址。程序计数器4在微型计算机2投入电源时，预置存储有使微型计算机2初始化的程序数据的ROM16的地址数据。然后，程序计数器4的地址数据根据系统时钟的时间增加+1、或根据从ROM16所读出的程序数据的解读结果或插入要求被分支(转移)为规定的地址数据。这样，ROM16通过程序计数器4来指定地址，并读出该地址所存储的程序数据或图表数据。

指令寄存器18以系统时钟的时序暂时保存从ROM16所读出的程序数据。指令译码器20通过PLA(Programab1e Logic Array)解读由指令寄存器18所输出的程序数据(二进位制数据)，并输出实施运算处理的控制信号。

RAM22进行与运算处理有关的数据的写入及读出。另外，在本实施例中，作为RAM22最好采用可以有效地改写与运算处理有关的数据的SRAM等易失性存储器。

ALU24(运算逻辑单元)由两个输入及一个输出所构成，根据从ROM16所读出的程序数据的解读结果，对两个输入数据实施运算处理，并将此时所得到的输出数据转送到内部总线14。ALU24根据需要将输出数据提供给一方的输入，实施再次运算处理。

累加器26、寄存器群28暂时保存从ALU24所得到的与输出数据等的运算处理有关的数据。

迭加指示器30在根据规定的插入处理转移到和现在的程序流程不同的程序流程时，保存成为现在的程序流程的回归地址的ROM16的地址数据。另外，微型计算机2在可以实施多重的插入处理的情况下，迭加指示器30具有对应多重插入处理数的层次数。

振荡电路32生成为驱动微型计算机2的内部要素的系统时钟的基础的振荡时钟。在本实施例中，振荡电路32为其自身生成振荡频率的自激振荡型。比如，作为振荡电路32可以适用具有固有谐振子的陶瓷振荡电路及石英振荡电路、RC振荡电路等。另外，也可以取代振荡电路32，而采用将外部时钟作为振荡时钟来提供的它激振荡型电路。

时钟发生器34对由振荡电路32所生成的振荡时钟实施规定数的分频，生成驱动微型计算机2的内部要素的系统时钟。

计时器36对时钟发生器34将振荡时钟按规定的数进行分频所得到的1秒信号进行计时，并将计时输出转送到内部总线14。另外，计时器36根据从指令译码器20所得到的控制信号，在复位的同时进行计时。

插入控制部38生成实施和现在的程序流程不同的程序流程的插入要求。比如，插入控制部38通过被提供计时器36的每1秒的计时变化，而生成计时插入要求。这时，在ALU24中，根据从ROM16所读出的程序数据的解读结果，比如只实施时钟的日、时、分、秒的增加、进位等的运算处理。另外，插入控制部38通过对微型计算机2的插入输入端子(图中未示)提供规定的外部信号，生成外部插入要求。这时，在ALU24中，根据从ROM16所读出的程序数据的解读结果，只实施外部信号要求的运算处理。另外，插入控制部38通过由监视器计时器40所提供表示微型计算机2为异常的信号，来控制备用控制部42，停止现在的运算处理并形成备用模式。另外，插入要求并不限于上述的插入要求。比如，在ALU24的运算结果为规定的值时，也可以生成插入要求。

串行输入输出端口44、输入输出端口46、48、50、52起到微型计算机2和外部仪器(在本实施例中为调试工具8)之间的接口作用，一方的输入输出侧与内部总线相连接，另外一方的输入输出侧与外部引脚(图中未示)相连接。

输入输出端口54起到微型计算机2和调试工具8之间的接口作用，一方的输入输出侧与外部引脚(图中未示)相连接，另外一方的输入输出侧与位宽变换电路6的时钟输入及数据输出相连接。即、由控制部10通过输入输出端口54将位宽变换电路6输出地址数据的时钟输入到位宽变换电路6。

＝＝＝微型计算机和调试工具的动作＝＝＝

下面，参照图3，对微型计算机2及调试工具8的动作进行说明。图3为说明本发明的评价装置(调试工具8)的判断动作的流程图。

首先，在调试工具8的控制部10中，输出使微型计算机2开始动作的开始信号及使微型计算机2停止动作的停止信号，并将其提供给微型计算机2的插入输入端子。这样，微型计算机2接受对应这些开始信号及停止信号的外部插入要求，在解读ROM16的程序数据、实施运算处理的同时，变为将这时的程序计数器4的地址数据输出到调试工具8的待机模式。

然后，在调试工具8的控制部10中，输出比微型计算机动作的系统时钟高的频率的时钟，并将其提供给微型计算机2的输入输出端口54。另外，微型计算机的系统时钟的频率和该时钟的频率的关系，完全如以上所说明的那样(S2)。

这样，在微型计算机2中，在解读ROM16的程序数据、实施运算处理的同时，将这时的程序计数器4的地址数据和标题同时输出到调试工具8。比如，在位宽变换电路6为并行/串行变换电路时，由位宽变换电路6通过输入输出端口54将被附加了标题的地址数据串行输出到调试工具8。另外，在位宽变换电路6为将地址数据分割成多个的电路时，由位宽变换电路6通过输入输出端口54将被分割成多个后的被附加了标题的地址数据按顺序并行输出。另外，输入输出端口54只要事先设定了可以实施时钟的输入和地址数据的输出(在将地址数据分割成多个时，分割后的各个的数据位数)的位数即可(S4)。

在调试工具8的控制部10中，从地址数据中抽出标题，在根据开始位恰当地分别地址数据的同时，根据判断位的逻辑值来判断这时的地址数据是否为分支的数据(6)。

在调试工具8的控制部10中，由于当判断判断位为逻辑值“1”时(S8：YES)，这时的地址数据就为分支的数据，因而就将该地址数据存储到存储装置12的指定地址，再次实施从上述的步骤S4开始的处理(S10)。

另一方面，在调试工具8的控制部10中，由于当判断判断位为逻辑值“0”时(S8：NO)，这时的地址数据就为将前面的地址数据增加+1的数据，因而不用将该地址数据存储到存储装置12，再次实施从上述的步骤S4开始的处理。即、没有分支的地址数据由于只增加了+1，产生了不规则的变化，因而没有特意存储到存储装置12的必要。

然后，在微型计算机2中，根据被提供的停止信号，在适宜的时间停止动作。这样，在调试工具8的控制部10中，由于没有被提供地址数据，因而就停止时钟的输出，结束一系列的动作。

如上所述，在程序计数器4的地址数据中，只将分支时的地址数据按顺序存储到调试工具8的存储装置12内。然后，调试工具8由于对程序计数器4的地址数据的评价实施了特别化，因而即使在微型计算机2的运算速度很快的情况下，也可以正确地评价程序计数器4的地址数据。另外，由于在微型计算机2和调试工具8的之间，只要仅设置开始信号、停止信号、时钟、地址数据的连接线的话即可，因而即使在微型计算机2自身为小型化的情况下，也可以正确地评价程序计数器4的地址数据。

＝＝＝其他的实施例＝＝＝

以上，对本发明的微型计算机及其评价装置进行了说明，但上面所述的发明的实施例是为容易理解本发明的，并不限于本发明。本发明在不脱离该宗旨的范围内可以进行变更、改良，并且其等价物当然也包括在本发明内。

《判断位》

在本实施例中，判断位为地址数据的标题，但并不限于此。比如，判断位也可以采用和地址数据为独立的位线，由微型计算机2输出到调试工具8。这样，在调试工具8的控制部10中，就可以省略从地址数据中抽出判断位的处理。

《地址数据》

在本实施例中，为了判断多个地址数据的区分，在各地址数据的最上位附加有开始位，但并不限与此。比如，也可以在各地址数据的最下位或中间位的规定的位置上附加和开始位同样的判断位。

《微型计算机》

在本实施例中，微型计算机2为具有可电改写数据的程序存储器的大量生产的产品，但并不限于此。比如，微型计算机2也可以为在大量生产具有掩模型ROM或一次性EPROM等的微型计算机前所使用的评价用的微型计算机。

根据本发明，评价装置由于只存储分支时的必要的最小限度的地址数据即可，因而可以设置小容量的存储器。这样，即使微型计算机的运算处理速度很快、对存储器的地址数据的存储速度变快，评价装置也可以存储必要的地址数据并正确地评价数据。而且，也能够防止评价装置的大型化及成本的提高。

Claims (10)

1.一种微型计算机，具有指定程序存储器的地址的地址计数器，将所述地址计数器的地址数据输出到用于评价所述地址数据的外部仪器，其特征在于，

具有：为了使所述外部仪器只存储分支时的地址数据，将判断所述地址计数器的地址数据是否为分支的数据的判断数据与该地址数据一同输出到所述外部仪器的地址数据输出装置。

2.根据权利要求1所述的微型计算机，其特征在于，所述地址数据被附加有所述判断数据。

3.根据权利要求1或2所述的微型计算机，其特征在于，所述地址数据输出装置使用由所述外部仪器提供的比使微型计算机动作的时钟高的频率的时钟，以比所述地址计数器的地址数据的位数少的位数为单位，将所述地址计数器的地址数据输出到所述外部仪器。

4.根据权利要求1至3中任意一项所述的微型计算机，其特征在于，所述地址数据输出装置将所述地址计数器的地址数据作为串行数据进行输出。

5.根据权利要求1至3中任意一项所述的微型计算机，其特征在于，所述地址数据输出装置将所述地址计数器的地址数据分割成多个进行输出。

6.一种微型计算机的评价装置，从具有指定程序存储器的地址的地址计数器的微型计算机中读出所述地址计数器的地址数据，其特征在于，

具有：在读出所述地址计数器的地址数据是否为分支的数据后进行判断，只有在所述地址计数器的地址数据为分支的数据时才将该地址数据进行存储的地址数据存储装置。

7.根据权利要求6所述的微型计算机的评价装置，其特征在于，所述地址数据存储装置在所述地址计数器的地址数据为未分支的数据时，禁止该地址数据的存储。

8.根据权利要求6或7所述的微型计算机的评价装置，其特征在于，所述地址数据存储装置将用于判断所述地址数据是否为分支的数据的判断数据与所述地址数据一同读取。

9.根据权利要求8所述的微型计算机的评价装置，其特征在于，所述地址数据被附加有所述判断数据。

10.根据权利要求6至9中任意一项所述的微型计算机的评价装置，其特征在于，所述地址数据存储装置使用比使所述微型计算机动作的时钟高的频率的时钟，以比所述地址计数器的地址数据的位数少的位数为单位，读取所述地址计数器的地址数据。

Images